JP2755184B2 - Ａｓｋ変調における復調回路 - Google Patents
Ａｓｋ変調における復調回路Info
- Publication number
- JP2755184B2 JP2755184B2 JP6263398A JP26339894A JP2755184B2 JP 2755184 B2 JP2755184 B2 JP 2755184B2 JP 6263398 A JP6263398 A JP 6263398A JP 26339894 A JP26339894 A JP 26339894A JP 2755184 B2 JP2755184 B2 JP 2755184B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- reference voltage
- differential amplifier
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＳＫ（Ａｍｐｌｉｔ
ｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調における復調
回路に関し、特に温度変動によるオフセット変動を抑え
るとともに、入力信号の振幅変動に対して安定した復調
出力を得ることができる復調回路に関する。
ｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調における復調
回路に関し、特に温度変動によるオフセット変動を抑え
るとともに、入力信号の振幅変動に対して安定した復調
出力を得ることができる復調回路に関する。
【０００２】
【従来の技術】ＡＳＫ変調における復調方法は、一般的
に、回路構成が簡単であることから、振幅変調された入
力信号の包絡線（以下、エンベロープという）を検波す
る方法が用いられている（例えば、特開平３−２６５３
０７号公報）。以下、従来の包絡線検波による復調回路
について図６を参照して説明する。
に、回路構成が簡単であることから、振幅変調された入
力信号の包絡線（以下、エンベロープという）を検波す
る方法が用いられている（例えば、特開平３−２６５３
０７号公報）。以下、従来の包絡線検波による復調回路
について図６を参照して説明する。
【０００３】図６は、従来のＡＳＫ復調回路の構成を示
す回路図であり、搬送波を振幅変調した入力信号Ｖinが
エンベロープ出力回路Ｌ１および平均値出力回路Ｌ２に
入力される。エンベロープ出力回路Ｌ１では、入力信号
Ｖinが整流されてエンベロープ出力信号ＶOAが検出され
る。また、平均値出力回路Ｌ２では、搬送波の平均値が
求められ平均値出力信号ＶOBが出力される。そして、こ
の二つの信号がオペアンプ１０７により増幅されて、こ
のＡＳＫ変調における復調出力ＶOTとなる。つまり、エ
ンベロープ信号の平均値が出力される。
す回路図であり、搬送波を振幅変調した入力信号Ｖinが
エンベロープ出力回路Ｌ１および平均値出力回路Ｌ２に
入力される。エンベロープ出力回路Ｌ１では、入力信号
Ｖinが整流されてエンベロープ出力信号ＶOAが検出され
る。また、平均値出力回路Ｌ２では、搬送波の平均値が
求められ平均値出力信号ＶOBが出力される。そして、こ
の二つの信号がオペアンプ１０７により増幅されて、こ
のＡＳＫ変調における復調出力ＶOTとなる。つまり、エ
ンベロープ信号の平均値が出力される。
【０００４】ここで、エンベロープ出力回路Ｌ１は、電
源ＶCCと接地ＧＮＤとの間に設けられた定電流源Ｉ２１
およびＩ２２を介して接続された検波用トランジスタＱ
２１および出力用トランジスタＱ２２と、検波用トラン
ジスタＱ２１のエミッタ端子と出力用トランジスタＱ２
２のベース端子との接続点と接地ＧＮＤとの間に接続さ
れたコンデンサＣ２１と、検波用トランジスタＱ２１の
ベース端子と入力信号Ｖinの供給点Ｐとの間に接続され
たオフセット調整抵抗Ｒ２１とを備えている。
源ＶCCと接地ＧＮＤとの間に設けられた定電流源Ｉ２１
およびＩ２２を介して接続された検波用トランジスタＱ
２１および出力用トランジスタＱ２２と、検波用トラン
ジスタＱ２１のエミッタ端子と出力用トランジスタＱ２
２のベース端子との接続点と接地ＧＮＤとの間に接続さ
れたコンデンサＣ２１と、検波用トランジスタＱ２１の
ベース端子と入力信号Ｖinの供給点Ｐとの間に接続され
たオフセット調整抵抗Ｒ２１とを備えている。
【０００５】また、平均値出力回路Ｌ２は、電源ＶCCと
接地ＧＮＤとの間に設けられた定電流源Ｉ２３およびＩ
２４を介して接続された整流用トランジスタＱ２３およ
び出力用トランジスタＱ２４と、整流用トランジスタＱ
２３のベース端子と入力信号Ｖinの供給点Ｐとの間に接
続された平滑回路とを備えており、整流用トランジスタ
Ｑ２３のエミッタ端子と出力用トランジスタＱ２４のベ
ース端子とは接続されている。平滑回路は、抵抗Ｒ２２
およびコンデンサＣ２２からなり、抵抗Ｒ２２の一端が
供給点Ｐに接続され、抵抗Ｒ２２およびコンデンサＣ２
２の接続点と整流用トランジスタＱ２３のベース端子と
が接続されている。
接地ＧＮＤとの間に設けられた定電流源Ｉ２３およびＩ
２４を介して接続された整流用トランジスタＱ２３およ
び出力用トランジスタＱ２４と、整流用トランジスタＱ
２３のベース端子と入力信号Ｖinの供給点Ｐとの間に接
続された平滑回路とを備えており、整流用トランジスタ
Ｑ２３のエミッタ端子と出力用トランジスタＱ２４のベ
ース端子とは接続されている。平滑回路は、抵抗Ｒ２２
およびコンデンサＣ２２からなり、抵抗Ｒ２２の一端が
供給点Ｐに接続され、抵抗Ｒ２２およびコンデンサＣ２
２の接続点と整流用トランジスタＱ２３のベース端子と
が接続されている。
【０００６】さらに、エンベロープ出力回路Ｌ１および
平均値出力回路Ｌ２の出力は、出力用トランジスタＱ２
２のエミッタ端子が動作設定抵抗Ｒ１５を介してオペア
ンプ１０７の反転入力部に接続され、出力用トランジス
タＱ２４のエミッタ端子がオペアンプ１０７の非反転入
力部に接続されている。
平均値出力回路Ｌ２の出力は、出力用トランジスタＱ２
２のエミッタ端子が動作設定抵抗Ｒ１５を介してオペア
ンプ１０７の反転入力部に接続され、出力用トランジス
タＱ２４のエミッタ端子がオペアンプ１０７の非反転入
力部に接続されている。
【０００７】次に、従来のＡＳＫ変調における復調回路
における温度変動に対する特性について説明する。
における温度変動に対する特性について説明する。
【０００８】まず、供給点の電圧をＶinとし、オフセッ
ト調整抵抗Ｒ２１における電圧降下をＶR２１、エンベ
ロープ出力回路Ｌ１の検波用トランジスタＱ２１および
出力用トランジスタＱ２２の順方向電圧降下をそれぞれ
ＶBE２１およびＶBE２２とし、そのエンベロープ出力回
路Ｌ１の出力レベルをＶOAとすると、 ＶOA＝Ｖin−（ＶR２１＋ＶBE２１−ＶBE２２） （１ ） となる。
ト調整抵抗Ｒ２１における電圧降下をＶR２１、エンベ
ロープ出力回路Ｌ１の検波用トランジスタＱ２１および
出力用トランジスタＱ２２の順方向電圧降下をそれぞれ
ＶBE２１およびＶBE２２とし、そのエンベロープ出力回
路Ｌ１の出力レベルをＶOAとすると、 ＶOA＝Ｖin−（ＶR２１＋ＶBE２１−ＶBE２２） （１ ） となる。
【０００９】また、同様に、抵抗Ｒ２２における電圧降
下をＶR２２、平均値出力回路Ｌ２の整流用トランジス
タＱ２３および出力用トランジスタＱ２４の順方向電圧
降下をそれぞれＶBE２３およびＶBE２４とし、その平均
値出力回路Ｌ２の出力レベルをＶOBとすると、 ＶOB＝Ｖin−（ＶR２２＋ＶBE２３−ＶBE２４） （２ ） となる。
下をＶR２２、平均値出力回路Ｌ２の整流用トランジス
タＱ２３および出力用トランジスタＱ２４の順方向電圧
降下をそれぞれＶBE２３およびＶBE２４とし、その平均
値出力回路Ｌ２の出力レベルをＶOBとすると、 ＶOB＝Ｖin−（ＶR２２＋ＶBE２３−ＶBE２４） （２ ） となる。
【００１０】ここで、エンベロープ出力回路Ｌ１および
平均値出力回路Ｌ２の出力レベルＶOAおよびＶOBの単位
温度あたりの変動をｄ（ＶOA）およびｄ（ＶOB）とする
と、ＶR２１とＶR２２の変化量はほとんど無視できるの
で、式（１）および式（２）により、 ｄ（ＶOA）＝−ｄ（ＶBE２１）＋ｄ（ＶBE２２） （３） ｄ（ＶOB）＝−ｄ（ＶBE２３）＋ｄ（ＶBE２４） （４） となる。ただし、ｄ（ＶBE２１）、ｄ（ＶBE２２）、ｄ
（ＶBE２３）およびｄ（ＶBE２４）はそれぞれ対応する
トランジスタＱ２１、Ｑ２２、Ｑ２３およびＱ２４にお
ける順方向電圧降下の単位温度あたりの変動量を示す。
平均値出力回路Ｌ２の出力レベルＶOAおよびＶOBの単位
温度あたりの変動をｄ（ＶOA）およびｄ（ＶOB）とする
と、ＶR２１とＶR２２の変化量はほとんど無視できるの
で、式（１）および式（２）により、 ｄ（ＶOA）＝−ｄ（ＶBE２１）＋ｄ（ＶBE２２） （３） ｄ（ＶOB）＝−ｄ（ＶBE２３）＋ｄ（ＶBE２４） （４） となる。ただし、ｄ（ＶBE２１）、ｄ（ＶBE２２）、ｄ
（ＶBE２３）およびｄ（ＶBE２４）はそれぞれ対応する
トランジスタＱ２１、Ｑ２２、Ｑ２３およびＱ２４にお
ける順方向電圧降下の単位温度あたりの変動量を示す。
【００１１】また、エンベロープ出力回路Ｌ１の検波用
トランジスタＱ２１および平均値出力回路Ｌ２の整流用
トランジスタＱ２３を同一のものを用いるとともに、そ
れぞれの回路Ｌ１およびＬ２における出力用トランジス
タＱ２２およびＱ２４も同一のものを用いるとすると、
ｄ（ＶBE２１）＝ｄ（ＶBE２３）およびｄ（ＶBE２２）
＝ｄ（ＶBE２４）となるので、結果として、ｄ（ＶOA）
＝ｄ（ＶOB）となる。したがって、エンベロープ出力Ｖ
OAと平均値出力ＶOBは温度変動に対して同様に変動する
ことになる。一方、ＡＳＫ変調における復調出力は、エ
ンベロープ出力ＶOAと平均値出力ＶOBとの差電圧に比例
するものであるから、結局、復調出力は温度変動に対し
て安定である。
トランジスタＱ２１および平均値出力回路Ｌ２の整流用
トランジスタＱ２３を同一のものを用いるとともに、そ
れぞれの回路Ｌ１およびＬ２における出力用トランジス
タＱ２２およびＱ２４も同一のものを用いるとすると、
ｄ（ＶBE２１）＝ｄ（ＶBE２３）およびｄ（ＶBE２２）
＝ｄ（ＶBE２４）となるので、結果として、ｄ（ＶOA）
＝ｄ（ＶOB）となる。したがって、エンベロープ出力Ｖ
OAと平均値出力ＶOBは温度変動に対して同様に変動する
ことになる。一方、ＡＳＫ変調における復調出力は、エ
ンベロープ出力ＶOAと平均値出力ＶOBとの差電圧に比例
するものであるから、結局、復調出力は温度変動に対し
て安定である。
【００１２】
【発明が解決しようとする課題】一般に、復調出力は温
度変動に対して安定であるだけでなく、入力信号の振幅
の変動に対しても安定でなければならない。
度変動に対して安定であるだけでなく、入力信号の振幅
の変動に対しても安定でなければならない。
【００１３】つまり、図７（Ａ）に示すように、通常、
復調出力ＶOTは閾値電圧ＶTHと比較された後、図７
（Ｂ）に示すようなＣＭＯＳレベル（０Ｖおよび５Ｖの
信号）等にレベル変換されることになる。ところが、し
ばしば、変調波を通すケーブルや空間の距離等によって
入力信号の振幅が２〜３倍程度変動してしまい、前述の
従来のＡＳＫ変調における復調回路のように、入力信号
Ｖinの振幅ゲインを制御する手段を備えていない場合に
は、この入力信号Ｖinの振幅の変動にともなって復調出
力ＶOTの振幅が変動することになる。すると、図７
（Ｃ）に示すように、復調出力ＶOTと閾値電圧ＶTHとの
相対関係が変わるために、図７（Ｄ）に示すように、Ｃ
ＭＯＳレベル等へのレベル変換が正確になされなくなっ
てしまう。
復調出力ＶOTは閾値電圧ＶTHと比較された後、図７
（Ｂ）に示すようなＣＭＯＳレベル（０Ｖおよび５Ｖの
信号）等にレベル変換されることになる。ところが、し
ばしば、変調波を通すケーブルや空間の距離等によって
入力信号の振幅が２〜３倍程度変動してしまい、前述の
従来のＡＳＫ変調における復調回路のように、入力信号
Ｖinの振幅ゲインを制御する手段を備えていない場合に
は、この入力信号Ｖinの振幅の変動にともなって復調出
力ＶOTの振幅が変動することになる。すると、図７
（Ｃ）に示すように、復調出力ＶOTと閾値電圧ＶTHとの
相対関係が変わるために、図７（Ｄ）に示すように、Ｃ
ＭＯＳレベル等へのレベル変換が正確になされなくなっ
てしまう。
【００１４】このように、この従来のＡＳＫ変調におけ
る復調回路では、検波感度（検波出力／ＡＳＫ入力信号
の振幅）を制御する手段を備えていないので、入力信号
の振幅が変動した場合には、安定した復調出力を得るこ
とができないという問題点があった。
る復調回路では、検波感度（検波出力／ＡＳＫ入力信号
の振幅）を制御する手段を備えていないので、入力信号
の振幅が変動した場合には、安定した復調出力を得るこ
とができないという問題点があった。
【００１５】
【課題を解決するための手段】上記問題を解決するため
に、本発明のＡＳＫ変調における復調回路は、振幅変調
信号の差動増幅出力を整流し、その整流出力の変調周波
数以下の成分を低域ろ波器にて取り出して検波する検波
出力回路と、基準電圧を出力する基準電圧出力回路と、
前記検波出力回路から出力される検波出力と前記基準電
圧出力回路から出力される基準電圧出力との差電圧を復
調出力として出力するオペアンプと、前記検波出力と前
記基準電圧とに基づいて、前記振幅変調信号の振幅レベ
ルを制御するレベル制御手段とを有している。
に、本発明のＡＳＫ変調における復調回路は、振幅変調
信号の差動増幅出力を整流し、その整流出力の変調周波
数以下の成分を低域ろ波器にて取り出して検波する検波
出力回路と、基準電圧を出力する基準電圧出力回路と、
前記検波出力回路から出力される検波出力と前記基準電
圧出力回路から出力される基準電圧出力との差電圧を復
調出力として出力するオペアンプと、前記検波出力と前
記基準電圧とに基づいて、前記振幅変調信号の振幅レベ
ルを制御するレベル制御手段とを有している。
【００１６】そして、レベル制御手段としては、検波出
力のピークに比例した電圧を取り出す手段、例えば、ピ
ークホールド回路や平均値化回路と、そのピークホール
ド回路等の出力と基準電圧との差電圧を増幅する手段
と、その増幅出力にしたがって、検波出力の振幅レベル
を調整する手段とを備えるものがある。
力のピークに比例した電圧を取り出す手段、例えば、ピ
ークホールド回路や平均値化回路と、そのピークホール
ド回路等の出力と基準電圧との差電圧を増幅する手段
と、その増幅出力にしたがって、検波出力の振幅レベル
を調整する手段とを備えるものがある。
【００１７】また、検波出力回路が、振幅変調信号を入
力し、その差動出力を出力する差動増幅回路を備えるも
のであれば、前述のレベル制御手段において、ピークホ
ールド回路等の出力と基準電圧との差電圧に基づいて、
その差動増幅回路の増幅率を調整することによって、検
波出力の振幅レベルを調整することができる。
力し、その差動出力を出力する差動増幅回路を備えるも
のであれば、前述のレベル制御手段において、ピークホ
ールド回路等の出力と基準電圧との差電圧に基づいて、
その差動増幅回路の増幅率を調整することによって、検
波出力の振幅レベルを調整することができる。
【００１８】さらに、すでに、検波出力（または復調出
力）が安定した状態であっても、そのピークレベルを調
整したい場合には、レベル制御手段において、ピークホ
ールド回路等の出力に所定のオフセット電圧を加えた
後、その電圧と基準電圧との差電圧を増幅し、その増幅
出力にしたがって、検波出力を調整すれば、所望の検波
出力の振幅レベルを得ることができる。
力）が安定した状態であっても、そのピークレベルを調
整したい場合には、レベル制御手段において、ピークホ
ールド回路等の出力に所定のオフセット電圧を加えた
後、その電圧と基準電圧との差電圧を増幅し、その増幅
出力にしたがって、検波出力を調整すれば、所望の検波
出力の振幅レベルを得ることができる。
【００１９】
【実施例】次に、本発明のＡＳＫ変調における復調回路
の一実施例について図面を参照して詳細に説明する。
の一実施例について図面を参照して詳細に説明する。
【００２０】図１は、本発明の第１の実施例の構成を示
す回路図を示すものであり、図２は、その各部における
波形図を示すものである。ここで、まず、帰還回路１０
８および増幅率シフト回路を除く、本実施例の基本的な
回路について説明することとする。
す回路図を示すものであり、図２は、その各部における
波形図を示すものである。ここで、まず、帰還回路１０
８および増幅率シフト回路を除く、本実施例の基本的な
回路について説明することとする。
【００２１】差動増幅回路１０１に入力されたＡＳＫ変
調信号Ｖinは、増幅された後、一対の差動出力（Ｖ0+、
Ｖ0-）として出力される。ここで、図２（Ａ）は、変調
信号Ｖinの波形を示し、図２（Ｂ）は、差動出力Ｖ0+の
波形を示す。この差動出力（Ｖ0+、Ｖ0-）は、それぞれ
整流回路１０３によって全波整流され、図２（Ｃ）に示
すような入力信号が折り返された波形として出力され
る。さらに、この出力信号は低域濾波器１０４により平
滑化され、変調信号の変調周波数以下の成分が取り出さ
れて検波出力ＶDET1として出力される。図２（Ｄ）が、
その検波出力ＶDET1の出力波形を示す。
調信号Ｖinは、増幅された後、一対の差動出力（Ｖ0+、
Ｖ0-）として出力される。ここで、図２（Ａ）は、変調
信号Ｖinの波形を示し、図２（Ｂ）は、差動出力Ｖ0+の
波形を示す。この差動出力（Ｖ0+、Ｖ0-）は、それぞれ
整流回路１０３によって全波整流され、図２（Ｃ）に示
すような入力信号が折り返された波形として出力され
る。さらに、この出力信号は低域濾波器１０４により平
滑化され、変調信号の変調周波数以下の成分が取り出さ
れて検波出力ＶDET1として出力される。図２（Ｄ）が、
その検波出力ＶDET1の出力波形を示す。
【００２２】一方、この差動増幅回路１０１に入力され
る変調信号ＶinがＶin＝０の場合における差動出力（Ｖ
0+、Ｖ0-）と等しい値Ｖ0を基準電圧発生回路１０５が
出力し、この出力はエミッタフォロワ１０６および抵抗
Ｒ１４を介して、基準電圧ＶDET2として出力される。
る変調信号ＶinがＶin＝０の場合における差動出力（Ｖ
0+、Ｖ0-）と等しい値Ｖ0を基準電圧発生回路１０５が
出力し、この出力はエミッタフォロワ１０６および抵抗
Ｒ１４を介して、基準電圧ＶDET2として出力される。
【００２３】そして、オペアンプ１０７から出力される
検波出力ＶDET1と基準電圧ＶDET2との差電圧が復調出力
ＶOUTとして出力される。
検波出力ＶDET1と基準電圧ＶDET2との差電圧が復調出力
ＶOUTとして出力される。
【００２４】この図１に示す回路構成により、検波出力
ＶDET1と基準電圧出力ＶDET2のオフセット値を０にでき
るとともに、温度変動に対する復調出力の変動を抑える
ことができる。
ＶDET1と基準電圧出力ＶDET2のオフセット値を０にでき
るとともに、温度変動に対する復調出力の変動を抑える
ことができる。
【００２５】次に、検波出力部分の各構成について図１
を参照して説明する。
を参照して説明する。
【００２６】検波出力部分は、差動増幅回路１０１、整
流回路１０３および低域濾波器１０４を備え、変調信号
Ｖinを入力し、検波出力ＶDET1を出力するものである。
流回路１０３および低域濾波器１０４を備え、変調信号
Ｖinを入力し、検波出力ＶDET1を出力するものである。
【００２７】差動増幅回路１０１は、変調信号Ｖinを入
力し、差動出力（Ｖ0+、Ｖ0-）を出力するものであっ
て、特性の揃った２個のトランジスタＱ１およびＱ２の
エミッタ端子をそれぞれ定電流源１０２を介して電源Ｖ
EEと接続した回路構成を備えている。そして、トランジ
スタＱ１のコレクタ端子は電源ＶCCと抵抗Ｒ７を介して
接続され、また、そのベース端子は、変調信号Ｖinの入
力端子Ｐと接続されるともに、抵抗Ｒ１を介して接地さ
れている。一方、トランジスタＱ２のコレクタ端子は電
源ＶCCと抵抗Ｒ８を介して接続され、また、そのベース
端子は、抵抗Ｒ２を介して接地されている。
力し、差動出力（Ｖ0+、Ｖ0-）を出力するものであっ
て、特性の揃った２個のトランジスタＱ１およびＱ２の
エミッタ端子をそれぞれ定電流源１０２を介して電源Ｖ
EEと接続した回路構成を備えている。そして、トランジ
スタＱ１のコレクタ端子は電源ＶCCと抵抗Ｒ７を介して
接続され、また、そのベース端子は、変調信号Ｖinの入
力端子Ｐと接続されるともに、抵抗Ｒ１を介して接地さ
れている。一方、トランジスタＱ２のコレクタ端子は電
源ＶCCと抵抗Ｒ８を介して接続され、また、そのベース
端子は、抵抗Ｒ２を介して接地されている。
【００２８】差動増幅回路１０１を構成する定電流源１
０２は、差動増幅回路１０１の動作を安定させるために
設けられた構成であって、それぞれのベース端子が接続
された２つの特性の揃ったトランジスタＱ３およびＱ４
を備えている。そして、これらのトランジスタＱ３およ
びＱ４のコレクタ端子が、トランジスタＱ１およびＱ２
のエミッタ端子とそれぞれ接続されている。また、トラ
ンジスタＱ３およびＱ４のエミッタ端子およびベース端
子は、それぞれ抵抗Ｒ４、Ｒ５およびＲ６を介して電源
ＶEEと接続されている。また、トランジスタＱ３および
Ｑ４のベース端子は、抵抗Ｒ３を介して接地されてい
る。
０２は、差動増幅回路１０１の動作を安定させるために
設けられた構成であって、それぞれのベース端子が接続
された２つの特性の揃ったトランジスタＱ３およびＱ４
を備えている。そして、これらのトランジスタＱ３およ
びＱ４のコレクタ端子が、トランジスタＱ１およびＱ２
のエミッタ端子とそれぞれ接続されている。また、トラ
ンジスタＱ３およびＱ４のエミッタ端子およびベース端
子は、それぞれ抵抗Ｒ４、Ｒ５およびＲ６を介して電源
ＶEEと接続されている。また、トランジスタＱ３および
Ｑ４のベース端子は、抵抗Ｒ３を介して接地されてい
る。
【００２９】整流回路１０３は、特性の揃った２個のト
ランジスタＱ５およびＱ６のエミッタ端子を接続して共
通とするとともに、そのエミッタ端子を抵抗Ｒ９を介し
て接地した回路構成を備えている。そして、差動増幅回
路１０１からの差動出力（Ｖ0+、Ｖ0-）は、それぞれの
トランジスタＱ５およびＱ６のベース端子に入力され、
エミッタ端子から全波整流されて折り返された波形とし
て取り出される。
ランジスタＱ５およびＱ６のエミッタ端子を接続して共
通とするとともに、そのエミッタ端子を抵抗Ｒ９を介し
て接地した回路構成を備えている。そして、差動増幅回
路１０１からの差動出力（Ｖ0+、Ｖ0-）は、それぞれの
トランジスタＱ５およびＱ６のベース端子に入力され、
エミッタ端子から全波整流されて折り返された波形とし
て取り出される。
【００３０】整流回路１０３からの出力は、低域濾波器
１０４によって平滑化され、変調周波数以下の成分だけ
が取り出され、検波出力ＶDET1として出力される。
１０４によって平滑化され、変調周波数以下の成分だけ
が取り出され、検波出力ＶDET1として出力される。
【００３１】次に、基準電圧出力部分の各構成について
同様に図１を参照して説明する。
同様に図１を参照して説明する。
【００３２】基準電圧出力部分は、基準電圧発生回路１
０５からの出力Ｖ0をエミッタフォロワ１０６および抵
抗Ｒ１４を介して基準電圧ＶDET2として出力するもので
ある。
０５からの出力Ｖ0をエミッタフォロワ１０６および抵
抗Ｒ１４を介して基準電圧ＶDET2として出力するもので
ある。
【００３３】基準電圧発生回路１０５は、差動増幅回路
１０１に変調信号Ｖin＝０の入力信号が入力された場合
の差動出力（Ｖ0+、Ｖ0-）と等しい値Ｖ0を出力するも
のである。つまり、 Ｖin＝０のとき、Ｖ0＝Ｖ0+＝Ｖ0- （５ ） となる。
１０１に変調信号Ｖin＝０の入力信号が入力された場合
の差動出力（Ｖ0+、Ｖ0-）と等しい値Ｖ0を出力するも
のである。つまり、 Ｖin＝０のとき、Ｖ0＝Ｖ0+＝Ｖ0- （５ ） となる。
【００３４】そして、この基準電圧発生回路１０５は、
差動増幅回路１０１に備えられるトランジスタＱ１（ま
たはＱ２）と同一の特性を有するトランジスタＱ７を備
え、そのベース端子は、抵抗Ｒ１１を介して接地され、
また、そのコレクタ端子は抵抗Ｒ１０を介して電源ＶCC
に接続されている。一方、トランジスタＱ７のエミッタ
端子は、定電流源１０２に備えられるトランジスタＱ３
（またはＱ４）と同一の特性を有するトランジスタＱ８
のコレクタ端子と接続されている。トランジスタＱ８の
ベース端子は、定電流源１０２に備えられる各トランジ
スタＱ３およびＱ４のベース端子と接続されており、ま
た、そのエミッタ端子は抵抗Ｒ１２を介して電源ＶEEに
接続されている。ここで、 Ｒ７＝Ｒ８＝Ｒ１０ Ｒ１＝Ｒ２＝Ｒ１１ Ｒ４＝Ｒ６＝Ｒ１２ とすることによって、この基準電圧発生回路１０５は、
差動増幅回路１０１における差動対の一方の回路構成と
全く同等になる。したがって、この基準電圧発生回路１
０５からは、入力信号Ｖin＝０の場合の差動増幅回路１
０１からの差動出力（Ｖ0+、Ｖ0-）と全く等しい値がＶ
0として出力されることになる。
差動増幅回路１０１に備えられるトランジスタＱ１（ま
たはＱ２）と同一の特性を有するトランジスタＱ７を備
え、そのベース端子は、抵抗Ｒ１１を介して接地され、
また、そのコレクタ端子は抵抗Ｒ１０を介して電源ＶCC
に接続されている。一方、トランジスタＱ７のエミッタ
端子は、定電流源１０２に備えられるトランジスタＱ３
（またはＱ４）と同一の特性を有するトランジスタＱ８
のコレクタ端子と接続されている。トランジスタＱ８の
ベース端子は、定電流源１０２に備えられる各トランジ
スタＱ３およびＱ４のベース端子と接続されており、ま
た、そのエミッタ端子は抵抗Ｒ１２を介して電源ＶEEに
接続されている。ここで、 Ｒ７＝Ｒ８＝Ｒ１０ Ｒ１＝Ｒ２＝Ｒ１１ Ｒ４＝Ｒ６＝Ｒ１２ とすることによって、この基準電圧発生回路１０５は、
差動増幅回路１０１における差動対の一方の回路構成と
全く同等になる。したがって、この基準電圧発生回路１
０５からは、入力信号Ｖin＝０の場合の差動増幅回路１
０１からの差動出力（Ｖ0+、Ｖ0-）と全く等しい値がＶ
0として出力されることになる。
【００３５】エミッタフォロワ１０６は、整流回路１０
３に備えられるトランジスタＱ５（またはＱ６）と同一
の特性を有するトランジスタを備え、そのベース端子か
ら基準電圧発生回路１０５からの出力Ｖ0を入力し、エ
ミッタ端子から出力する。また、このトランジスタＱ９
のコレクタ端子は電源ＶCCと接続され、エミッタ端子
は、抵抗Ｒ１３を介して接地されている。ここで、エミ
ッタフォロワ１０６におけるベース・エミッタ間電圧Ｖ
BE９は、トランジスタＱ９＝トランジスタＱ５（＝Ｑ
６）とし、また、抵抗Ｒ１３＝抵抗Ｒ９×２とすること
によって、整流回路１０３におけるベース・エミッタ間
電圧ＶBE５およびベース・エミッタ間電圧ＶBE６と等し
くなるように設定してある。つまり、 ＶBE５＝ＶBE６＝ＶBE９ （６） である。
３に備えられるトランジスタＱ５（またはＱ６）と同一
の特性を有するトランジスタを備え、そのベース端子か
ら基準電圧発生回路１０５からの出力Ｖ0を入力し、エ
ミッタ端子から出力する。また、このトランジスタＱ９
のコレクタ端子は電源ＶCCと接続され、エミッタ端子
は、抵抗Ｒ１３を介して接地されている。ここで、エミ
ッタフォロワ１０６におけるベース・エミッタ間電圧Ｖ
BE９は、トランジスタＱ９＝トランジスタＱ５（＝Ｑ
６）とし、また、抵抗Ｒ１３＝抵抗Ｒ９×２とすること
によって、整流回路１０３におけるベース・エミッタ間
電圧ＶBE５およびベース・エミッタ間電圧ＶBE６と等し
くなるように設定してある。つまり、 ＶBE５＝ＶBE６＝ＶBE９ （６） である。
【００３６】また、抵抗Ｒ１７における電圧降下ＶR１
４と低域濾波器１０４における電圧降下ＶLPFも等しく
なるように、抵抗Ｒ１４の抵抗値を低域濾波器１０４の
特性インピーダンスと等しい値に設定してある。つま
り、 ＶR１４＝ＶLPF （７） である。
４と低域濾波器１０４における電圧降下ＶLPFも等しく
なるように、抵抗Ｒ１４の抵抗値を低域濾波器１０４の
特性インピーダンスと等しい値に設定してある。つま
り、 ＶR１４＝ＶLPF （７） である。
【００３７】そして、検波出力ＶDET1は、動作設定抵抗
Ｒ１５を経てオペアンプ１０７の反転入力部に入力さ
れ、また、基準電圧ＶDET2は、オペアンプ１０７の非反
転入力部に入力され、それらの差電圧が復調出力ＶOUT
として出力される。
Ｒ１５を経てオペアンプ１０７の反転入力部に入力さ
れ、また、基準電圧ＶDET2は、オペアンプ１０７の非反
転入力部に入力され、それらの差電圧が復調出力ＶOUT
として出力される。
【００３８】ここで、検波出力ＶDET1と基準電圧出力Ｖ
DET2は、 ＶDET1＝Ｖ0+−ＶBE５−ＶLPF（Ｖ0+はＶ0-でもよく、
また、ＶBE５はＶBE６でもよい） ＶDET2＝Ｖ0 −ＶBE９−ＶR１４ と表すことができる。
DET2は、 ＶDET1＝Ｖ0+−ＶBE５−ＶLPF（Ｖ0+はＶ0-でもよく、
また、ＶBE５はＶBE６でもよい） ＶDET2＝Ｖ0 −ＶBE９−ＶR１４ と表すことができる。
【００３９】そして、変調信号の入力振幅が０の時、つ
まりＶin＝０のときには、上記式（５）、（６）および
（７）により、 ＶDET1＝ＶDET2 （８） となり、したがって、復調出力のオフセット値を０にす
ることができる。
まりＶin＝０のときには、上記式（５）、（６）および
（７）により、 ＶDET1＝ＶDET2 （８） となり、したがって、復調出力のオフセット値を０にす
ることができる。
【００４０】ところで、トランジスタのベース・エミッ
タ間電圧は、同じ種類のものを用いたとしても、個体差
により数ｍＶ程度の差が生じてしまう。この差は、検波
出力ＶDET1と基準電圧出力ＶDET2との間の電位差、結局
のところ、復調出力のオフセットとして残ってしまうの
で排除しなければならない。そこで、ベース・エミッタ
間電圧ＶBEの個体差、 ＶBE９−ＶBE５（またはＶBE６）＝△ＶBE を吸収するために、基準電圧発生回路１０５に備えられ
る抵抗Ｒ１０を調整して、基準電圧発生回路１０５の出
力Ｖ0を Ｖ0+＝Ｖ0-＝Ｖ0＋△ＶBE とする。こうすることによって、 ＶDET1＝Ｖ0+−ＶBE５−ＶLPF ＝（Ｖ0＋△ＶBE）−（ＶBE９＋△ＶBE）−ＶLPF ＝Ｖ0−ＶBE９−ＶLPF ＝Ｖ0−ＶBE９−ＶR１４ ＝ＶDET2 となる。このように、抵抗Ｒ１０を調整することによっ
て、オフセットの調整を行うことができる。
タ間電圧は、同じ種類のものを用いたとしても、個体差
により数ｍＶ程度の差が生じてしまう。この差は、検波
出力ＶDET1と基準電圧出力ＶDET2との間の電位差、結局
のところ、復調出力のオフセットとして残ってしまうの
で排除しなければならない。そこで、ベース・エミッタ
間電圧ＶBEの個体差、 ＶBE９−ＶBE５（またはＶBE６）＝△ＶBE を吸収するために、基準電圧発生回路１０５に備えられ
る抵抗Ｒ１０を調整して、基準電圧発生回路１０５の出
力Ｖ0を Ｖ0+＝Ｖ0-＝Ｖ0＋△ＶBE とする。こうすることによって、 ＶDET1＝Ｖ0+−ＶBE５−ＶLPF ＝（Ｖ0＋△ＶBE）−（ＶBE９＋△ＶBE）−ＶLPF ＝Ｖ0−ＶBE９−ＶLPF ＝Ｖ0−ＶBE９−ＶR１４ ＝ＶDET2 となる。このように、抵抗Ｒ１０を調整することによっ
て、オフセットの調整を行うことができる。
【００４１】また、検波出力ＶDET1と基準電圧出力ＶDE
T2の単位温度あたりの変動量をそれぞれｄ（ＶDET1）お
よびｄ（ＶDET2）とすると、低域濾波器１０４および抵
抗Ｒ１４における電圧降下ＶLPFおよびＶR１４の温度変
動による変化量は無視できるので、 ｄ（ＶDET1）＝−ｄ（ＶBE５） ｄ（ＶDET2）＝−ｄ（ＶBE９） となる。ここで、ｄ（ＶBE５）およびｄ（ＶBE９）は、
それぞれＶBE５およびＶBE９の変動量を示す。
T2の単位温度あたりの変動量をそれぞれｄ（ＶDET1）お
よびｄ（ＶDET2）とすると、低域濾波器１０４および抵
抗Ｒ１４における電圧降下ＶLPFおよびＶR１４の温度変
動による変化量は無視できるので、 ｄ（ＶDET1）＝−ｄ（ＶBE５） ｄ（ＶDET2）＝−ｄ（ＶBE９） となる。ここで、ｄ（ＶBE５）およびｄ（ＶBE９）は、
それぞれＶBE５およびＶBE９の変動量を示す。
【００４２】さらに、トランジスタＱ５とトランジスタ
Ｑ９は同一の特性を有しているものを用いているので、 ｄ（ＶBE５）＝ｄ（ＶBE９） となり、 したがって、ｄ（ＶDET1）＝ｄ（ＶDET2） （９） となり、検波出力ＶDET1と基準電圧出力ＶDET2は温度変
動に対して同じように変動する。一方、ＡＳＫ変調にお
ける復調回路の復調出力は検波出力ＶDET1と基準電圧出
力ＶDET2との差電圧に比例するから、結局、復調出力
は、温度変動に対して安定であることになる。
Ｑ９は同一の特性を有しているものを用いているので、 ｄ（ＶBE５）＝ｄ（ＶBE９） となり、 したがって、ｄ（ＶDET1）＝ｄ（ＶDET2） （９） となり、検波出力ＶDET1と基準電圧出力ＶDET2は温度変
動に対して同じように変動する。一方、ＡＳＫ変調にお
ける復調回路の復調出力は検波出力ＶDET1と基準電圧出
力ＶDET2との差電圧に比例するから、結局、復調出力
は、温度変動に対して安定であることになる。
【００４３】本実施例は、既に説明した回路構成に、帰
還回路１０８および増幅率シフト回路１１１を付加する
ことによって、検波出力ＶDET1と基準電圧出力ＶDET2と
の差電位を差動増幅回路１０１にフィードバックして、
その差動増幅回路１０１の増幅率を調整し、検波出力Ｖ
DET1が常に一定になるように制御するものである。この
様な構成により、入力信号Ｖinの振幅が変動しても、復
調出力が常に一定になる。ここで、帰還回路１０８およ
び増幅率シフト回路１１１について説明することとす
る。
還回路１０８および増幅率シフト回路１１１を付加する
ことによって、検波出力ＶDET1と基準電圧出力ＶDET2と
の差電位を差動増幅回路１０１にフィードバックして、
その差動増幅回路１０１の増幅率を調整し、検波出力Ｖ
DET1が常に一定になるように制御するものである。この
様な構成により、入力信号Ｖinの振幅が変動しても、復
調出力が常に一定になる。ここで、帰還回路１０８およ
び増幅率シフト回路１１１について説明することとす
る。
【００４４】帰還回路１０８は、検波出力ＶDET1のピー
クＶDET3をホールドし出力するピークホールド回路１０
９と、このピークＶDET3を反転入力とし、基準電圧出力
ＶDET2を非反転入力として差動出力ＶGCを出力する差動
増幅回路１１０とを備えている。ここで、ピークホール
度回路１０９は、所定時間毎にリセットをかけて、その
出力ＶDET3が、一定間隔中の検波出力ＶDET1の最大振幅
となるようにする。
クＶDET3をホールドし出力するピークホールド回路１０
９と、このピークＶDET3を反転入力とし、基準電圧出力
ＶDET2を非反転入力として差動出力ＶGCを出力する差動
増幅回路１１０とを備えている。ここで、ピークホール
度回路１０９は、所定時間毎にリセットをかけて、その
出力ＶDET3が、一定間隔中の検波出力ＶDET1の最大振幅
となるようにする。
【００４５】増幅率シフト回路１１１は、差動増幅回路
１０１のトランジスタＱ１およびＱ２のエミッタ端子間
にコンデンサＣ１およびＣ２を介して接続されるピンダ
イオードＰＩＮを備えており、さらに、このピンダイオ
ードＰＩＮは抵抗Ｒ１７を介して接地されている。そし
て、帰還回路１０８からの出力ＶGCが変化することによ
って、ピンダイオードＰＩＮを経て抵抗Ｒ１７に流れる
電流も変化する。ここで、この増幅率シフト回路１１１
は、変調入力信号のような高周波信号に対しては、図３
に示すようなトランジスタＱ１およびＱ２のエミッタ間
に接続された可変抵抗ＲPINと等価な回路と置き換えら
れる。そして、ピンダイオードＰＩＮに流れる電流値の
変化にともなって、可変抵抗ＲPINの抵抗値も変化する
特性を有している。例えば、ピンダイオードＰＩＮに流
れる電流値が減少すると可変抵抗ＲPINの抵抗値は増加
する。
１０１のトランジスタＱ１およびＱ２のエミッタ端子間
にコンデンサＣ１およびＣ２を介して接続されるピンダ
イオードＰＩＮを備えており、さらに、このピンダイオ
ードＰＩＮは抵抗Ｒ１７を介して接地されている。そし
て、帰還回路１０８からの出力ＶGCが変化することによ
って、ピンダイオードＰＩＮを経て抵抗Ｒ１７に流れる
電流も変化する。ここで、この増幅率シフト回路１１１
は、変調入力信号のような高周波信号に対しては、図３
に示すようなトランジスタＱ１およびＱ２のエミッタ間
に接続された可変抵抗ＲPINと等価な回路と置き換えら
れる。そして、ピンダイオードＰＩＮに流れる電流値の
変化にともなって、可変抵抗ＲPINの抵抗値も変化する
特性を有している。例えば、ピンダイオードＰＩＮに流
れる電流値が減少すると可変抵抗ＲPINの抵抗値は増加
する。
【００４６】一方、差動増幅回路１０１の増幅率は、 Ｒ７／ＲPIN（またはＲ８／ＲPIN） によって決定されるので、結局のところ、可変抵抗ＲPI
Nを変化させることで、差動増幅回路１０１の増幅率も
変化させることができる。
Nを変化させることで、差動増幅回路１０１の増幅率も
変化させることができる。
【００４７】例えば、入力信号Ｖinの振幅変動によっ
て、検波出力ＶDET1のピークＶDET3が増加すると、差動
増幅回路１１０の非反転入力と反転入力との差が大きく
なるので、その出力ＶGCは小さくなる。差動増幅回路１
１０の出力ＶGCが小さくなることによって、ピンダイオ
ードＰＩＮに流れる電流も小さくなり、結果として、可
変抵抗ＲPINの抵抗値が大きくなる。以上のことから、
検波出力ＶDET1のピークＶDET3が増加すると、可変抵抗
ＲPINの抵抗値が大きくなり、したがって、差動増幅回
路１０１の増幅率が減少する。差動増幅回路１０１の増
幅率が減少することによって、検波出力ＶDET1のピーク
ＶDET3も減少することになる。ここで、図４は、差動増
幅回路１１０の出力ＶGCと差動増幅回路１０１の増幅率
との関係を示す図である。
て、検波出力ＶDET1のピークＶDET3が増加すると、差動
増幅回路１１０の非反転入力と反転入力との差が大きく
なるので、その出力ＶGCは小さくなる。差動増幅回路１
１０の出力ＶGCが小さくなることによって、ピンダイオ
ードＰＩＮに流れる電流も小さくなり、結果として、可
変抵抗ＲPINの抵抗値が大きくなる。以上のことから、
検波出力ＶDET1のピークＶDET3が増加すると、可変抵抗
ＲPINの抵抗値が大きくなり、したがって、差動増幅回
路１０１の増幅率が減少する。差動増幅回路１０１の増
幅率が減少することによって、検波出力ＶDET1のピーク
ＶDET3も減少することになる。ここで、図４は、差動増
幅回路１１０の出力ＶGCと差動増幅回路１０１の増幅率
との関係を示す図である。
【００４８】このように、帰還回路１０８によって検波
出力ＶDET1が常に一定になるように、検波出力ＶDET1を
フィードバックして差動増幅回路１０１の増幅率を調整
することによって、ＡＳＫ入力信号の振幅が変動して
も、常に安定した復調出力を得ることができる。
出力ＶDET1が常に一定になるように、検波出力ＶDET1を
フィードバックして差動増幅回路１０１の増幅率を調整
することによって、ＡＳＫ入力信号の振幅が変動して
も、常に安定した復調出力を得ることができる。
【００４９】次に、本発明の第２の実施例について図１
および図５を参照して説明する。
および図５を参照して説明する。
【００５０】通常、復調回路から出力された復調出力
は、所定の閾値電圧と比較された後、例えば、ＣＭＯＳ
レベル（０Ｖおよび５Ｖの信号）に変換される。そし
て、復調出力の振幅が変動すると、このＣＭＯＳレベル
への変換を正確に行うことができなくなるという問題点
がある。したがって、正確なレベル変換を行うために
は、復調出力の振幅を所望の設定値に調整しなければな
らない。そこで、本実施例では、復調出力の振幅、つま
りは、検波出力ＶDET1の振幅を所望の設定値に調整する
手段を備える復調回路を提供するものである。
は、所定の閾値電圧と比較された後、例えば、ＣＭＯＳ
レベル（０Ｖおよび５Ｖの信号）に変換される。そし
て、復調出力の振幅が変動すると、このＣＭＯＳレベル
への変換を正確に行うことができなくなるという問題点
がある。したがって、正確なレベル変換を行うために
は、復調出力の振幅を所望の設定値に調整しなければな
らない。そこで、本実施例では、復調出力の振幅、つま
りは、検波出力ＶDET1の振幅を所望の設定値に調整する
手段を備える復調回路を提供するものである。
【００５１】本実施例は、その構成の大部分が図１に示
した前述の第１の実施例の構成と同様であるため、重複
部分の説明は省略する。
した前述の第１の実施例の構成と同様であるため、重複
部分の説明は省略する。
【００５２】図５は、本実施例の主要部分の構成を示す
図であり、ピークホールド回路１０９から出力された検
波出力ＶDET1のピークＶDET3にオフセット電圧ＶOFSTを
加えた値を差動増幅回路１１０の反転入力としている。
図であり、ピークホールド回路１０９から出力された検
波出力ＶDET1のピークＶDET3にオフセット電圧ＶOFSTを
加えた値を差動増幅回路１１０の反転入力としている。
【００５３】次に、本実施例により検波出力ＶDET1を所
望の設定値に調整する方法について説明する。
望の設定値に調整する方法について説明する。
【００５４】まず、オフセット電圧ＶOFST＝０として、
本実施例の復調回路を動作させると、帰還回路１０８お
よび増幅率シフト回路１１１の働きによって、検波出力
ＶDET1は、所定の振幅に安定する。この安定した検波出
力ＶDET1をＶDET1Aとする。
本実施例の復調回路を動作させると、帰還回路１０８お
よび増幅率シフト回路１１１の働きによって、検波出力
ＶDET1は、所定の振幅に安定する。この安定した検波出
力ＶDET1をＶDET1Aとする。
【００５５】この状態において、検波出力ＶDET1Aを所
望の設定値に調整するために、オフセット電圧ＶOFSTを
ピークホールド回路１０９の出力ＶDET3に加える。
望の設定値に調整するために、オフセット電圧ＶOFSTを
ピークホールド回路１０９の出力ＶDET3に加える。
【００５６】ここで、オフセット電圧ＶOFST＞０とする
と、差動増幅回路１１０の非反転入力と反転入力との差
が大きくなるために、差動増幅回路１１０の出力ＶGCは
小さくなり、結果として、差動増幅回路１０１の増幅率
も小さくなって、検波出力ＶDET1も小さくなる。一方、
オフセット電圧ＶOFST＜０とすると、差動増幅回路１１
０の非反転入力と反転入力との差が小さくなるために、
差動増幅回路１１０の出力ＶGCは小さくなり、結果とし
て、差動増幅回路１０１の増幅率は大きくなって、検波
出力ＶDET1も大きくなる。
と、差動増幅回路１１０の非反転入力と反転入力との差
が大きくなるために、差動増幅回路１１０の出力ＶGCは
小さくなり、結果として、差動増幅回路１０１の増幅率
も小さくなって、検波出力ＶDET1も小さくなる。一方、
オフセット電圧ＶOFST＜０とすると、差動増幅回路１１
０の非反転入力と反転入力との差が小さくなるために、
差動増幅回路１１０の出力ＶGCは小さくなり、結果とし
て、差動増幅回路１０１の増幅率は大きくなって、検波
出力ＶDET1も大きくなる。
【００５７】このように、オフセット電圧ＶOFSTを所望
の値に設定して、そのオフセット電圧ＶOFSTをピークホ
ールド回路１０９の出力ＶDET3に加えることによって、
検波出力ＶDET1の大きさを所望の設定値に調整すること
ができる。
の値に設定して、そのオフセット電圧ＶOFSTをピークホ
ールド回路１０９の出力ＶDET3に加えることによって、
検波出力ＶDET1の大きさを所望の設定値に調整すること
ができる。
【００５８】なお、前述の第１の実施例および第２の実
施例において、検波出力ＶDET1のピークＶDET3を出力す
るピークホールド回路の代わりに平均値化回路を用いて
も本発明の効果を損なうことはない。
施例において、検波出力ＶDET1のピークＶDET3を出力す
るピークホールド回路の代わりに平均値化回路を用いて
も本発明の効果を損なうことはない。
【００５９】第１の実施例または第２の実施例におい
て、ピークホールド回路１０９の役割は、図２（Ｄ）に
示すような検波出力ＶDET1の最大振幅（ピーク）ＶPEK
を取り出すことにあるが、実際に、差動増幅回路１１０
の反転入力としては、検波出力ＶDET1の振幅に比例した
電圧であればよく、最大振幅ＶPEKに限られたものでは
ない。このように、差動増幅回路１１０の反転入力とし
て、検波出力ＶDET1の振幅に比例した電圧が得られる手
段であれば、ピークホールド回路１０９の代わりに用い
ることができる。
て、ピークホールド回路１０９の役割は、図２（Ｄ）に
示すような検波出力ＶDET1の最大振幅（ピーク）ＶPEK
を取り出すことにあるが、実際に、差動増幅回路１１０
の反転入力としては、検波出力ＶDET1の振幅に比例した
電圧であればよく、最大振幅ＶPEKに限られたものでは
ない。このように、差動増幅回路１１０の反転入力とし
て、検波出力ＶDET1の振幅に比例した電圧が得られる手
段であれば、ピークホールド回路１０９の代わりに用い
ることができる。
【００６０】例えば、ピークホールド回路の代わりに平
均値化回路を用いると、平均値化回路は、図２（Ｄ）の
ＶAVGのような検波出力ＶDET1の平均値を出力する。こ
こで、検波出力ＶDET1の変調度が一定ならば、平均値出
力ＶAVGは最大振幅ＶPEKに比例する。したがって、差動
増幅回路１１０の反転入力として、ＶPEKの代わりに、
平均値化回路から出力されるＶAVGを用いてもかまわな
いので、ピークホールド回路の代わりに平均値化回路を
用いても同様の効果が得られる。
均値化回路を用いると、平均値化回路は、図２（Ｄ）の
ＶAVGのような検波出力ＶDET1の平均値を出力する。こ
こで、検波出力ＶDET1の変調度が一定ならば、平均値出
力ＶAVGは最大振幅ＶPEKに比例する。したがって、差動
増幅回路１１０の反転入力として、ＶPEKの代わりに、
平均値化回路から出力されるＶAVGを用いてもかまわな
いので、ピークホールド回路の代わりに平均値化回路を
用いても同様の効果が得られる。
【００６１】
【発明の効果】以上説明したように、本発明によるＡＳ
Ｋ変調における復調回路では、オフセットを０にすると
ともに、温度変動に対しても安定した復調出力を得るこ
とができる。
Ｋ変調における復調回路では、オフセットを０にすると
ともに、温度変動に対しても安定した復調出力を得るこ
とができる。
【００６２】さらに、入力信号の振幅の変動に対しても
安定な復調出力を得ることができる。
安定な復調出力を得ることができる。
【００６３】さらに、検波出力を所望の設定電圧に調整
することもできる。
することもできる。
【図１】本発明の第１の実施例の構成を示す回路図であ
る。
る。
【図２】図１における各部の波形を示す図である。
【図３】第１の実施例における差動増幅回路の増幅率を
変化させるための構成を示す回路図である。
変化させるための構成を示す回路図である。
【図４】第１の実施例における差動増幅回路の増幅率の
変化を示すグラフである。
変化を示すグラフである。
【図５】本発明の第２の実施例における検波出力を調整
するための構成を示す図である。
するための構成を示す図である。
【図６】従来のＡＳＫ変調における復調回路の構成を示
す回路図である。
す回路図である。
【図７】従来の復調回路の問題点を示す波形図である。
１０１ 差動増幅回路 １０２ 定電流源 １０３ 整流回路 １０４ 低域濾波器 １０５ 基準電圧発生回路 １０６ エミッタフォロワ １０７ オペアンプ １０８ 帰還回路 １０９ ピークホールド回路 １１０ 差動増幅回路 １１１ 増幅率シフト回路
Claims (7)
- 【請求項１】 振幅変調信号の差動増幅出力を整流
し、その整流出力の変調周波数以下の成分を低域ろ波器
にて取り出して検波する検波出力回路と、基準電圧を出
力する基準電圧出力回路と、前記検波出力回路から出力
される検波出力と前記基準電圧出力回路から出力される
基準電圧出力との差電圧を復調出力として出力するオペ
アンプと、前記検波出力と前記基準電圧とに基づいて、
前記振幅変調信号の振幅レベルを制御するレベル制御手
段とを有することを特徴とするＡＳＫ変調における復調
回路。 - 【請求項２】 前記レベル制御手段は、 前記検波出力のピークに比例した電圧を取り出し出力す
る第１の手段と、 前記基準電圧と前記第１の手段から出力される電圧との
差電圧を増幅し出力する第２の手段と、 前記第２の手段からの出力に基づいて前記検波出力回路
から出力される検波出力の振幅レベルを制御する第３の
手段とを備えることを特徴とする前記請求項１に記載の
ＡＳＫ変調における復調回路。 - 【請求項３】 前記第１の手段は、 前記検波出力の最大振幅をホールドして出力するピーク
ホールド回路であることを特徴とする前記請求項２に記
載のＡＳＫ変調における復調回路。 - 【請求項４】 前記第１の手段は、 前記検波出力の平均値を出力する平均値化回路であるこ
とを特徴とする前記請求項２に記載のＡＳＫ変調におけ
る復調回路。 - 【請求項５】 前記第１の手段から出力される電圧に所
定のオフセット電圧を加えることによって、前記検波出
力回路から出力される検波出力を調整する手段を備える
ことを特徴とする前記請求項２に記載のＡＳＫ変調にお
ける復調回路。 - 【請求項６】 前記検波出力回路は、 振幅変調信号を増幅する差動増幅回路と、 前記差動増幅回路からの差動出力を整流する整流回路
と、 整流された信号の変調周波数以下の成分を取り出す低域
濾波器とを備え、 前記レベル制御手段は、 前記検波出力と前記基準電圧とに基づいて、前記差動増
幅回路の増幅率を制御する手段を備えることを特徴とす
る前記請求項１に記載のＡＳＫ変調における復調回路。 - 【請求項７】 特性の揃った一対のトランジスタを備え
る差動増幅手段であって、一方のトランジスタのベース
端子から入力される振幅変調信号を増幅する差動増幅回
路と、 前記差動増幅回路からの差動出力を整流し、前記振幅変
調信号を折り返した波形として取り出すトランジスタ整
流回路と、 整流された信号の前記振幅変調信号の変調周波数以下の
成分を取り出す低域濾波器とを備える検波出力回路と、 前記差動増幅回路における振幅変調信号が入力されない
方のトランジスタと同一特性のトランジスタを備え、前
記振幅変調信号が零である場合の前記差動増幅回路の出
力と等しい値を出力する基準電圧発生回路と、 前記低域濾波器からの出力と前記基準電圧発生回路から
の出力との差を増幅し出力する増幅回路と、 前記低域濾波器からの出力と前記基準電圧発生回路から
の出力とに基づいて、前記差動増幅回路の増幅率を調整
する手段とを備えることを特徴とするＡＳＫ変調におけ
る復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6263398A JP2755184B2 (ja) | 1994-10-27 | 1994-10-27 | Ａｓｋ変調における復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6263398A JP2755184B2 (ja) | 1994-10-27 | 1994-10-27 | Ａｓｋ変調における復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125697A JPH08125697A (ja) | 1996-05-17 |
| JP2755184B2 true JP2755184B2 (ja) | 1998-05-20 |
Family
ID=17388951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6263398A Expired - Lifetime JP2755184B2 (ja) | 1994-10-27 | 1994-10-27 | Ａｓｋ変調における復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755184B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4774845B2 (ja) * | 2005-07-19 | 2011-09-14 | ソニー株式会社 | 復調回路 |
| JP4377946B1 (ja) | 2008-06-10 | 2009-12-02 | 株式会社東芝 | 復調装置 |
| JP2016225777A (ja) * | 2015-05-29 | 2016-12-28 | 日本電信電話株式会社 | 振幅検出回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59185437A (ja) * | 1983-04-05 | 1984-10-22 | Sumitomo Electric Ind Ltd | 高速デ−タ通信用自動利得制御増幅器 |
| JP2575912B2 (ja) * | 1990-03-15 | 1997-01-29 | 富士通株式会社 | 信号復調回路 |
-
1994
- 1994-10-27 JP JP6263398A patent/JP2755184B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125697A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102454811B1 (ko) | 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치 | |
| US5404585A (en) | Power detector that employs a feedback circuit to enable class B operation of a detector transistor | |
| JPH0774811B2 (ja) | 入力電気信号のレベル測定回路 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US4187537A (en) | Full-wave rectifier | |
| US4685048A (en) | AC-DC transformation circuit | |
| JP2755184B2 (ja) | Ａｓｋ変調における復調回路 | |
| JPH0622171A (ja) | 利得およびアライメント制御を有するビデオ増幅回路 | |
| US6335948B1 (en) | Amplitude detector and equalizer | |
| US6590437B2 (en) | Logarithmic amplifier | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JP3894460B2 (ja) | ピーク検波回路 | |
| JPH0231894B2 (ja) | ||
| JPH08125445A (ja) | 高周波検波回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JP3804206B2 (ja) | ゲインコントロール回路 | |
| JP3726438B2 (ja) | ゲインコントロール回路 | |
| JP2001094369A (ja) | 光学信号処理回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2638498B2 (ja) | レーザ駆動回路 | |
| JPH08139679A (ja) | 光受信器の自動利得回路 | |
| JP3441628B2 (ja) | 振幅検出回路 | |
| KR100492984B1 (ko) | 영상 신호의 고주파 증강 제어장치 | |
| JPS648954B2 (ja) | ||
| JPH0216042B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |