JP3894460B2 - ピーク検波回路 - Google Patents
ピーク検波回路 Download PDFInfo
- Publication number
- JP3894460B2 JP3894460B2 JP20727796A JP20727796A JP3894460B2 JP 3894460 B2 JP3894460 B2 JP 3894460B2 JP 20727796 A JP20727796 A JP 20727796A JP 20727796 A JP20727796 A JP 20727796A JP 3894460 B2 JP3894460 B2 JP 3894460B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の属する技術分野】
本発明は、入力される信号のピーク値を検出して出力するピーク検波回路に関する。
【0002】
【従来の技術】
図15は、典型的な従来例である正電圧側のピーク検波回路1の構成および動作を示す。(1)に回路図を示すピーク検波回路1は、OPアンプ2と、NPN型トランジスタ(以下、「NPNトランジスタ」と称する)3と、平滑回路4とを含んで構成される。平滑回路4は、抵抗5とコンデンサ6とを含んで構成される。平滑回路4における抵抗5とコンデンサ6との一端はNPNトランジスタ3のエミッタに接続され、他端は接地される。このようなピーク検波回路は、たとえば無線電波の受信装置で、AGC信号などを得るために用いられる。
【0003】
ピーク検波回路1は、(2)に示すように、グランド電圧GNDを基準として正の電源電圧VCC側と負の電源電圧VEE側との間で変化する入力信号INが入力されると、電圧VCC側のピークの電圧を検出し、出力端子8から出力信号OUTとして出力する。
【0004】
NPNトランジスタ3は、コレクタが電圧VCCに接続され、エミッタが出力端子8およびOPアンプ2の反転入力端子(−)に接続されている。ベースは、OPアンプ2の出力端子に接続されている。OPアンプ2の非反転入力端子(+)に反転入力端子出力よりも正電圧側の入力信号INが印加され、出力が正の電源電圧VCC側に振れるとき、NPNトランジスタ3のコレクタ・エミッタ間が導通して、コンデンサ6が正電圧側に充電される。OPアンプ2の非反転入力端子(+)に反転入力端子出力よりも負電圧側の入力信号INが印加されるときは、出力が負の電源電圧VEE側に振れ、NPNトランジスタ3のコレクタ・エミッタ間は遮断され、コンデンサ6に対する充電は行われない。平滑回路4では、コンデンサ6に抵抗5が並列に接続されているので放電され、コンデンサ6の両端子間電圧、すなわち、グランド電圧GND基準で正電圧側の出力信号OUTは、平滑回路4の時定数に従って低下する。時定数に比較して充分に短い期間では、入力信号INのピークが出力信号OUTとして導出される。
【0005】
図16は、負の電圧側のピーク検波回路11の構成および動作を示す。(1)に回路図を示すピーク検波回路11は、図15に示すピーク検波回路1のNPNトランジスタ3がPNP型トランジスタ(以下、「PNPトランジスタ」と称する)13に置き換わっていること以外は、ピーク検波回路1と同一であるので構成についての説明を省略する。OPアンプ2の出力がPNPトランジスタ13のベースに与えられているので、(2)に示すように、入力信号INがグランド電圧GNDよりも負電源電圧VEE側で、出力信号OUTの現在値よりも絶対値が大きくなるときのみ、平滑回路4に電流が流れるてコンデンサ6が充電される。出力端子8からは、グランド電圧GNDを基準として負の電源電圧VEE側のピークの電圧が出力信号OUTとして出力される。
【0006】
【発明が解決しようとする課題】
図15および図16の構成では、入力信号INがOPアンプ2の非反転入力端子に与えられ、出力信号OUTが反転入力端子に負帰還されている。OPアンプ2は反転入力の電圧と非反転入力の電圧とが等しくなるように制御を行うので、出力端子8から出力される出力信号OUTをグランド電圧GNDを基準とする直流電圧とするためには、入力信号INはグランド電圧GNDを基準とする信号でなければならない。
【0007】
一般的に、OPアンプ2には供給されている電源電圧の範囲外の電圧となる信号を入力することはできないので、グランド電圧GNDを基準とした入力信号INを入力する場合には、負の電源電圧を供給する必要がある。したがって、ピーク検波回路1を動作させるためには、正および負の2電源構成が必要となる。
【0008】
本発明の目的は、単電源で動作するピーク検波回路を提供することである。
【0010】
【課題を解決するための手段】
本発明は、単電源の一対の直流電源電圧間に接続され、信号入力端に入力される交流信号を整流し、一方の電源電圧を基準として、他方の電源電圧側に変化するピーク値を検出し、信号出力端に接続される平滑回路を介して導出するピーク検波回路であって、
信号入力端に一方の電源電圧と他方の電源電圧との間のバイアス電圧を与えるバイアス回路と、
信号入力端と信号出力端との間に接続され、信号入力端の信号電圧が信号出力端の電圧レベルをバイアス電圧に相当する電圧だけ他方の電源電圧側にシフトした電圧レベルよりも他方の電源電圧側であるとき、該信号入力端の信号電圧をバイアス電圧に相当する電圧だけ、一方の電源電圧側にレベルシフトして信号出力端に出力するレベルシフト回路と、を含み、
前記バイアス回路は、各トランジスタの制御電極が共通接続され、一方のトランジスタの出力電極が順方向のPN接合ダイオードと抵抗または電流源とを介して前記他方の電源電圧側に接続され、PN接合ダイオードと抵抗または電流源との接続点から前記バイアス電圧が信号入力端に与えられ、各トランジスタの接地電極が前記一方の電源電圧側に共通接続され、各トランジスタの出力電極の出力電流値がほぼ同一となるように構成されるカレントミラー回路を含み、
前記レベルシフト回路は、前記カレントミラー回路の他方のトランジスタの出力電極に、コレクタ電極およびエミッタ電極が直列に接続され、信号入力端に接続されるベース電極とエミッタ電極との間で信号のレベルシフトを行う入力側トランジスタおよびカレントミラー回路の他方のトランジスタの出力電極にベース電極が接続され、信号出力端にエミッタ電極が接続される出力側トランジスタを含む、ことを特徴とするピーク検波回路である。
本発明に従えば、カレントミラー回路における一方のトランジスタの出力電極には、PN接合ダイオードと抵抗または電流源とが接続されており、信号入力端にはPN接合ダイオードの順方向降下電圧および一方のトランジスタの出力電極・接地電極間の電圧がバイアス電圧として与えられる。レベルシフト回路における入力側トランジスタのベースには、バイアス電圧が付加された交流の入力信号が与えられており、入力電圧に基づき、入力側トランジスタを介してカレントミラー回路の他方のトランジスタのコレクタと出力側トランジスタのベースとに電流が供給される。レベルシフト回路では、入力側トランジスタおよび出力側トランジスタのベース・エミッタ間電圧の和の電圧だけのレベルシフトが行われる。PN接合ダイオードの順方向降下電圧は入力側トランジスタのベース・エミッタ間電圧とほぼ等しいので、カレントミラー回路の一方のトランジスタの出力電極・接地電極間電圧をレベルシフト回路の出力側トランジスタのベース・エミッタ間電圧とほぼ等しくすれば、入力電圧に付加されているバイアス電圧に相当する電圧分だけ、信号出力端の電圧レベルとバイアス電圧との和よりも他方の電源電圧側となる入力交流信号の電圧を一方の電源電圧側にシフトさせることができる。したがって、一対の電源電圧を導出する単電源から一方および他方の電源電圧を供給して、ピーク検波を行うことができる。
【0011】
また本発明で、前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、複数のPN接合ダイオードがそれぞれ接続されることを特徴とする。
本発明に従えば、カレントミラー回路の各トランジスタの出力電極と信号入力端および入力側トランジスタとの間に、複数のPN接合ダイオードが接続されるので、バイアス電圧およびレベルシフト電圧を、一方の電源電圧側から他方の電源電圧側に、PN接合ダイオードの順方向降下電圧の複数倍分だけ大きく変化させ、振幅が大きい入力信号であっても単電源からの一対の電源電圧間に収めることができる。
【0012】
また本発明で、前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、抵抗がそれぞれ接続されることを特徴とする。
本発明に従えば、カレントミラー回路の各トランジスタの出力電極と信号入力端およびレベルシフト回路の入力側トランジスタとの間に抵抗が接続されるので、抵抗の抵抗値を調整すれば、カレントミラー回路によって関連するように流れる電流による電圧降下を利用して、バイアス電圧およびレベルシフト電圧を、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができ、入力信号の振幅を電源電圧間に収めることができる。また、入力信号に対して高いバイアス電圧を印加しなければならない場合、複数のダイオードを直列に接続してバイアス電圧を作成するよりも少ない素子数で所望のバイアス電圧を作成することができる。
【0013】
また本発明の前記カレントミラー回路は、前記一対の共通接続された制御電極にエミッタ電極が接続され、前記一方のトランジスタの出力電極にベース電極が接続され、コレクタ電極が前記他方の電源電圧に接続されるバイアス用トランジスタを含むことを特徴とする。
本発明に従えば、バイアス用トランジスタは、カレントミラー回路における共通に接続された制御電極にエミッタ電極が接続され、一方のトランジスタの出力電極にベース電極が接続され、他方の電源電圧にコレクタ電極が接続される。したがって、バイアス用トランジスタは、カレントミラー回路の一方のトランジスタに対して、他方のトランジスタの出力電極にベースが接続されるレベルシフト回路の出力側トランジスタと同様の負荷となり、コレクタ・エミッタ間の電流を調整することによって、入力信号の振幅が大きくなっても、信号出力端の電圧などでレベルシフト量とバイアス電圧とがずれを生じるのを防ぐことができる。
【0014】
また本発明は、前記出力側トランジスタと同一導電型式を有し、ベース電極が共通接続される補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする。
本発明に従えば、電流補正回路によって、補正用トランジスタにはレベルシフト回路の出力側トランジスタのコレクタ電流に対応するエミッタ電流が流れる。カレントミラー回路の一方のトランジスタの出力端子には、入力側トランジスタおよびバイアス用トランジスタのベースが負荷として接続され、カレントミラー回路の他方のトランジスタの出力端子には、出力側トランジスタおよび補正用トランジスタのベースが負荷として接続される。補正用トランジスタのエミッタ電極と一方の電源電圧との間に接続される抵抗の抵抗値を調整することによって、入力信号の振幅に対する出力信号のレベルのずれが小さくなるように補正することができる。
【0015】
また本発明は、前記出力側トランジスタと同一の導電型式を有する補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅し、出力を補正用トランジスタのベース電極に与える増幅回路と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする。
本発明に従えば、増幅回路が補正用トランジスタのエミッタと信号出力端との電位差を増幅して、出力を補正用トランジスタのベースに与えると、補正用トランジスタのエミッタ電流が変化して電位差が小さくなるように制御される。電流補正回路は、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタ電流を制御し、バイアス回路に含まれるカレントミラー回路の負荷を調整することができる。平滑回路が接続され、比較的安定している信号出力端の出力に応じて、カレントミラー回路に流れる電流量を制御することができるので、入力振幅に対する出力レベルのずれを小さく補正することができる。
【0016】
また本発明の前記電流補正回路は、一対のトランジスタを有し、一方のトランジスタに前記補正用トランジスタのコレクタ電流を流して他方のトランジスタから同一の出力電流を導出させる検出用カレントミラー回路と、
一対のトランジスタを有し、一方のトランジスタに検出用カレントミラー回路からの出力電流を流し、他方のトランジスタからの出力電流を前記バイアス用トランジスタのエミッタ電流として流す制御用カレントミラー回路とを含むことを特徴とする。
本発明に従えば、電流補正回路の検出用カレントミラー回路は、補正用トランジスタのコレクタに流れる電流と同一の電流を、制御用カレントミラー回路の一方のトランジスタに供給する。制御用カレントミラー回路は、検出用カレントミラー回路から供給される電流に応じて、バイアス用トランジスタに流れるエミッタ電流を制御する。したがって、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタに流れるエミッタ電流を制御して、バイアス電圧とレベルシフト量との間のずれを小さくなるように補正することができる。
また本発明のピーク検波回路に含まれるバイアス回路、電流補正回路などの各カレントミラー回路は、構成するトランジスタのエミッタ接合面積の比率に応じて出力電極であるコレクタ電極の電流を調整することができる。特に、バイアス回路のカレントミラー回路をトランジスタで構成すると、カレントミラー回路の一方のトランジスタのベース・エミッタ間電圧を、レベルシフト回路の出力側トランジスタのベース・エミッタ間電圧に対応させ、バイアス電圧とレベルシフト量とを一致しやすくすることができる。
【0017】
【発明の実施の形態】
図1は、本発明の実施の第1の形態であるピーク検波回路21を示す。ピーク検波回路21は、バイアス回路22と、レベルシフト回路23と、平滑回路24と、抵抗25,26とを含んで構成される。なお、抵抗26は電流源に置き換えることが可能である。以下の説明では、抵抗26を使用する場合を対象とするけれども、電流源を使用する場合も同等である。
【0018】
バイアス回路22は、PN接合ダイオード27と、カレントミラー回路を構成するNPNトランジスタ28,29とを含んで構成される。NPNトランジスタ28と29とは、同一の特性の一対のトランジスタであって、制御電極であるベースが共通に接続され、接地電極である各エミッタには電源電圧の一方側であるグランド電圧GNDが与えられている。NPNトランジスタ28の出力電極であるコレクタは、PN接合ダイオード27のカソードに接続されており、PN接合ダイオード27と抵抗26とを介して電源電圧の他方側である正の電源電圧VCCが与えられる。NPNトランジスタ29のコレクタは、後述するNPNトランジスタ30のエミッタに接続される。抵抗26とPN接合ダイオード27との接続点には、一端が入力端子に接続される抵抗25の他端が接続される。
【0019】
PN接合ダイオード27の順方向電圧降下をVd1とし、NPNトランジスタ28のベース・エミッタ間電圧Vbe1とすると、PN接合ダイオード27とNPNトランジスタ28とによって定められるバイアス電圧Vbiasは、
Vbias=Vd1+Vbe1 …(1)
となる。
【0020】
レベルシフト回路23は、入力側トランジスタであるNPNトランジスタ30と、出力側トランジスタであるNPNトランジスタ31とを含んで構成される。NPNトランジスタ30,31のコレクタには、電源電圧VCCが供給されている。NPNトランジスタ30のベースには入力信号INが供給され、エミッタはNPNトランジスタ31のベースとバイアス回路22のNPNトランジスタ29のコレクタとに接続される。NPNトランジスタ31のエミッタは信号出力端となっており、エミッタ出力は平滑回路24に与えられる。レベルシフト回路23では、NPNトランジスタ30のベースに与えられた信号の電圧を、NPNトランジスタ30,31のベース・エミッタ間電圧Vbe2,Vbe3を合わせた電圧分だけレベルシフトして引下げて出力する。
【0021】
入力信号INの電圧をViとし、レベルシフト回路23から出力される電圧をVoとすると、Vd1≒Vbe1≒Vbe2≒Vbe3であるので、
となり、バイアス電圧Vbiasが差引かれた電圧となる。
【0022】
平滑回路24では、抵抗32とコンデンサ33とが並列に接続される。端子34に与えられる電源電圧VCCは、NPNトランジスタ31のコレクタ・エミッタ間が導通するとコンデンサ33を一端側から充電する。コンデンサ32の他端には、端子35を介してグランド電圧GNDが接続される。平滑回路24は、充電されたコンデンサ32の両端間の電圧を、抵抗32の抵抗値およびコンデンサ33の容量の積を時定数とする指数関数に従って低下するように放電する。NPNトランジスタ31のコレクタ・エミッタ間が導通するのは、信号入力端36に、信号出力端37の信号出力OUTの電圧VoにNPNトランジスタ30,31のベース・エミッタ間電圧Vbe2,Vbe3を合わせた電圧よりも正電圧側となる電圧Viの入力信号INが与えられるときである。Vi≦Voであると、NPNトランジスタ31のコレクタ・エミッタ間は遮断し、コンデンサ32は放電を続ける。すなわち、出力信号OUTとしては、カップリングコンデンサ38を介して信号源39からグランド電圧GND基準で与えられる入力信号INの電圧がVi>Voとなるような、正電圧側のピーク電圧が導出される。
【0023】
図2は、ピーク検波回路21における入力信号INおよび出力信号OUTの波形の一例を示す。入力信号INが入力端36を介して与えられると、式(1)に示すバイアス電圧Vbiasが付加され、接続点Aでは(1)に示すようなバイアス電圧Vbiasを基準とした信号に変換される。バイアス電圧Vbias基準となった入力信号INは、Vi>Voとなる部分のみがレベルシフト回路23でバイアス電圧Vbiasに相当する電圧分レベルシフトされて、(2)に示す出力信号OUTとなる。2点鎖線で示すグランド電圧GND基準の信号SIは、平滑回路24が無いときの半波整流波形を示す。
【0024】
本実施形態では、単電源を用いて、端子34に正の電源電圧VCCが与えられ、端子35にグランド電圧GNDが与えられるときには、グランド電圧GNDを基準とした正のピーク値を示す出力信号OUTが出力される。また、端子34にグランド電圧GNDが与えられ、端子35に負の電源電圧VEEが与えられるときには、電圧VEEを基準とした正のピーク値を示す出力信号OUTが出力される。
【0025】
図3は、実施の第1形態の他の構成例であるピーク検波回路41を示す。ピーク検波回路41は、バイアス回路42と、レベルシフト回路43と、平滑回路44と、抵抗45,46とを含んで構成される。抵抗46については、図1のピーク検波回路と同様に、電流源を使用することもできる。
【0026】
バイアス回路42は、カレントミラー回路を構成するPNPトランジスタ48,49と、PN接合ダイオード47とを含んで構成される。PNPトランジスタ48,49のエミッタには電圧VCCが与えられている。PNPトランジスタ48のベースとコレクタとは接続されており、さらにコレクタにPN接合ダイオード47のアノードが接続される。PN接合ダイオード47のカソードは、抵抗46を介してグランド電圧GNDが供給される端子55に接続される。また、PN接合ダイオード47のカソードは、抵抗45を介して入力端子56に接続される。
【0027】
レベルシフト回路43は、PNPトランジスタ50,51を含んで構成されており、PNPトランジスタ50のベースには、入力信号INが与えられ、エミッタはPNPトランジスタ49のコレクタに接続される。PNPトランジスタ49のコレクタは、PNPトランジスタ51のベースにも接続されており、PNPトランジスタ51のエミッタは平滑回路44に接続される。PNPトランジスタ50と51との各コレクタには、グランド電圧GNDが供給される。
【0028】
ピーク検波回路41は、正のピークを検出して出力するピーク検波回路21に対して、入力信号INの負のピークを検出し、平滑化して出力する。ピーク検波回路41は、トランジスタにピーク検波回路21におけるNPN型とは導電型式の異なるPNP型を用い、相補的かつ対称的な回路構成を有し、動作原理は同等である。
【0029】
図4は、ピーク検波回路41における入力信号INおよび出力信号OUTの波形を示す。入力信号INが入力端子56を介して与えられると、PNPトランジスタ48およびPN接合ダイオード47によって定められるバイアス電圧Vbiasが印加され、接続点Bでは(1)に示すようにバイアス電圧Vbiasを基準とした信号に変換される。
【0030】
バイアス電圧Vbias基準となった入力信号INは、レベルシフト回路43でバイアス電圧Vbiasに相当する電圧分レベルシフトされて、(2)に示す出力信号OUTとして導出される。2点鎖線で示すグランド電圧GND基準の信号SHは、平滑回路44が設けられないとき、出力端子57から出力信号OUTとして出力される半波整流波形を示す。
【0031】
正の電圧を出力する電源を用いて、端子54に電圧VCCが与えられ、端子55にグランド電圧GNDが与えられるときには、グランド電圧GNDを基準とした負のピーク値を示す出力信号OUTが出力される。また、負の電圧を出力する電源を用いて、端子54にグランド電圧GNDが与えられ、端子55に負の電圧である電圧VEEが与えられるときには、電圧VEEを基準とした負のピーク値を示す出力信号OUTが出力される。
【0032】
以上のように本実施の形態によれば、入力端子36,56から入力される入力信号INに、バイアス回路22,42で作成されたバイアス電圧Vbiasを印加しているので、入力信号INを単電源の出力電圧間で変化する信号として処理することができ、ピーク検波回路21,41の電源電圧を単電源から供給することができる。
【0033】
図5は、本発明の実施の第2の形態であるピーク検波回路61を示す。ピーク検波回路61は、ピーク検波回路21と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路61は、バイアス回路62と、レベルシフト回路63と、平滑回路24と、抵抗25,26とを含んで構成される。抵抗26については、実施の第1形態と同様に、電流源に置換可能である。
【0034】
ピーク検波回路61の特徴は、抵抗26とPN接合ダイオード27との間にn(nは1以上の整数)個のダイオードDA1〜DAn(総称するときは参照符DAを用いる)が直列に介挿されていることである。ダイオードDA1のアノードと電源電圧VCCとの間には抵抗26が接続され、ダイオードDAnのカソードはPN接合ダイオード27のアノードに接続される。直列に接続されるダイオードDAとPN接合ダイオード27とによって、入力信号INに印加するバイアス電圧Vbiasを定めることができる。抵抗25の他端はダイオードDA1のアノードに接続される。
【0035】
出力信号OUTの基準の電圧を確実にグランド電圧GNDとするために、バイアス回路62のダイオードDAによって定められる電圧に合わせて、レベルシフト回路63によってレベルシフトさせる電圧も変化させなければならないので、レベルシフト回路63にはダイオードDAと同一の特性を有するダイオードDB1〜DBn(総称するときは参照符DBを用いる)が直列に接続される。ダイオードDBは、ダイオードDB1のアノードがNPNトランジスタ30のエミッタに接続され、ダイオードDBnのカソードがNPNトランジスタ31のベースに接続される。
【0036】
入力信号INの電圧Viと、PN接合ダイオード27の電圧降下による電圧Vd1と、NPNトランジスタ28のベース・エミッタ電圧Vbe1とに加えて、ダイオードDA1によって降下する電圧Vdaをn倍した電圧とによってバイアス電圧Vbiasが定められる。ダイオードDB1によって降下する電圧をVdbとすると、レベルシフト回路23から出力される電圧Vo1は、
となり、バイアス電圧Vbiasが差引かれた電圧となる。
【0037】
ピーク検波回路61では、抵抗26とPN接合ダイオード27との間にダイオードDAを接続する構成としたけれども、ダイオードDAに置き換えて、ダイオード接続したトランジスタを接続する構成としてもよい。また、ピーク検波回路21と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準となる電圧を定めることができる。
【0038】
以上のように本実施の形態によれば、抵抗25とNPNトランジスタ28のコレクタとの間にPN接合ダイオード27と直列にダイオードDAが接続されていることによって、入力端子36から入力される入力信号INに印加するバイアス電圧Vbiasは、NPNトランジスタ28とPN接合ダイオード27とダイオードDAとによって定められることとなり、信号INの振幅に応じてダイオードDAの数を調整することで、信号INをグランド電圧GNDから電圧VCCまでの間で変化する信号とすることができ、ピーク検波回路61に電圧を供給する電源を1つの電源とすることができる。
【0039】
図6は、実施の第2形態の他の構成例であるピーク検波回路71を示す。ピーク検波回路71は、ピーク検波回路41に対して相補的な構成を有し、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路71は、バイアス回路72と、レベルシフト回路73と、平滑回路44と、抵抗45,46とを含んで構成される。ピーク検波回路71では、入力信号INの負のピーク値を検出して出力し、入力信号INの基準となる電圧を発生するために、バイアス回路72およびレベルシフト回路73に複数のダイオードDC,DDがそれぞれ接続されている。
【0040】
バイアス回路72において、ダイオードDC1のアノードはPN接合ダイオード47のカソードに接続され、ダイオードDCnのカソードは抵抗46を介してグランド電圧GNDが与えられる端子35に接続される。バイアス回路72によって変化された基準電圧に合わせて、レベルシフト回路73によって電圧レベルをシフトさせる際の電圧も変化させなければならないので、PNPトランジスタ51のベースとPNPトランジスタ50のエミッタとの間にダイオードDDが同数のn個直列に接続される。
【0041】
また、ピーク検波回路41と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0042】
図7は、本発明の実施の第3の形態であるピーク検波回路81を示す。ピーク検波回路81は、図1に示す実施の第1形態によるピーク検波回路21と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。本実施の形態によるピーク検波回路81の特徴は、抵抗26とPN接合ダイオード27との間に抵抗86が接続され、NPNトランジスタ30のエミッタとNPNトランジスタ31のベースとの間に抵抗86と同一の抵抗値を有する抵抗87が接続されていることである。図5に示す実施の第2形態のピーク検波回路61では、バイアス電圧を変化させるために直列に接続されたダイオードDA1〜DAnを用いるけれども、本実施形態のピーク検波回路81ではダイオードDAに置き換えて抵抗86を用いる。
【0043】
バイアス回路82によるバイアス電圧Vbiasは、抵抗86の抵抗値をR1とし、抵抗86を流れる電流をI1とすると、
Vbias=R1・I1+Vd1+Vbe1 …(4)
となる。レベルシフト回路83における抵抗87には、NPNトランジスタ28,29がカレントミラー接続されていることによって、抵抗86に流れる電流と等しい電流が流れる。レベルシフト回路83によってレベルシフトされる電圧は、R1・I1とNPNトランジスタ28,29のベース・エミッタ間電圧Vbe2,Vbe3との和であり、バイアス電圧Vbiasと等しくなる。
【0044】
また、図1に示す実施の第1形態のピーク検波回路21と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0045】
図8は、実施の第3形態の相補的な構成例であるピーク検波回路91を示す。ピーク検波回路91は、バイアス回路92およびレベルシフト回路93を含み、図3に示すピーク検波回路41と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。
【0046】
ピーク検波回路91の特徴は、バイアス回路92の抵抗46とPN接合ダイオード47との間に抵抗96が設けられ、レベルシフト回路93のPNPトランジスタ50のエミッタとPNPトランジスタ51のベースとの間に抵抗96と同一の抵抗値を有する抵抗97が設けられていることである。ピーク検波回路91では、図6に示すピーク検波回路71で用いられる電圧を変化させるためのダイオードDC,DDに置き換えて抵抗96,97を接続し、各抵抗間の電圧降下によって複数のダイオードを直列に接続する場合と同等の効果を得ている。
【0047】
本実施の形態によれば、抵抗25とNPNトランジスタ28のコレクタとの間にPN接合ダイオード27と直列に抵抗86が接続されていることによって、入力端子36から入力される入力信号INに印加するバイアス電圧Vbiasは、NPNトランジスタ28とPN接合ダイオード27と抵抗86とによって定められることとなり、信号INの振幅に応じて抵抗86の抵抗値を定めることで、信号INをグランド電圧GNDから電圧VCCまでの間で変化する信号とすることができ、ピーク検波回路81に電圧を供給する電源を1つの電源とすることができる。
【0048】
図9は、本発明の実施の第4の形態であるピーク検波回路101を示す。ピーク検波回路101は、図1に示す実施の第1形態によるピーク検波回路21と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。本実施形態によるピーク検波回路101の特徴は、バイアス回路102にバイアス用トランジスタであるNPNトランジスタ106と抵抗107とが設けられていることである。NPNトランジスタ106のベースは、抵抗25とNPNトランジスタ28のコレクタとの接続点に接続され、コレクタには電圧VCCが与えられ、エミッタはカレントミラー接続されるNPNトランジスタ28,29のベースに接続される。抵抗107の一端は、NPNトランジスタ28,29のベースに接続され、他端はグランド電圧GNDに接続される。
【0049】
NPNトランジスタ28,29によるカレントミラー回路によって、レベルシフト回路23のNPNトランジスタ30のベース・エミッタ間電圧Vbeは、PN接合ダイオード27の順方向降下電圧とNPNトランジスタ28のベース・エミッタ間電圧Vbeとによって定まる電圧と等しくなる。しかしながら、NPNトランジスタ30の出力が与えられるNPNトランジスタ31は、エミッタ電流が平滑回路24における抵抗32の抵抗値およびコンデンサ33の容量値または出力信号OUTの電圧によって変化するので、NPNトランジスタとしては同一特性であっても、ベース電流が異なる。したがって、カレントミラー回路のNPNトランジスタ29の負荷となるNPNトランジスタ31のベース・エミッタ間電圧Vbe3が変動して、必ずしもVd1およびVbe1に等しくはなくなり、バイアス電圧をレベルシフトされる電圧とに差が生じ、入力信号INの入力レベルと出力信号OUTの出力レベルとに差が生じることとなる。
【0050】
ピーク検波回路101のバイアス回路102は、カレントミラー回路を構成するNPNトランジスタ28,29に加えてNPNトランジスタ106と抵抗107とが設けられている。抵抗107の抵抗値を調整することによって、NPNトランジスタ106のエミッタを流れる電流Iaが定められる。エミッタ電流IaによってNPNトランジスタ106のベース電流が変化し、NPNトランジスタ28,29の負荷として流れるベース電流の不均衡が低減される。すなわち、NPNトランジスタ106と抵抗107とによって、所定の振幅の入力信号INが与えられる場合に、入力信号INの信号レベルに対して出力信号OUTの信号レベルがずれるのを防止することができる。
【0051】
また、ピーク検波回路21と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0052】
なお、本実施の形態では、NPNトランジスタ106に流れる電流を制御するための措置として抵抗107を設ける構成としたけれども、一定の電流を流す電流源を設ける構成としてもよい。
【0053】
図10は、実施の第4形態の相補的な構成例であるピーク検波回路111を示す。ピーク検波回路111は、図3に示すピーク検波回路41と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路111の特徴は、バイアス回路112にPNPトランジスタ116と抵抗117とが設けられていることである。PNPトランジスタ116のベースは、PNPトランジスタ48のコレクタと抵抗45との間に接続され、PNPトランジスタ116のエミッタは抵抗117を介して端子34に接続される。また、PNPトランジスタ116のコレクタにはグランド電圧GNDが与えられる。PNPトランジスタ116のエミッタと抵抗117との接続点の電位がPNPトランジスタ48,49の各ベースに与えられる。
【0054】
また、ピーク検波回路41と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0055】
以上のように本実施の形態によれば、バイアス用トランジスタであるNPNトランジスタ106のエミッタは、カレントミラー接続されるNPNトランジスタ28,29のベースに接続され、NPNトランジスタ28,29のベースにはさらに抵抗107が接続されているので、抵抗107の抵抗値を定めることでカレントミラー回路の負荷が調整されることとなり、平滑回路に含まれる構成要素の値などによって生じるバイアス電圧とレベルシフトする電圧とのずれを小さくすることができる。
【0056】
図11は、本発明の実施の第5の形態であるピーク検波回路121を示す。ピーク検波回路121は、図1の実施の第1形態によるピーク検波回路21と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。
【0057】
ピーク検波回路121は、バイアス回路122とレベルシフト回路123と平滑回路24と抵抗25,26とを含んで構成される。バイアス回路122は、カレントミラー接続されているNPNトランジスタ28,29に加えて、NPNトランジスタ126,127,128を含んで構成される。NPNトランジスタ126は、NPNトランジスタ106と同様にベースがNPNトランジスタ28のコレクタと抵抗25との間に接続され、エミッタはNPNトランジスタ28,29のベースに接続され、コレクタには電圧VCCが与えられる。NPNトランジスタ127,128はカレントミラー接続されており、NPNトランジスタ127のベースとNPNトランジスタ128のベースとが互いに接続されており、NPNトランジスタ128のコレクタが共通に接続されたベースに接続されている。NPNトランジスタ127,128の互いのエミッタにはグランド電圧GNDが与えられる。NPNトランジスタ127のコレクタは、NPNトランジスタ126のエミッタおよびNPNトランジスタ28,29のベースに接続される。また、NPNトランジスタ128のコレクタは、後述するPNPトランジスタ129のコレクタに接続される。
【0058】
レベルシフト回路123は、NPNトランジスタ30,31に加えて、PNPトランジスタ129,130と、NPNトランジスタ131と、抵抗132とを含んで構成される。PNPトランジスタ129,130はカレントミラー接続されており、PNPトランジスタ130のコレクタが各ベースに接続されている。PNPトランジスタ129,130のエミッタにはともに電圧VCCが与えられており、PNPトランジスタ129のコレクタはNPNトランジスタ128のコレクタに接続され、PNPトランジスタ130のコレクタはNPNトランジスタ131のコレクタに接続される。NPNトランジスタ131のエミッタは抵抗132を介して接地される。
【0059】
レベルシフト回路123では、NPNトランジスタ31にベースが共通接続されるNPNトランジスタ131のコレクタ電流が、カレントミラー回路の一方のPNPトランジスタ130のコレクタを流れ、他方のPNPトランジスタ129のコレクタを流れる電流が定まり、さらにカレントミラー回路のNPNトランジスタ127のコレクタを流れる電流量が定まる。したがって、NPNトランジスタ31のエミッタ電流に比例してベースに流れる電流の変化と、NPNトランジスタ126のエミッタ電流に比例してベースに流れる電流の変化とは対応し、バイアス電圧とレベルシフト量とのずれが低減され、入力振幅に対する出力レベルのずれを小さく補正することができる。さらに、ピーク検波回路121に形成される各カレントミラー回路のミラー比を定めることによって各回路に流れる電流量を制御することができる。
【0060】
また、ピーク検波回路21と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0061】
図12は、本発明の実施の第5形態に対して相補的な構成例であるピーク検波回路141を示す。ピーク検波回路141は、図3に示すピーク検波回路41と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路141は、バイアス回路142とレベルシフト回路143と平滑回路44と、抵抗45,46とを含んで構成される。
【0062】
バイアス回路142は、PNPトランジスタ48,49,146,147,148を含んで構成されており、PNPトランジスタ48,49がカレントミラー接続され、PNPトランジスタ147,148がカレントミラー接続される。PNPトランジスタ48,49,147,148はエミッタに電圧VCCが与えられており、PNPトランジスタ148のコレクタはNPNトランジスタ149のコレクタに接続され、PNPトランジスタ147のコレクタはPNPトランジスタ48,49のベースに接続される。PNPトランジスタ48,49のベースには、ベースがPNPトランジスタ48のコレクタに接続されたPNPトランジスタ146のエミッタが接続されており、PNPトランジスタ146に流れるエミッタ電流に応じて流れるベース電流がPNPトランジスタ48のコレクタ側の負荷となる。PNPトランジスタ146のエミッタ電流は、PNPトランジスタ147のコレクタ電流とほぼ等しく、2つのカレントミラー回路を経て、PNPトランジスタ151に流れるコレクタ電流量に対応する。
【0063】
レベルシフト回路143は、PNPトランジスタ50,51,151と、NPNトランジスタ149,150と、抵抗152とを含んで構成される。NPNトランジスタ149,150は、カレントミラー接続されており、各トランジスタのエミッタは接地される。NPNトランジスタ150のコレクタはPNPトランジスタ151および抵抗152を介して電圧VCCが与えられる。NPNトランジスタ151のベースはNPNトランジスタ51のベースと共通に接続されており、NPNトランジスタ151に流れるコレクタ電流に基づいてPNPトランジスタ150のコレクタに電流が流れ、NPNトランジスタ150のコレクタを流れる電流と同一の電流がPNPトランジスタ148を介してNPNトランジスタ149のコレクタにも流れる。
【0064】
また、ピーク検波回路41と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0065】
図13は、本発明の実施の第6の形態であるピーク検波回路161を示す。ピーク検波回路161は、図11に示す実施の第5形態によるピーク検波回路121と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路161は、バイアス回路122と、レベルシフト回路163と、平滑回路24と、抵抗25,26とを含んで構成される。
【0066】
レベルシフト回路163は、NPNトランジスタ30,31と、PNPトランジスタ129,130と、OPアンプ166と、NPNトランジスタ167と、抵抗168とを含んで構成される。レベルシフト回路163ではNPNトランジスタ31のエミッタ出力は平滑回路24とOPアンプ166の非反転入力とに与えられる。カレントミラー回路を構成するPNPトランジスタ130のコレクタは、ベースに演算増幅器であるOPアンプ166の出力が与えられるNPNトランジスタ167のコレクタに接続される。NPNトランジスタ167のエミッタは、抵抗168を介して端子35に接続される。また、NPNトランジスタ167のエミッタは、OPアンプ166の反転入力にも接続される。
【0067】
NPNトランジスタ31およびOPアンプ166によって、NPNトランジスタ167のエミッタ電圧は、出力信号OUTに追随するように変化する。PNPトランジスタ129,130がカレントミラー接続されていることによって、NPNトランジスタ167のコレクタに流れる電流と同一の電流がPNPトランジスタ129のコレクタを流れ、NPNトランジスタ128のコレクタへ流れる。NPNトランジスタ128のコレクタを流れる電流によって、NPNトランジスタ126のエミッタを流れる電流が制御され、NPNトランジスタ28,31のベース電流のずれが小さくなり、ベース・エミッタ間電圧Vbe1とVbe3とのずれも小さくなって、入力信号INと出力信号OUTの信号レベルのずれが小さくなるように制御することができる。
【0068】
また、図1の実施の第1形態のピーク検波回路21と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0069】
図14は、実施の第6形態の相補的な構成例であるピーク検波回路171を示す。ピーク検波回路171は、図12に示すピーク検波回路141と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路171は、バイアス回路142と、レベルシフト回路173と、平滑回路44と、抵抗45,46とを含んで構成される。
【0070】
レベルシフト回路173は、PNPトランジスタ50,51と、NPNトランジスタ149,150と、OPアンプ176と、PNPトランジスタ177と、抵抗178とを含んで構成される。レベルシフト回路173では、PNPトランジスタ51のエミッタが平滑回路24とOPアンプ166の非反転入力とに接続される。カレントミラー回路を構成するNPNトランジスタ150のコレクタは、ベースにOPアンプ176の出力が接続されるPNPトランジスタ177のコレクタに接続される。NPNトランジスタ177のエミッタは、抵抗178を介して端子34に接続される。また、PNPトランジスタ177のエミッタは、OPアンプ176の反転入力に接続される。
【0071】
PNPトランジスタ51のエミッタ電圧と、PNPトランジスタ177のエミッタ電圧とはほぼ等しくなり、エミッタ電流は抵抗178の抵抗値によって調整される。PNPトランジスタ177のコレクタ電流は、エミッタ電流とほぼ等しく、NPNトランジスタ150のコレクタに流れる。NPNトランジスタ149,150がカレントミラー接続されていることによって、PNPトランジスタ177のコレクタに流れる電流と同一の電流がNPNトランジスタ149のコレクタを流れ、PNPトランジスタ148のコレクタにも流れる。PNPトランジスタ148のコレクタを流れる電流によって、PNPトランジスタ146のエミッタを流れる電流が制御され、入力信号INと出力信号OUTの信号レベルのずれを小さく制御することができる。
【0072】
また、図3に示すピーク検波回路41と同様に、端子34および端子35に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号OUTの基準の電圧を定めることができる。
【0073】
以上説明した実施の各形態では、バイポーラトランジスタで構成しているけれども、MOSFETなどを使用することもできる。また、複数のPN接合ダイオードや抵抗の代わりに、定電圧ダイオードを使用することもできる。
【0075】
【発明の効果】
以上のように本発明によれば、カレントミラー回路における一方のトランジスタの出力電極には、PN接合ダイオードおよび抵抗が接続されており、信号入力端にはPN接合ダイオードの順方向降下電圧および一方のトランジスタのベース・エミッタ間電圧に基づいて定められる電圧がバイアス電圧として与えられる。レベルシフト回路における入力側トランジスタのベースには、バイアス電圧が付加された交流の入力信号が与えられており、入力電圧に基づき、入力側トランジスタを介してカレントミラー回路の他方のトランジスタのコレクタと出力側トランジスタのベースとに電流が供給される。レベルシフト回路では、入力側トランジスタと出力側トランジスタとのベース・エミッタ間電圧によって、入力電圧に付加されているバイアス電圧に相当する電圧分、入力信号の信号レベルがシフトされ、単電源でも、電源電圧の一方を基準とするピーク検波出力を得ることができる。
【0076】
さらに本発明によれば、カレントミラー回路の一方のトランジスタの出力電極と信号入力端子との間に接続されるダイオードの数を調整することによって、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができるので、振幅が大きい入力信号であっても電源電圧間に収めることができる。
【0077】
またさらに本発明によれば、カレントミラー回路の一方のトランジスタの出力電極と信号入力端子との間に抵抗を接続することによって、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができるので、入力信号の振幅を電源電圧間に収めることができる。また、入力信号に対して高いバイアス電圧を印加しなければならない場合、複数のダイオードを直列に接続してバイアス電圧を作成するよりも少ない素子数で所望のバイアス電圧を作成することができる。
【0078】
またさらに本発明によれば、バイアス用トランジスタによってカレントミラー回路における一方および他方のトランジスタの出力電極から供給する負荷電流が平衡するように制御されるので、平滑回路に含まれる構成要素の値などによって生じるバイアス電圧とレベルシフトする電圧とのずれを小さくすることができる。
【0079】
またさらに本発明によれば、補正用トランジスタは、出力側トランジスタのベース電圧に基づいて、電流補正回路を介してバイアス用トランジスタのエミッタ電流を制御し、バイアス回路におけるカレントミラー回路の負荷が平衡するように調整するので、出力信号の電圧などによって生じるバイアス電圧とレベルシフトする電圧とのずれを入力信号の振幅に関係なく小さくすることができる。
【0080】
またさらに本発明によれば、補正用トランジスタは、信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅する増幅回路の出力に基づいて、エミッタ電極に接続される抵抗を介して一方の電源電圧へと電流を流し、電流補正回路は補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタ電流を制御し、バイアス回路におけるカレントミラー回路の負荷を平衡させるので、平滑回路によって比較的安定している信号出力端の出力に応じて、カレントミラー回路に流れる電流量を制御することができ、バイアス電圧を安定させることができる。また、出力信号の電圧などによって生じるバイアス電圧とレベルシフトする電圧とのずれを入力信号の振幅に関係なく小さくすることができる。
【0081】
またさらに本発明によれば、電流補正回路の検出用カレントミラー回路は、補正用トランジスタのコレクタに流れる電流と同一の電流を、制御用カレントミラー回路の一方のトランジスタに供給する。制御用カレントミラー回路は、検出用カレントミラー回路から供給される電流に応じて、バイアス用トランジスタのエミッタに流れる電流を制御するので、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタに流れる電流の量を制御して、バイアス電圧を定めることができる。
【0082】
またさらに本発明では、ピーク検波回路に含まれる制御用カレントミラー回路などの各カレントミラー回路を、トランジスタによって構成するので、バイアス電圧とレベルシフト量とに相当する電圧の一部として、ベース・エミッタ間電圧を有効に用いることができる。
【図面の簡単な説明】
【図1】本発明の実施の第1の形態であるピーク検波回路21の回路図である。
【図2】ピーク検波回路21における入力信号INおよび出力信号OUTの波形を示す波形図である。
【図3】実施の第1形態の他の構成例であるピーク検波回路41の回路図である。
【図4】ピーク検波回路41における入力信号INおよび出力信号OUTの波形を示す波形図である。
【図5】本発明の実施の第2の形態であるピーク検波回路61の回路図である。
【図6】実施の第2形態の他の構成例であるピーク検波回路71の回路図である。
【図7】本発明の実施の第3の形態であるピーク検波回路81の回路図である。
【図8】実施の第3形態の他の構成例であるピーク検波回路91の回路図である。
【図9】本発明の実施の第4の形態であるピーク検波回路101の回路図である。
【図10】実施の第4形態の他の構成例であるピーク検波回路111の回路図である。
【図11】本発明の実施の第5の形態であるピーク検波回路121の回路図である。
【図12】実施の第5の形態の他の構成例であるピーク検波回路141の回路図である。
【図13】本発明の実施の第6の形態であるピーク検波回路161の回路図である。
【図14】実施の第6形態の他の構成例であるピーク検波回路171の回路図である。
【図15】典型的な従来例であるピーク検波回路1の構成および動作を示す図である。
【図16】従来例であるピーク検波回路11の構成および動作を示す図である。
【符号の説明】
21,41,61,71,81,91,101,111,121,141,161,171 ピーク検波回路
22,42,62,72,82,92,102,112,122,142 バイアス回路
23,43,63,73,83,93,123,143,163,173 レベルシフト回路
24,44 平滑回路
25,26,32,45,46,52,86,87,96,97,107,117,132,152,168,178 抵抗
27,47,DA1,…,DAn,DB1,…,DBn,DC1,…,DCn,DD1,…,DDn PN接合ダイオード
28,29,30,31,126,127,128,131,149,150,167 NPNトランジスタ
33,38,53 コンデンサ
34,35 端子
36 入力端子
37 出力端子
48,49,50,51,129,130,146,147,148,177
PNPトランジスタ
Claims (7)
- 単電源の一対の直流電源電圧間に接続され、信号入力端に入力される交流信号を整流し、一方の電源電圧を基準として、他方の電源電圧側に変化するピーク値を検出し、信号出力端に接続される平滑回路を介して導出するピーク検波回路であって、
信号入力端に一方の電源電圧と他方の電源電圧との間のバイアス電圧を与えるバイアス回路と、
信号入力端と信号出力端との間に接続され、信号入力端の信号電圧が信号出力端の電圧レベルをバイアス電圧に相当する電圧だけ他方の電源電圧側にシフトした電圧レベルよりも他方の電源電圧側であるとき、該信号入力端の信号電圧をバイアス電圧に相当する電圧だけ、一方の電源電圧側にレベルシフトして信号出力端に出力するレベルシフト回路と、を含み、
前記バイアス回路は、各トランジスタの制御電極が共通接続され、一方のトランジスタの出力電極が順方向のPN接合ダイオードと抵抗または電流源とを介して前記他方の電源電圧側に接続され、PN接合ダイオードと抵抗または電流源との接続点から前記バイアス電圧が信号入力端に与えられ、各トランジスタの接地電極が前記一方の電源電圧側に共通接続され、各トランジスタの出力電極の出力電流値がほぼ同一となるように構成されるカレントミラー回路を含み、
前記レベルシフト回路は、前記カレントミラー回路の他方のトランジスタの出力電極に、コレクタ電極およびエミッタ電極が直列に接続され、信号入力端に接続されるベース電極とエミッタ電極との間で信号のレベルシフトを行う入力側トランジスタ、およびカレントミラー回路の他方のトランジスタの出力電極にベース電極が接続され、信号出力端にエミッタ電極が接続される出力側トランジスタを含む、ことを特徴とするピーク検波回路。 - 前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、複数のPN接合ダイオードがそれぞれ接続されることを特徴とする請求項1記載のピーク検波回路。
- 前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、抵抗がそれぞれ接続されることを特徴とする請求項1または2記載のピーク検波回路。
- 前記カレントミラー回路は、前記一対の共通接続された制御電極にエミッタ電極が接続され、前記一方のトランジスタの出力電極にベース電極が接続され、コレクタ電極が前記他方の電源電圧に接続されるバイアス用トランジスタを含むことを特徴とする請求項1〜3のいずれかに記載のピーク検波回路。
- 前記出力側トランジスタと同一導電型式を有し、ベース電極が共通接続される補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする請求項4記載のピーク検波回路。 - 前記出力側トランジスタと同一の導電型式を有する補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅し、出力を補正用トランジスタのベース電極に与える増幅回路と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする請求項4記載のピーク検波回路。 - 前記電流補正回路は、一対のトランジスタを有し、一方のトランジスタに前記補正用トランジスタのコレクタ電流を流して他方のトランジスタから同一の出力電流を導出させる検出用カレントミラー回路と、
一対のトランジスタを有し、一方のトランジスタに検出用カレントミラー回路からの出 力電流を流し、他方のトランジスタからの出力電流を前記バイアス用トランジスタのエミッタ電流として流す制御用カレントミラー回路とを含むことを特徴とする請求項5または6記載のピーク検波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20727796A JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20727796A JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1048268A JPH1048268A (ja) | 1998-02-20 |
JP3894460B2 true JP3894460B2 (ja) | 2007-03-22 |
Family
ID=16537138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20727796A Expired - Fee Related JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3894460B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7362094B2 (en) | 2006-01-17 | 2008-04-22 | Allegro Microsystems, Inc. | Methods and apparatus for magnetic article detection |
JP5115282B2 (ja) * | 2008-04-01 | 2013-01-09 | 三菱電機株式会社 | ピークホールド回路 |
US9520871B2 (en) | 2012-01-05 | 2016-12-13 | Allegro Microsystems, Llc | Methods and apparatus for supply voltage transient protection for maintaining a state of a sensor output signal |
CN109444522B (zh) * | 2018-12-27 | 2024-03-29 | 广州开能电气实业有限公司 | 雷击检测触发电路 |
-
1996
- 1996-08-06 JP JP20727796A patent/JP3894460B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1048268A (ja) | 1998-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU599296B2 (en) | Temperature stabilized rf detector | |
US20100289464A1 (en) | Power supply circuit | |
JP3894460B2 (ja) | ピーク検波回路 | |
KR100187791B1 (ko) | 이득가변증폭기 | |
US7847599B2 (en) | Start signal detection circuit | |
US7355456B2 (en) | Wide linear range peak detector | |
CN109951168B (zh) | 运算放大器的转换促进禁用 | |
JP3315921B2 (ja) | 温度検出回路 | |
JP2533201B2 (ja) | Am検波回路 | |
JP3127878B2 (ja) | クランプ回路 | |
US10333478B1 (en) | Slew boost disable for an operational amplifier | |
US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
JP2734426B2 (ja) | レベル変換回路 | |
JP3537560B2 (ja) | 電流−電圧変換器及び光受信器 | |
KR100208666B1 (ko) | 자동이득 조절 회로 | |
JP3450975B2 (ja) | 積分器付コンパレータ回路および赤外線受光装置 | |
JPS6133483B2 (ja) | ||
JPH10284954A (ja) | アバランシェフォトダイオードのバイアス電圧制御回路 | |
JP2004072250A (ja) | 高周波増幅器 | |
CA2055858C (en) | Holding circuit | |
JP3943767B2 (ja) | 電圧比検出回路 | |
JP2003150256A (ja) | 定電圧回路 | |
JP2000293244A (ja) | 直流安定化電源装置 | |
JPH10257686A (ja) | 過電流検出回路 | |
JPS59108413A (ja) | 自動レベル調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |