JP3894460B2 - ピーク検波回路 - Google Patents
ピーク検波回路 Download PDFInfo
- Publication number
- JP3894460B2 JP3894460B2 JP20727796A JP20727796A JP3894460B2 JP 3894460 B2 JP3894460 B2 JP 3894460B2 JP 20727796 A JP20727796 A JP 20727796A JP 20727796 A JP20727796 A JP 20727796A JP 3894460 B2 JP3894460 B2 JP 3894460B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力される信号のピーク値を検出して出力するピーク検波回路に関する。
【０００２】
【従来の技術】
図１５は、典型的な従来例である正電圧側のピーク検波回路１の構成および動作を示す。（１）に回路図を示すピーク検波回路１は、ＯＰアンプ２と、ＮＰＮ型トランジスタ（以下、「ＮＰＮトランジスタ」と称する）３と、平滑回路４とを含んで構成される。平滑回路４は、抵抗５とコンデンサ６とを含んで構成される。平滑回路４における抵抗５とコンデンサ６との一端はＮＰＮトランジスタ３のエミッタに接続され、他端は接地される。このようなピーク検波回路は、たとえば無線電波の受信装置で、ＡＧＣ信号などを得るために用いられる。
【０００３】
ピーク検波回路１は、（２）に示すように、グランド電圧ＧＮＤを基準として正の電源電圧ＶＣＣ側と負の電源電圧ＶＥＥ側との間で変化する入力信号ＩＮが入力されると、電圧ＶＣＣ側のピークの電圧を検出し、出力端子８から出力信号ＯＵＴとして出力する。
【０００４】
ＮＰＮトランジスタ３は、コレクタが電圧ＶＣＣに接続され、エミッタが出力端子８およびＯＰアンプ２の反転入力端子（−）に接続されている。ベースは、ＯＰアンプ２の出力端子に接続されている。ＯＰアンプ２の非反転入力端子（＋）に反転入力端子出力よりも正電圧側の入力信号ＩＮが印加され、出力が正の電源電圧ＶＣＣ側に振れるとき、ＮＰＮトランジスタ３のコレクタ・エミッタ間が導通して、コンデンサ６が正電圧側に充電される。ＯＰアンプ２の非反転入力端子（＋）に反転入力端子出力よりも負電圧側の入力信号ＩＮが印加されるときは、出力が負の電源電圧ＶＥＥ側に振れ、ＮＰＮトランジスタ３のコレクタ・エミッタ間は遮断され、コンデンサ６に対する充電は行われない。平滑回路４では、コンデンサ６に抵抗５が並列に接続されているので放電され、コンデンサ６の両端子間電圧、すなわち、グランド電圧ＧＮＤ基準で正電圧側の出力信号ＯＵＴは、平滑回路４の時定数に従って低下する。時定数に比較して充分に短い期間では、入力信号ＩＮのピークが出力信号ＯＵＴとして導出される。
【０００５】
図１６は、負の電圧側のピーク検波回路１１の構成および動作を示す。（１）に回路図を示すピーク検波回路１１は、図１５に示すピーク検波回路１のＮＰＮトランジスタ３がＰＮＰ型トランジスタ（以下、「ＰＮＰトランジスタ」と称する）１３に置き換わっていること以外は、ピーク検波回路１と同一であるので構成についての説明を省略する。ＯＰアンプ２の出力がＰＮＰトランジスタ１３のベースに与えられているので、（２）に示すように、入力信号ＩＮがグランド電圧ＧＮＤよりも負電源電圧ＶＥＥ側で、出力信号ＯＵＴの現在値よりも絶対値が大きくなるときのみ、平滑回路４に電流が流れるてコンデンサ６が充電される。出力端子８からは、グランド電圧ＧＮＤを基準として負の電源電圧ＶＥＥ側のピークの電圧が出力信号ＯＵＴとして出力される。
【０００６】
【発明が解決しようとする課題】
図１５および図１６の構成では、入力信号ＩＮがＯＰアンプ２の非反転入力端子に与えられ、出力信号ＯＵＴが反転入力端子に負帰還されている。ＯＰアンプ２は反転入力の電圧と非反転入力の電圧とが等しくなるように制御を行うので、出力端子８から出力される出力信号ＯＵＴをグランド電圧ＧＮＤを基準とする直流電圧とするためには、入力信号ＩＮはグランド電圧ＧＮＤを基準とする信号でなければならない。
【０００７】
一般的に、ＯＰアンプ２には供給されている電源電圧の範囲外の電圧となる信号を入力することはできないので、グランド電圧ＧＮＤを基準とした入力信号ＩＮを入力する場合には、負の電源電圧を供給する必要がある。したがって、ピーク検波回路１を動作させるためには、正および負の２電源構成が必要となる。
【０００８】
本発明の目的は、単電源で動作するピーク検波回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、単電源の一対の直流電源電圧間に接続され、信号入力端に入力される交流信号を整流し、一方の電源電圧を基準として、他方の電源電圧側に変化するピーク値を検出し、信号出力端に接続される平滑回路を介して導出するピーク検波回路であって、
信号入力端に一方の電源電圧と他方の電源電圧との間のバイアス電圧を与えるバイアス回路と、
信号入力端と信号出力端との間に接続され、信号入力端の信号電圧が信号出力端の電圧レベルをバイアス電圧に相当する電圧だけ他方の電源電圧側にシフトした電圧レベルよりも他方の電源電圧側であるとき、該信号入力端の信号電圧をバイアス電圧に相当する電圧だけ、一方の電源電圧側にレベルシフトして信号出力端に出力するレベルシフト回路と、を含み、
前記バイアス回路は、各トランジスタの制御電極が共通接続され、一方のトランジスタの出力電極が順方向のＰＮ接合ダイオードと抵抗または電流源とを介して前記他方の電源電圧側に接続され、ＰＮ接合ダイオードと抵抗または電流源との接続点から前記バイアス電圧が信号入力端に与えられ、各トランジスタの接地電極が前記一方の電源電圧側に共通接続され、各トランジスタの出力電極の出力電流値がほぼ同一となるように構成されるカレントミラー回路を含み、
前記レベルシフト回路は、前記カレントミラー回路の他方のトランジスタの出力電極に、コレクタ電極およびエミッタ電極が直列に接続され、信号入力端に接続されるベース電極とエミッタ電極との間で信号のレベルシフトを行う入力側トランジスタおよびカレントミラー回路の他方のトランジスタの出力電極にベース電極が接続され、信号出力端にエミッタ電極が接続される出力側トランジスタを含む、ことを特徴とするピーク検波回路である。
本発明に従えば、カレントミラー回路における一方のトランジスタの出力電極には、ＰＮ接合ダイオードと抵抗または電流源とが接続されており、信号入力端にはＰＮ接合ダイオードの順方向降下電圧および一方のトランジスタの出力電極・接地電極間の電圧がバイアス電圧として与えられる。レベルシフト回路における入力側トランジスタのベースには、バイアス電圧が付加された交流の入力信号が与えられており、入力電圧に基づき、入力側トランジスタを介してカレントミラー回路の他方のトランジスタのコレクタと出力側トランジスタのベースとに電流が供給される。レベルシフト回路では、入力側トランジスタおよび出力側トランジスタのベース・エミッタ間電圧の和の電圧だけのレベルシフトが行われる。ＰＮ接合ダイオードの順方向降下電圧は入力側トランジスタのベース・エミッタ間電圧とほぼ等しいので、カレントミラー回路の一方のトランジスタの出力電極・接地電極間電圧をレベルシフト回路の出力側トランジスタのベース・エミッタ間電圧とほぼ等しくすれば、入力電圧に付加されているバイアス電圧に相当する電圧分だけ、信号出力端の電圧レベルとバイアス電圧との和よりも他方の電源電圧側となる入力交流信号の電圧を一方の電源電圧側にシフトさせることができる。したがって、一対の電源電圧を導出する単電源から一方および他方の電源電圧を供給して、ピーク検波を行うことができる。
【００１１】
また本発明で、前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、複数のＰＮ接合ダイオードがそれぞれ接続されることを特徴とする。
本発明に従えば、カレントミラー回路の各トランジスタの出力電極と信号入力端および入力側トランジスタとの間に、複数のＰＮ接合ダイオードが接続されるので、バイアス電圧およびレベルシフト電圧を、一方の電源電圧側から他方の電源電圧側に、ＰＮ接合ダイオードの順方向降下電圧の複数倍分だけ大きく変化させ、振幅が大きい入力信号であっても単電源からの一対の電源電圧間に収めることができる。
【００１２】
また本発明で、前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、抵抗がそれぞれ接続されることを特徴とする。
本発明に従えば、カレントミラー回路の各トランジスタの出力電極と信号入力端およびレベルシフト回路の入力側トランジスタとの間に抵抗が接続されるので、抵抗の抵抗値を調整すれば、カレントミラー回路によって関連するように流れる電流による電圧降下を利用して、バイアス電圧およびレベルシフト電圧を、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができ、入力信号の振幅を電源電圧間に収めることができる。また、入力信号に対して高いバイアス電圧を印加しなければならない場合、複数のダイオードを直列に接続してバイアス電圧を作成するよりも少ない素子数で所望のバイアス電圧を作成することができる。
【００１３】
また本発明の前記カレントミラー回路は、前記一対の共通接続された制御電極にエミッタ電極が接続され、前記一方のトランジスタの出力電極にベース電極が接続され、コレクタ電極が前記他方の電源電圧に接続されるバイアス用トランジスタを含むことを特徴とする。
本発明に従えば、バイアス用トランジスタは、カレントミラー回路における共通に接続された制御電極にエミッタ電極が接続され、一方のトランジスタの出力電極にベース電極が接続され、他方の電源電圧にコレクタ電極が接続される。したがって、バイアス用トランジスタは、カレントミラー回路の一方のトランジスタに対して、他方のトランジスタの出力電極にベースが接続されるレベルシフト回路の出力側トランジスタと同様の負荷となり、コレクタ・エミッタ間の電流を調整することによって、入力信号の振幅が大きくなっても、信号出力端の電圧などでレベルシフト量とバイアス電圧とがずれを生じるのを防ぐことができる。
【００１４】
また本発明は、前記出力側トランジスタと同一導電型式を有し、ベース電極が共通接続される補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする。
本発明に従えば、電流補正回路によって、補正用トランジスタにはレベルシフト回路の出力側トランジスタのコレクタ電流に対応するエミッタ電流が流れる。カレントミラー回路の一方のトランジスタの出力端子には、入力側トランジスタおよびバイアス用トランジスタのベースが負荷として接続され、カレントミラー回路の他方のトランジスタの出力端子には、出力側トランジスタおよび補正用トランジスタのベースが負荷として接続される。補正用トランジスタのエミッタ電極と一方の電源電圧との間に接続される抵抗の抵抗値を調整することによって、入力信号の振幅に対する出力信号のレベルのずれが小さくなるように補正することができる。
【００１５】
また本発明は、前記出力側トランジスタと同一の導電型式を有する補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅し、出力を補正用トランジスタのベース電極に与える増幅回路と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする。
本発明に従えば、増幅回路が補正用トランジスタのエミッタと信号出力端との電位差を増幅して、出力を補正用トランジスタのベースに与えると、補正用トランジスタのエミッタ電流が変化して電位差が小さくなるように制御される。電流補正回路は、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタ電流を制御し、バイアス回路に含まれるカレントミラー回路の負荷を調整することができる。平滑回路が接続され、比較的安定している信号出力端の出力に応じて、カレントミラー回路に流れる電流量を制御することができるので、入力振幅に対する出力レベルのずれを小さく補正することができる。
【００１６】
また本発明の前記電流補正回路は、一対のトランジスタを有し、一方のトランジスタに前記補正用トランジスタのコレクタ電流を流して他方のトランジスタから同一の出力電流を導出させる検出用カレントミラー回路と、
一対のトランジスタを有し、一方のトランジスタに検出用カレントミラー回路からの出力電流を流し、他方のトランジスタからの出力電流を前記バイアス用トランジスタのエミッタ電流として流す制御用カレントミラー回路とを含むことを特徴とする。
本発明に従えば、電流補正回路の検出用カレントミラー回路は、補正用トランジスタのコレクタに流れる電流と同一の電流を、制御用カレントミラー回路の一方のトランジスタに供給する。制御用カレントミラー回路は、検出用カレントミラー回路から供給される電流に応じて、バイアス用トランジスタに流れるエミッタ電流を制御する。したがって、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタに流れるエミッタ電流を制御して、バイアス電圧とレベルシフト量との間のずれを小さくなるように補正することができる。
また本発明のピーク検波回路に含まれるバイアス回路、電流補正回路などの各カレントミラー回路は、構成するトランジスタのエミッタ接合面積の比率に応じて出力電極であるコレクタ電極の電流を調整することができる。特に、バイアス回路のカレントミラー回路をトランジスタで構成すると、カレントミラー回路の一方のトランジスタのベース・エミッタ間電圧を、レベルシフト回路の出力側トランジスタのベース・エミッタ間電圧に対応させ、バイアス電圧とレベルシフト量とを一致しやすくすることができる。
【００１７】
【発明の実施の形態】
図１は、本発明の実施の第１の形態であるピーク検波回路２１を示す。ピーク検波回路２１は、バイアス回路２２と、レベルシフト回路２３と、平滑回路２４と、抵抗２５，２６とを含んで構成される。なお、抵抗２６は電流源に置き換えることが可能である。以下の説明では、抵抗２６を使用する場合を対象とするけれども、電流源を使用する場合も同等である。
【００１８】
バイアス回路２２は、ＰＮ接合ダイオード２７と、カレントミラー回路を構成するＮＰＮトランジスタ２８，２９とを含んで構成される。ＮＰＮトランジスタ２８と２９とは、同一の特性の一対のトランジスタであって、制御電極であるベースが共通に接続され、接地電極である各エミッタには電源電圧の一方側であるグランド電圧ＧＮＤが与えられている。ＮＰＮトランジスタ２８の出力電極であるコレクタは、ＰＮ接合ダイオード２７のカソードに接続されており、ＰＮ接合ダイオード２７と抵抗２６とを介して電源電圧の他方側である正の電源電圧ＶＣＣが与えられる。ＮＰＮトランジスタ２９のコレクタは、後述するＮＰＮトランジスタ３０のエミッタに接続される。抵抗２６とＰＮ接合ダイオード２７との接続点には、一端が入力端子に接続される抵抗２５の他端が接続される。
【００１９】
ＰＮ接合ダイオード２７の順方向電圧降下をＶｄ１とし、ＮＰＮトランジスタ２８のベース・エミッタ間電圧Ｖｂｅ１とすると、ＰＮ接合ダイオード２７とＮＰＮトランジスタ２８とによって定められるバイアス電圧Ｖｂｉａｓは、
Ｖｂｉａｓ＝Ｖｄ１＋Ｖｂｅ１ …（１）
となる。
【００２０】
レベルシフト回路２３は、入力側トランジスタであるＮＰＮトランジスタ３０と、出力側トランジスタであるＮＰＮトランジスタ３１とを含んで構成される。ＮＰＮトランジスタ３０，３１のコレクタには、電源電圧ＶＣＣが供給されている。ＮＰＮトランジスタ３０のベースには入力信号ＩＮが供給され、エミッタはＮＰＮトランジスタ３１のベースとバイアス回路２２のＮＰＮトランジスタ２９のコレクタとに接続される。ＮＰＮトランジスタ３１のエミッタは信号出力端となっており、エミッタ出力は平滑回路２４に与えられる。レベルシフト回路２３では、ＮＰＮトランジスタ３０のベースに与えられた信号の電圧を、ＮＰＮトランジスタ３０，３１のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合わせた電圧分だけレベルシフトして引下げて出力する。
【００２１】
入力信号ＩＮの電圧をＶｉとし、レベルシフト回路２３から出力される電圧をＶｏとすると、Ｖｄ１≒Ｖｂｅ１≒Ｖｂｅ２≒Ｖｂｅ３であるので、
となり、バイアス電圧Ｖｂｉａｓが差引かれた電圧となる。
【００２２】
平滑回路２４では、抵抗３２とコンデンサ３３とが並列に接続される。端子３４に与えられる電源電圧ＶＣＣは、ＮＰＮトランジスタ３１のコレクタ・エミッタ間が導通するとコンデンサ３３を一端側から充電する。コンデンサ３２の他端には、端子３５を介してグランド電圧ＧＮＤが接続される。平滑回路２４は、充電されたコンデンサ３２の両端間の電圧を、抵抗３２の抵抗値およびコンデンサ３３の容量の積を時定数とする指数関数に従って低下するように放電する。ＮＰＮトランジスタ３１のコレクタ・エミッタ間が導通するのは、信号入力端３６に、信号出力端３７の信号出力ＯＵＴの電圧ＶｏにＮＰＮトランジスタ３０，３１のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合わせた電圧よりも正電圧側となる電圧Ｖｉの入力信号ＩＮが与えられるときである。Ｖｉ≦Ｖｏであると、ＮＰＮトランジスタ３１のコレクタ・エミッタ間は遮断し、コンデンサ３２は放電を続ける。すなわち、出力信号ＯＵＴとしては、カップリングコンデンサ３８を介して信号源３９からグランド電圧ＧＮＤ基準で与えられる入力信号ＩＮの電圧がＶｉ＞Ｖｏとなるような、正電圧側のピーク電圧が導出される。
【００２３】
図２は、ピーク検波回路２１における入力信号ＩＮおよび出力信号ＯＵＴの波形の一例を示す。入力信号ＩＮが入力端３６を介して与えられると、式（１）に示すバイアス電圧Ｖｂｉａｓが付加され、接続点Ａでは（１）に示すようなバイアス電圧Ｖｂｉａｓを基準とした信号に変換される。バイアス電圧Ｖｂｉａｓ基準となった入力信号ＩＮは、Ｖｉ＞Ｖｏとなる部分のみがレベルシフト回路２３でバイアス電圧Ｖｂｉａｓに相当する電圧分レベルシフトされて、（２）に示す出力信号ＯＵＴとなる。２点鎖線で示すグランド電圧ＧＮＤ基準の信号ＳＩは、平滑回路２４が無いときの半波整流波形を示す。
【００２４】
本実施形態では、単電源を用いて、端子３４に正の電源電圧ＶＣＣが与えられ、端子３５にグランド電圧ＧＮＤが与えられるときには、グランド電圧ＧＮＤを基準とした正のピーク値を示す出力信号ＯＵＴが出力される。また、端子３４にグランド電圧ＧＮＤが与えられ、端子３５に負の電源電圧ＶＥＥが与えられるときには、電圧ＶＥＥを基準とした正のピーク値を示す出力信号ＯＵＴが出力される。
【００２５】
図３は、実施の第１形態の他の構成例であるピーク検波回路４１を示す。ピーク検波回路４１は、バイアス回路４２と、レベルシフト回路４３と、平滑回路４４と、抵抗４５，４６とを含んで構成される。抵抗４６については、図１のピーク検波回路と同様に、電流源を使用することもできる。
【００２６】
バイアス回路４２は、カレントミラー回路を構成するＰＮＰトランジスタ４８，４９と、ＰＮ接合ダイオード４７とを含んで構成される。ＰＮＰトランジスタ４８，４９のエミッタには電圧ＶＣＣが与えられている。ＰＮＰトランジスタ４８のベースとコレクタとは接続されており、さらにコレクタにＰＮ接合ダイオード４７のアノードが接続される。ＰＮ接合ダイオード４７のカソードは、抵抗４６を介してグランド電圧ＧＮＤが供給される端子５５に接続される。また、ＰＮ接合ダイオード４７のカソードは、抵抗４５を介して入力端子５６に接続される。
【００２７】
レベルシフト回路４３は、ＰＮＰトランジスタ５０，５１を含んで構成されており、ＰＮＰトランジスタ５０のベースには、入力信号ＩＮが与えられ、エミッタはＰＮＰトランジスタ４９のコレクタに接続される。ＰＮＰトランジスタ４９のコレクタは、ＰＮＰトランジスタ５１のベースにも接続されており、ＰＮＰトランジスタ５１のエミッタは平滑回路４４に接続される。ＰＮＰトランジスタ５０と５１との各コレクタには、グランド電圧ＧＮＤが供給される。
【００２８】
ピーク検波回路４１は、正のピークを検出して出力するピーク検波回路２１に対して、入力信号ＩＮの負のピークを検出し、平滑化して出力する。ピーク検波回路４１は、トランジスタにピーク検波回路２１におけるＮＰＮ型とは導電型式の異なるＰＮＰ型を用い、相補的かつ対称的な回路構成を有し、動作原理は同等である。
【００２９】
図４は、ピーク検波回路４１における入力信号ＩＮおよび出力信号ＯＵＴの波形を示す。入力信号ＩＮが入力端子５６を介して与えられると、ＰＮＰトランジスタ４８およびＰＮ接合ダイオード４７によって定められるバイアス電圧Ｖｂｉａｓが印加され、接続点Ｂでは（１）に示すようにバイアス電圧Ｖｂｉａｓを基準とした信号に変換される。
【００３０】
バイアス電圧Ｖｂｉａｓ基準となった入力信号ＩＮは、レベルシフト回路４３でバイアス電圧Ｖｂｉａｓに相当する電圧分レベルシフトされて、（２）に示す出力信号ＯＵＴとして導出される。２点鎖線で示すグランド電圧ＧＮＤ基準の信号ＳＨは、平滑回路４４が設けられないとき、出力端子５７から出力信号ＯＵＴとして出力される半波整流波形を示す。
【００３１】
正の電圧を出力する電源を用いて、端子５４に電圧ＶＣＣが与えられ、端子５５にグランド電圧ＧＮＤが与えられるときには、グランド電圧ＧＮＤを基準とした負のピーク値を示す出力信号ＯＵＴが出力される。また、負の電圧を出力する電源を用いて、端子５４にグランド電圧ＧＮＤが与えられ、端子５５に負の電圧である電圧ＶＥＥが与えられるときには、電圧ＶＥＥを基準とした負のピーク値を示す出力信号ＯＵＴが出力される。
【００３２】
以上のように本実施の形態によれば、入力端子３６，５６から入力される入力信号ＩＮに、バイアス回路２２，４２で作成されたバイアス電圧Ｖｂｉａｓを印加しているので、入力信号ＩＮを単電源の出力電圧間で変化する信号として処理することができ、ピーク検波回路２１，４１の電源電圧を単電源から供給することができる。
【００３３】
図５は、本発明の実施の第２の形態であるピーク検波回路６１を示す。ピーク検波回路６１は、ピーク検波回路２１と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路６１は、バイアス回路６２と、レベルシフト回路６３と、平滑回路２４と、抵抗２５，２６とを含んで構成される。抵抗２６については、実施の第１形態と同様に、電流源に置換可能である。
【００３４】
ピーク検波回路６１の特徴は、抵抗２６とＰＮ接合ダイオード２７との間にｎ（ｎは１以上の整数）個のダイオードＤＡ１〜ＤＡｎ（総称するときは参照符ＤＡを用いる）が直列に介挿されていることである。ダイオードＤＡ１のアノードと電源電圧ＶＣＣとの間には抵抗２６が接続され、ダイオードＤＡｎのカソードはＰＮ接合ダイオード２７のアノードに接続される。直列に接続されるダイオードＤＡとＰＮ接合ダイオード２７とによって、入力信号ＩＮに印加するバイアス電圧Ｖｂｉａｓを定めることができる。抵抗２５の他端はダイオードＤＡ１のアノードに接続される。
【００３５】
出力信号ＯＵＴの基準の電圧を確実にグランド電圧ＧＮＤとするために、バイアス回路６２のダイオードＤＡによって定められる電圧に合わせて、レベルシフト回路６３によってレベルシフトさせる電圧も変化させなければならないので、レベルシフト回路６３にはダイオードＤＡと同一の特性を有するダイオードＤＢ１〜ＤＢｎ（総称するときは参照符ＤＢを用いる）が直列に接続される。ダイオードＤＢは、ダイオードＤＢ１のアノードがＮＰＮトランジスタ３０のエミッタに接続され、ダイオードＤＢｎのカソードがＮＰＮトランジスタ３１のベースに接続される。
【００３６】
入力信号ＩＮの電圧Ｖｉと、ＰＮ接合ダイオード２７の電圧降下による電圧Ｖｄ１と、ＮＰＮトランジスタ２８のベース・エミッタ電圧Ｖｂｅ１とに加えて、ダイオードＤＡ１によって降下する電圧Ｖｄａをｎ倍した電圧とによってバイアス電圧Ｖｂｉａｓが定められる。ダイオードＤＢ１によって降下する電圧をＶｄｂとすると、レベルシフト回路２３から出力される電圧Ｖｏ１は、
となり、バイアス電圧Ｖｂｉａｓが差引かれた電圧となる。
【００３７】
ピーク検波回路６１では、抵抗２６とＰＮ接合ダイオード２７との間にダイオードＤＡを接続する構成としたけれども、ダイオードＤＡに置き換えて、ダイオード接続したトランジスタを接続する構成としてもよい。また、ピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準となる電圧を定めることができる。
【００３８】
以上のように本実施の形態によれば、抵抗２５とＮＰＮトランジスタ２８のコレクタとの間にＰＮ接合ダイオード２７と直列にダイオードＤＡが接続されていることによって、入力端子３６から入力される入力信号ＩＮに印加するバイアス電圧Ｖｂｉａｓは、ＮＰＮトランジスタ２８とＰＮ接合ダイオード２７とダイオードＤＡとによって定められることとなり、信号ＩＮの振幅に応じてダイオードＤＡの数を調整することで、信号ＩＮをグランド電圧ＧＮＤから電圧ＶＣＣまでの間で変化する信号とすることができ、ピーク検波回路６１に電圧を供給する電源を１つの電源とすることができる。
【００３９】
図６は、実施の第２形態の他の構成例であるピーク検波回路７１を示す。ピーク検波回路７１は、ピーク検波回路４１に対して相補的な構成を有し、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路７１は、バイアス回路７２と、レベルシフト回路７３と、平滑回路４４と、抵抗４５，４６とを含んで構成される。ピーク検波回路７１では、入力信号ＩＮの負のピーク値を検出して出力し、入力信号ＩＮの基準となる電圧を発生するために、バイアス回路７２およびレベルシフト回路７３に複数のダイオードＤＣ，ＤＤがそれぞれ接続されている。
【００４０】
バイアス回路７２において、ダイオードＤＣ１のアノードはＰＮ接合ダイオード４７のカソードに接続され、ダイオードＤＣｎのカソードは抵抗４６を介してグランド電圧ＧＮＤが与えられる端子３５に接続される。バイアス回路７２によって変化された基準電圧に合わせて、レベルシフト回路７３によって電圧レベルをシフトさせる際の電圧も変化させなければならないので、ＰＮＰトランジスタ５１のベースとＰＮＰトランジスタ５０のエミッタとの間にダイオードＤＤが同数のｎ個直列に接続される。
【００４１】
また、ピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００４２】
図７は、本発明の実施の第３の形態であるピーク検波回路８１を示す。ピーク検波回路８１は、図１に示す実施の第１形態によるピーク検波回路２１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。本実施の形態によるピーク検波回路８１の特徴は、抵抗２６とＰＮ接合ダイオード２７との間に抵抗８６が接続され、ＮＰＮトランジスタ３０のエミッタとＮＰＮトランジスタ３１のベースとの間に抵抗８６と同一の抵抗値を有する抵抗８７が接続されていることである。図５に示す実施の第２形態のピーク検波回路６１では、バイアス電圧を変化させるために直列に接続されたダイオードＤＡ１〜ＤＡｎを用いるけれども、本実施形態のピーク検波回路８１ではダイオードＤＡに置き換えて抵抗８６を用いる。
【００４３】
バイアス回路８２によるバイアス電圧Ｖｂｉａｓは、抵抗８６の抵抗値をＲ１とし、抵抗８６を流れる電流をＩ１とすると、
Ｖｂｉａｓ＝Ｒ１・Ｉ１＋Ｖｄ１＋Ｖｂｅ１ …（４）
となる。レベルシフト回路８３における抵抗８７には、ＮＰＮトランジスタ２８，２９がカレントミラー接続されていることによって、抵抗８６に流れる電流と等しい電流が流れる。レベルシフト回路８３によってレベルシフトされる電圧は、Ｒ１・Ｉ１とＮＰＮトランジスタ２８，２９のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３との和であり、バイアス電圧Ｖｂｉａｓと等しくなる。
【００４４】
また、図１に示す実施の第１形態のピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００４５】
図８は、実施の第３形態の相補的な構成例であるピーク検波回路９１を示す。ピーク検波回路９１は、バイアス回路９２およびレベルシフト回路９３を含み、図３に示すピーク検波回路４１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。
【００４６】
ピーク検波回路９１の特徴は、バイアス回路９２の抵抗４６とＰＮ接合ダイオード４７との間に抵抗９６が設けられ、レベルシフト回路９３のＰＮＰトランジスタ５０のエミッタとＰＮＰトランジスタ５１のベースとの間に抵抗９６と同一の抵抗値を有する抵抗９７が設けられていることである。ピーク検波回路９１では、図６に示すピーク検波回路７１で用いられる電圧を変化させるためのダイオードＤＣ，ＤＤに置き換えて抵抗９６，９７を接続し、各抵抗間の電圧降下によって複数のダイオードを直列に接続する場合と同等の効果を得ている。
【００４７】
本実施の形態によれば、抵抗２５とＮＰＮトランジスタ２８のコレクタとの間にＰＮ接合ダイオード２７と直列に抵抗８６が接続されていることによって、入力端子３６から入力される入力信号ＩＮに印加するバイアス電圧Ｖｂｉａｓは、ＮＰＮトランジスタ２８とＰＮ接合ダイオード２７と抵抗８６とによって定められることとなり、信号ＩＮの振幅に応じて抵抗８６の抵抗値を定めることで、信号ＩＮをグランド電圧ＧＮＤから電圧ＶＣＣまでの間で変化する信号とすることができ、ピーク検波回路８１に電圧を供給する電源を１つの電源とすることができる。
【００４８】
図９は、本発明の実施の第４の形態であるピーク検波回路１０１を示す。ピーク検波回路１０１は、図１に示す実施の第１形態によるピーク検波回路２１と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。本実施形態によるピーク検波回路１０１の特徴は、バイアス回路１０２にバイアス用トランジスタであるＮＰＮトランジスタ１０６と抵抗１０７とが設けられていることである。ＮＰＮトランジスタ１０６のベースは、抵抗２５とＮＰＮトランジスタ２８のコレクタとの接続点に接続され、コレクタには電圧ＶＣＣが与えられ、エミッタはカレントミラー接続されるＮＰＮトランジスタ２８，２９のベースに接続される。抵抗１０７の一端は、ＮＰＮトランジスタ２８，２９のベースに接続され、他端はグランド電圧ＧＮＤに接続される。
【００４９】
ＮＰＮトランジスタ２８，２９によるカレントミラー回路によって、レベルシフト回路２３のＮＰＮトランジスタ３０のベース・エミッタ間電圧Ｖｂｅは、ＰＮ接合ダイオード２７の順方向降下電圧とＮＰＮトランジスタ２８のベース・エミッタ間電圧Ｖｂｅとによって定まる電圧と等しくなる。しかしながら、ＮＰＮトランジスタ３０の出力が与えられるＮＰＮトランジスタ３１は、エミッタ電流が平滑回路２４における抵抗３２の抵抗値およびコンデンサ３３の容量値または出力信号ＯＵＴの電圧によって変化するので、ＮＰＮトランジスタとしては同一特性であっても、ベース電流が異なる。したがって、カレントミラー回路のＮＰＮトランジスタ２９の負荷となるＮＰＮトランジスタ３１のベース・エミッタ間電圧Ｖｂｅ３が変動して、必ずしもＶｄ１およびＶｂｅ１に等しくはなくなり、バイアス電圧をレベルシフトされる電圧とに差が生じ、入力信号ＩＮの入力レベルと出力信号ＯＵＴの出力レベルとに差が生じることとなる。
【００５０】
ピーク検波回路１０１のバイアス回路１０２は、カレントミラー回路を構成するＮＰＮトランジスタ２８，２９に加えてＮＰＮトランジスタ１０６と抵抗１０７とが設けられている。抵抗１０７の抵抗値を調整することによって、ＮＰＮトランジスタ１０６のエミッタを流れる電流Ｉａが定められる。エミッタ電流ＩａによってＮＰＮトランジスタ１０６のベース電流が変化し、ＮＰＮトランジスタ２８，２９の負荷として流れるベース電流の不均衡が低減される。すなわち、ＮＰＮトランジスタ１０６と抵抗１０７とによって、所定の振幅の入力信号ＩＮが与えられる場合に、入力信号ＩＮの信号レベルに対して出力信号ＯＵＴの信号レベルがずれるのを防止することができる。
【００５１】
また、ピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００５２】
なお、本実施の形態では、ＮＰＮトランジスタ１０６に流れる電流を制御するための措置として抵抗１０７を設ける構成としたけれども、一定の電流を流す電流源を設ける構成としてもよい。
【００５３】
図１０は、実施の第４形態の相補的な構成例であるピーク検波回路１１１を示す。ピーク検波回路１１１は、図３に示すピーク検波回路４１と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１１１の特徴は、バイアス回路１１２にＰＮＰトランジスタ１１６と抵抗１１７とが設けられていることである。ＰＮＰトランジスタ１１６のベースは、ＰＮＰトランジスタ４８のコレクタと抵抗４５との間に接続され、ＰＮＰトランジスタ１１６のエミッタは抵抗１１７を介して端子３４に接続される。また、ＰＮＰトランジスタ１１６のコレクタにはグランド電圧ＧＮＤが与えられる。ＰＮＰトランジスタ１１６のエミッタと抵抗１１７との接続点の電位がＰＮＰトランジスタ４８，４９の各ベースに与えられる。
【００５４】
また、ピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００５５】
以上のように本実施の形態によれば、バイアス用トランジスタであるＮＰＮトランジスタ１０６のエミッタは、カレントミラー接続されるＮＰＮトランジスタ２８，２９のベースに接続され、ＮＰＮトランジスタ２８，２９のベースにはさらに抵抗１０７が接続されているので、抵抗１０７の抵抗値を定めることでカレントミラー回路の負荷が調整されることとなり、平滑回路に含まれる構成要素の値などによって生じるバイアス電圧とレベルシフトする電圧とのずれを小さくすることができる。
【００５６】
図１１は、本発明の実施の第５の形態であるピーク検波回路１２１を示す。ピーク検波回路１２１は、図１の実施の第１形態によるピーク検波回路２１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。
【００５７】
ピーク検波回路１２１は、バイアス回路１２２とレベルシフト回路１２３と平滑回路２４と抵抗２５，２６とを含んで構成される。バイアス回路１２２は、カレントミラー接続されているＮＰＮトランジスタ２８，２９に加えて、ＮＰＮトランジスタ１２６，１２７，１２８を含んで構成される。ＮＰＮトランジスタ１２６は、ＮＰＮトランジスタ１０６と同様にベースがＮＰＮトランジスタ２８のコレクタと抵抗２５との間に接続され、エミッタはＮＰＮトランジスタ２８，２９のベースに接続され、コレクタには電圧ＶＣＣが与えられる。ＮＰＮトランジスタ１２７，１２８はカレントミラー接続されており、ＮＰＮトランジスタ１２７のベースとＮＰＮトランジスタ１２８のベースとが互いに接続されており、ＮＰＮトランジスタ１２８のコレクタが共通に接続されたベースに接続されている。ＮＰＮトランジスタ１２７，１２８の互いのエミッタにはグランド電圧ＧＮＤが与えられる。ＮＰＮトランジスタ１２７のコレクタは、ＮＰＮトランジスタ１２６のエミッタおよびＮＰＮトランジスタ２８，２９のベースに接続される。また、ＮＰＮトランジスタ１２８のコレクタは、後述するＰＮＰトランジスタ１２９のコレクタに接続される。
【００５８】
レベルシフト回路１２３は、ＮＰＮトランジスタ３０，３１に加えて、ＰＮＰトランジスタ１２９，１３０と、ＮＰＮトランジスタ１３１と、抵抗１３２とを含んで構成される。ＰＮＰトランジスタ１２９，１３０はカレントミラー接続されており、ＰＮＰトランジスタ１３０のコレクタが各ベースに接続されている。ＰＮＰトランジスタ１２９，１３０のエミッタにはともに電圧ＶＣＣが与えられており、ＰＮＰトランジスタ１２９のコレクタはＮＰＮトランジスタ１２８のコレクタに接続され、ＰＮＰトランジスタ１３０のコレクタはＮＰＮトランジスタ１３１のコレクタに接続される。ＮＰＮトランジスタ１３１のエミッタは抵抗１３２を介して接地される。
【００５９】
レベルシフト回路１２３では、ＮＰＮトランジスタ３１にベースが共通接続されるＮＰＮトランジスタ１３１のコレクタ電流が、カレントミラー回路の一方のＰＮＰトランジスタ１３０のコレクタを流れ、他方のＰＮＰトランジスタ１２９のコレクタを流れる電流が定まり、さらにカレントミラー回路のＮＰＮトランジスタ１２７のコレクタを流れる電流量が定まる。したがって、ＮＰＮトランジスタ３１のエミッタ電流に比例してベースに流れる電流の変化と、ＮＰＮトランジスタ１２６のエミッタ電流に比例してベースに流れる電流の変化とは対応し、バイアス電圧とレベルシフト量とのずれが低減され、入力振幅に対する出力レベルのずれを小さく補正することができる。さらに、ピーク検波回路１２１に形成される各カレントミラー回路のミラー比を定めることによって各回路に流れる電流量を制御することができる。
【００６０】
また、ピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００６１】
図１２は、本発明の実施の第５形態に対して相補的な構成例であるピーク検波回路１４１を示す。ピーク検波回路１４１は、図３に示すピーク検波回路４１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１４１は、バイアス回路１４２とレベルシフト回路１４３と平滑回路４４と、抵抗４５，４６とを含んで構成される。
【００６２】
バイアス回路１４２は、ＰＮＰトランジスタ４８，４９，１４６，１４７，１４８を含んで構成されており、ＰＮＰトランジスタ４８，４９がカレントミラー接続され、ＰＮＰトランジスタ１４７，１４８がカレントミラー接続される。ＰＮＰトランジスタ４８，４９，１４７，１４８はエミッタに電圧ＶＣＣが与えられており、ＰＮＰトランジスタ１４８のコレクタはＮＰＮトランジスタ１４９のコレクタに接続され、ＰＮＰトランジスタ１４７のコレクタはＰＮＰトランジスタ４８，４９のベースに接続される。ＰＮＰトランジスタ４８，４９のベースには、ベースがＰＮＰトランジスタ４８のコレクタに接続されたＰＮＰトランジスタ１４６のエミッタが接続されており、ＰＮＰトランジスタ１４６に流れるエミッタ電流に応じて流れるベース電流がＰＮＰトランジスタ４８のコレクタ側の負荷となる。ＰＮＰトランジスタ１４６のエミッタ電流は、ＰＮＰトランジスタ１４７のコレクタ電流とほぼ等しく、２つのカレントミラー回路を経て、ＰＮＰトランジスタ１５１に流れるコレクタ電流量に対応する。
【００６３】
レベルシフト回路１４３は、ＰＮＰトランジスタ５０，５１，１５１と、ＮＰＮトランジスタ１４９，１５０と、抵抗１５２とを含んで構成される。ＮＰＮトランジスタ１４９，１５０は、カレントミラー接続されており、各トランジスタのエミッタは接地される。ＮＰＮトランジスタ１５０のコレクタはＰＮＰトランジスタ１５１および抵抗１５２を介して電圧ＶＣＣが与えられる。ＮＰＮトランジスタ１５１のベースはＮＰＮトランジスタ５１のベースと共通に接続されており、ＮＰＮトランジスタ１５１に流れるコレクタ電流に基づいてＰＮＰトランジスタ１５０のコレクタに電流が流れ、ＮＰＮトランジスタ１５０のコレクタを流れる電流と同一の電流がＰＮＰトランジスタ１４８を介してＮＰＮトランジスタ１４９のコレクタにも流れる。
【００６４】
また、ピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００６５】
図１３は、本発明の実施の第６の形態であるピーク検波回路１６１を示す。ピーク検波回路１６１は、図１１に示す実施の第５形態によるピーク検波回路１２１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１６１は、バイアス回路１２２と、レベルシフト回路１６３と、平滑回路２４と、抵抗２５，２６とを含んで構成される。
【００６６】
レベルシフト回路１６３は、ＮＰＮトランジスタ３０，３１と、ＰＮＰトランジスタ１２９，１３０と、ＯＰアンプ１６６と、ＮＰＮトランジスタ１６７と、抵抗１６８とを含んで構成される。レベルシフト回路１６３ではＮＰＮトランジスタ３１のエミッタ出力は平滑回路２４とＯＰアンプ１６６の非反転入力とに与えられる。カレントミラー回路を構成するＰＮＰトランジスタ１３０のコレクタは、ベースに演算増幅器であるＯＰアンプ１６６の出力が与えられるＮＰＮトランジスタ１６７のコレクタに接続される。ＮＰＮトランジスタ１６７のエミッタは、抵抗１６８を介して端子３５に接続される。また、ＮＰＮトランジスタ１６７のエミッタは、ＯＰアンプ１６６の反転入力にも接続される。
【００６７】
ＮＰＮトランジスタ３１およびＯＰアンプ１６６によって、ＮＰＮトランジスタ１６７のエミッタ電圧は、出力信号ＯＵＴに追随するように変化する。ＰＮＰトランジスタ１２９，１３０がカレントミラー接続されていることによって、ＮＰＮトランジスタ１６７のコレクタに流れる電流と同一の電流がＰＮＰトランジスタ１２９のコレクタを流れ、ＮＰＮトランジスタ１２８のコレクタへ流れる。ＮＰＮトランジスタ１２８のコレクタを流れる電流によって、ＮＰＮトランジスタ１２６のエミッタを流れる電流が制御され、ＮＰＮトランジスタ２８，３１のベース電流のずれが小さくなり、ベース・エミッタ間電圧Ｖｂｅ１とＶｂｅ３とのずれも小さくなって、入力信号ＩＮと出力信号ＯＵＴの信号レベルのずれが小さくなるように制御することができる。
【００６８】
また、図１の実施の第１形態のピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００６９】
図１４は、実施の第６形態の相補的な構成例であるピーク検波回路１７１を示す。ピーク検波回路１７１は、図１２に示すピーク検波回路１４１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１７１は、バイアス回路１４２と、レベルシフト回路１７３と、平滑回路４４と、抵抗４５，４６とを含んで構成される。
【００７０】
レベルシフト回路１７３は、ＰＮＰトランジスタ５０，５１と、ＮＰＮトランジスタ１４９，１５０と、ＯＰアンプ１７６と、ＰＮＰトランジスタ１７７と、抵抗１７８とを含んで構成される。レベルシフト回路１７３では、ＰＮＰトランジスタ５１のエミッタが平滑回路２４とＯＰアンプ１６６の非反転入力とに接続される。カレントミラー回路を構成するＮＰＮトランジスタ１５０のコレクタは、ベースにＯＰアンプ１７６の出力が接続されるＰＮＰトランジスタ１７７のコレクタに接続される。ＮＰＮトランジスタ１７７のエミッタは、抵抗１７８を介して端子３４に接続される。また、ＰＮＰトランジスタ１７７のエミッタは、ＯＰアンプ１７６の反転入力に接続される。
【００７１】
ＰＮＰトランジスタ５１のエミッタ電圧と、ＰＮＰトランジスタ１７７のエミッタ電圧とはほぼ等しくなり、エミッタ電流は抵抗１７８の抵抗値によって調整される。ＰＮＰトランジスタ１７７のコレクタ電流は、エミッタ電流とほぼ等しく、ＮＰＮトランジスタ１５０のコレクタに流れる。ＮＰＮトランジスタ１４９，１５０がカレントミラー接続されていることによって、ＰＮＰトランジスタ１７７のコレクタに流れる電流と同一の電流がＮＰＮトランジスタ１４９のコレクタを流れ、ＰＮＰトランジスタ１４８のコレクタにも流れる。ＰＮＰトランジスタ１４８のコレクタを流れる電流によって、ＰＮＰトランジスタ１４６のエミッタを流れる電流が制御され、入力信号ＩＮと出力信号ＯＵＴの信号レベルのずれを小さく制御することができる。
【００７２】
また、図３に示すピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００７３】
以上説明した実施の各形態では、バイポーラトランジスタで構成しているけれども、ＭＯＳＦＥＴなどを使用することもできる。また、複数のＰＮ接合ダイオードや抵抗の代わりに、定電圧ダイオードを使用することもできる。
【００７５】
【発明の効果】
以上のように本発明によれば、カレントミラー回路における一方のトランジスタの出力電極には、ＰＮ接合ダイオードおよび抵抗が接続されており、信号入力端にはＰＮ接合ダイオードの順方向降下電圧および一方のトランジスタのベース・エミッタ間電圧に基づいて定められる電圧がバイアス電圧として与えられる。レベルシフト回路における入力側トランジスタのベースには、バイアス電圧が付加された交流の入力信号が与えられており、入力電圧に基づき、入力側トランジスタを介してカレントミラー回路の他方のトランジスタのコレクタと出力側トランジスタのベースとに電流が供給される。レベルシフト回路では、入力側トランジスタと出力側トランジスタとのベース・エミッタ間電圧によって、入力電圧に付加されているバイアス電圧に相当する電圧分、入力信号の信号レベルがシフトされ、単電源でも、電源電圧の一方を基準とするピーク検波出力を得ることができる。
【００７６】
さらに本発明によれば、カレントミラー回路の一方のトランジスタの出力電極と信号入力端子との間に接続されるダイオードの数を調整することによって、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができるので、振幅が大きい入力信号であっても電源電圧間に収めることができる。
【００７７】
またさらに本発明によれば、カレントミラー回路の一方のトランジスタの出力電極と信号入力端子との間に抵抗を接続することによって、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができるので、入力信号の振幅を電源電圧間に収めることができる。また、入力信号に対して高いバイアス電圧を印加しなければならない場合、複数のダイオードを直列に接続してバイアス電圧を作成するよりも少ない素子数で所望のバイアス電圧を作成することができる。
【００７８】
またさらに本発明によれば、バイアス用トランジスタによってカレントミラー回路における一方および他方のトランジスタの出力電極から供給する負荷電流が平衡するように制御されるので、平滑回路に含まれる構成要素の値などによって生じるバイアス電圧とレベルシフトする電圧とのずれを小さくすることができる。
【００７９】
またさらに本発明によれば、補正用トランジスタは、出力側トランジスタのベース電圧に基づいて、電流補正回路を介してバイアス用トランジスタのエミッタ電流を制御し、バイアス回路におけるカレントミラー回路の負荷が平衡するように調整するので、出力信号の電圧などによって生じるバイアス電圧とレベルシフトする電圧とのずれを入力信号の振幅に関係なく小さくすることができる。
【００８０】
またさらに本発明によれば、補正用トランジスタは、信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅する増幅回路の出力に基づいて、エミッタ電極に接続される抵抗を介して一方の電源電圧へと電流を流し、電流補正回路は補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタ電流を制御し、バイアス回路におけるカレントミラー回路の負荷を平衡させるので、平滑回路によって比較的安定している信号出力端の出力に応じて、カレントミラー回路に流れる電流量を制御することができ、バイアス電圧を安定させることができる。また、出力信号の電圧などによって生じるバイアス電圧とレベルシフトする電圧とのずれを入力信号の振幅に関係なく小さくすることができる。
【００８１】
またさらに本発明によれば、電流補正回路の検出用カレントミラー回路は、補正用トランジスタのコレクタに流れる電流と同一の電流を、制御用カレントミラー回路の一方のトランジスタに供給する。制御用カレントミラー回路は、検出用カレントミラー回路から供給される電流に応じて、バイアス用トランジスタのエミッタに流れる電流を制御するので、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタに流れる電流の量を制御して、バイアス電圧を定めることができる。
【００８２】
またさらに本発明では、ピーク検波回路に含まれる制御用カレントミラー回路などの各カレントミラー回路を、トランジスタによって構成するので、バイアス電圧とレベルシフト量とに相当する電圧の一部として、ベース・エミッタ間電圧を有効に用いることができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態であるピーク検波回路２１の回路図である。
【図２】ピーク検波回路２１における入力信号ＩＮおよび出力信号ＯＵＴの波形を示す波形図である。
【図３】実施の第１形態の他の構成例であるピーク検波回路４１の回路図である。
【図４】ピーク検波回路４１における入力信号ＩＮおよび出力信号ＯＵＴの波形を示す波形図である。
【図５】本発明の実施の第２の形態であるピーク検波回路６１の回路図である。
【図６】実施の第２形態の他の構成例であるピーク検波回路７１の回路図である。
【図７】本発明の実施の第３の形態であるピーク検波回路８１の回路図である。
【図８】実施の第３形態の他の構成例であるピーク検波回路９１の回路図である。
【図９】本発明の実施の第４の形態であるピーク検波回路１０１の回路図である。
【図１０】実施の第４形態の他の構成例であるピーク検波回路１１１の回路図である。
【図１１】本発明の実施の第５の形態であるピーク検波回路１２１の回路図である。
【図１２】実施の第５の形態の他の構成例であるピーク検波回路１４１の回路図である。
【図１３】本発明の実施の第６の形態であるピーク検波回路１６１の回路図である。
【図１４】実施の第６形態の他の構成例であるピーク検波回路１７１の回路図である。
【図１５】典型的な従来例であるピーク検波回路１の構成および動作を示す図である。
【図１６】従来例であるピーク検波回路１１の構成および動作を示す図である。
【符号の説明】
２１，４１，６１，７１，８１，９１，１０１，１１１，１２１，１４１，１６１，１７１ ピーク検波回路
２２，４２，６２，７２，８２，９２，１０２，１１２，１２２，１４２ バイアス回路
２３，４３，６３，７３，８３，９３，１２３，１４３，１６３，１７３ レベルシフト回路
２４，４４ 平滑回路
２５，２６，３２，４５，４６，５２，８６，８７，９６，９７，１０７，１１７，１３２，１５２，１６８，１７８ 抵抗
２７，４７，ＤＡ１，…，ＤＡｎ，ＤＢ１，…，ＤＢｎ，ＤＣ１，…，ＤＣｎ，ＤＤ１，…，ＤＤｎ ＰＮ接合ダイオード
２８，２９，３０，３１，１２６，１２７，１２８，１３１，１４９，１５０，１６７ ＮＰＮトランジスタ
３３，３８，５３ コンデンサ
３４，３５ 端子
３６ 入力端子
３７ 出力端子
４８，４９，５０，５１，１２９，１３０，１４６，１４７，１４８，１７７
ＰＮＰトランジスタ
【発明の属する技術分野】
本発明は、入力される信号のピーク値を検出して出力するピーク検波回路に関する。
【０００２】
【従来の技術】
図１５は、典型的な従来例である正電圧側のピーク検波回路１の構成および動作を示す。（１）に回路図を示すピーク検波回路１は、ＯＰアンプ２と、ＮＰＮ型トランジスタ（以下、「ＮＰＮトランジスタ」と称する）３と、平滑回路４とを含んで構成される。平滑回路４は、抵抗５とコンデンサ６とを含んで構成される。平滑回路４における抵抗５とコンデンサ６との一端はＮＰＮトランジスタ３のエミッタに接続され、他端は接地される。このようなピーク検波回路は、たとえば無線電波の受信装置で、ＡＧＣ信号などを得るために用いられる。
【０００３】
ピーク検波回路１は、（２）に示すように、グランド電圧ＧＮＤを基準として正の電源電圧ＶＣＣ側と負の電源電圧ＶＥＥ側との間で変化する入力信号ＩＮが入力されると、電圧ＶＣＣ側のピークの電圧を検出し、出力端子８から出力信号ＯＵＴとして出力する。
【０００４】
ＮＰＮトランジスタ３は、コレクタが電圧ＶＣＣに接続され、エミッタが出力端子８およびＯＰアンプ２の反転入力端子（−）に接続されている。ベースは、ＯＰアンプ２の出力端子に接続されている。ＯＰアンプ２の非反転入力端子（＋）に反転入力端子出力よりも正電圧側の入力信号ＩＮが印加され、出力が正の電源電圧ＶＣＣ側に振れるとき、ＮＰＮトランジスタ３のコレクタ・エミッタ間が導通して、コンデンサ６が正電圧側に充電される。ＯＰアンプ２の非反転入力端子（＋）に反転入力端子出力よりも負電圧側の入力信号ＩＮが印加されるときは、出力が負の電源電圧ＶＥＥ側に振れ、ＮＰＮトランジスタ３のコレクタ・エミッタ間は遮断され、コンデンサ６に対する充電は行われない。平滑回路４では、コンデンサ６に抵抗５が並列に接続されているので放電され、コンデンサ６の両端子間電圧、すなわち、グランド電圧ＧＮＤ基準で正電圧側の出力信号ＯＵＴは、平滑回路４の時定数に従って低下する。時定数に比較して充分に短い期間では、入力信号ＩＮのピークが出力信号ＯＵＴとして導出される。
【０００５】
図１６は、負の電圧側のピーク検波回路１１の構成および動作を示す。（１）に回路図を示すピーク検波回路１１は、図１５に示すピーク検波回路１のＮＰＮトランジスタ３がＰＮＰ型トランジスタ（以下、「ＰＮＰトランジスタ」と称する）１３に置き換わっていること以外は、ピーク検波回路１と同一であるので構成についての説明を省略する。ＯＰアンプ２の出力がＰＮＰトランジスタ１３のベースに与えられているので、（２）に示すように、入力信号ＩＮがグランド電圧ＧＮＤよりも負電源電圧ＶＥＥ側で、出力信号ＯＵＴの現在値よりも絶対値が大きくなるときのみ、平滑回路４に電流が流れるてコンデンサ６が充電される。出力端子８からは、グランド電圧ＧＮＤを基準として負の電源電圧ＶＥＥ側のピークの電圧が出力信号ＯＵＴとして出力される。
【０００６】
【発明が解決しようとする課題】
図１５および図１６の構成では、入力信号ＩＮがＯＰアンプ２の非反転入力端子に与えられ、出力信号ＯＵＴが反転入力端子に負帰還されている。ＯＰアンプ２は反転入力の電圧と非反転入力の電圧とが等しくなるように制御を行うので、出力端子８から出力される出力信号ＯＵＴをグランド電圧ＧＮＤを基準とする直流電圧とするためには、入力信号ＩＮはグランド電圧ＧＮＤを基準とする信号でなければならない。
【０００７】
一般的に、ＯＰアンプ２には供給されている電源電圧の範囲外の電圧となる信号を入力することはできないので、グランド電圧ＧＮＤを基準とした入力信号ＩＮを入力する場合には、負の電源電圧を供給する必要がある。したがって、ピーク検波回路１を動作させるためには、正および負の２電源構成が必要となる。
【０００８】
本発明の目的は、単電源で動作するピーク検波回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、単電源の一対の直流電源電圧間に接続され、信号入力端に入力される交流信号を整流し、一方の電源電圧を基準として、他方の電源電圧側に変化するピーク値を検出し、信号出力端に接続される平滑回路を介して導出するピーク検波回路であって、
信号入力端に一方の電源電圧と他方の電源電圧との間のバイアス電圧を与えるバイアス回路と、
信号入力端と信号出力端との間に接続され、信号入力端の信号電圧が信号出力端の電圧レベルをバイアス電圧に相当する電圧だけ他方の電源電圧側にシフトした電圧レベルよりも他方の電源電圧側であるとき、該信号入力端の信号電圧をバイアス電圧に相当する電圧だけ、一方の電源電圧側にレベルシフトして信号出力端に出力するレベルシフト回路と、を含み、
前記バイアス回路は、各トランジスタの制御電極が共通接続され、一方のトランジスタの出力電極が順方向のＰＮ接合ダイオードと抵抗または電流源とを介して前記他方の電源電圧側に接続され、ＰＮ接合ダイオードと抵抗または電流源との接続点から前記バイアス電圧が信号入力端に与えられ、各トランジスタの接地電極が前記一方の電源電圧側に共通接続され、各トランジスタの出力電極の出力電流値がほぼ同一となるように構成されるカレントミラー回路を含み、
前記レベルシフト回路は、前記カレントミラー回路の他方のトランジスタの出力電極に、コレクタ電極およびエミッタ電極が直列に接続され、信号入力端に接続されるベース電極とエミッタ電極との間で信号のレベルシフトを行う入力側トランジスタおよびカレントミラー回路の他方のトランジスタの出力電極にベース電極が接続され、信号出力端にエミッタ電極が接続される出力側トランジスタを含む、ことを特徴とするピーク検波回路である。
本発明に従えば、カレントミラー回路における一方のトランジスタの出力電極には、ＰＮ接合ダイオードと抵抗または電流源とが接続されており、信号入力端にはＰＮ接合ダイオードの順方向降下電圧および一方のトランジスタの出力電極・接地電極間の電圧がバイアス電圧として与えられる。レベルシフト回路における入力側トランジスタのベースには、バイアス電圧が付加された交流の入力信号が与えられており、入力電圧に基づき、入力側トランジスタを介してカレントミラー回路の他方のトランジスタのコレクタと出力側トランジスタのベースとに電流が供給される。レベルシフト回路では、入力側トランジスタおよび出力側トランジスタのベース・エミッタ間電圧の和の電圧だけのレベルシフトが行われる。ＰＮ接合ダイオードの順方向降下電圧は入力側トランジスタのベース・エミッタ間電圧とほぼ等しいので、カレントミラー回路の一方のトランジスタの出力電極・接地電極間電圧をレベルシフト回路の出力側トランジスタのベース・エミッタ間電圧とほぼ等しくすれば、入力電圧に付加されているバイアス電圧に相当する電圧分だけ、信号出力端の電圧レベルとバイアス電圧との和よりも他方の電源電圧側となる入力交流信号の電圧を一方の電源電圧側にシフトさせることができる。したがって、一対の電源電圧を導出する単電源から一方および他方の電源電圧を供給して、ピーク検波を行うことができる。
【００１１】
また本発明で、前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、複数のＰＮ接合ダイオードがそれぞれ接続されることを特徴とする。
本発明に従えば、カレントミラー回路の各トランジスタの出力電極と信号入力端および入力側トランジスタとの間に、複数のＰＮ接合ダイオードが接続されるので、バイアス電圧およびレベルシフト電圧を、一方の電源電圧側から他方の電源電圧側に、ＰＮ接合ダイオードの順方向降下電圧の複数倍分だけ大きく変化させ、振幅が大きい入力信号であっても単電源からの一対の電源電圧間に収めることができる。
【００１２】
また本発明で、前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、抵抗がそれぞれ接続されることを特徴とする。
本発明に従えば、カレントミラー回路の各トランジスタの出力電極と信号入力端およびレベルシフト回路の入力側トランジスタとの間に抵抗が接続されるので、抵抗の抵抗値を調整すれば、カレントミラー回路によって関連するように流れる電流による電圧降下を利用して、バイアス電圧およびレベルシフト電圧を、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができ、入力信号の振幅を電源電圧間に収めることができる。また、入力信号に対して高いバイアス電圧を印加しなければならない場合、複数のダイオードを直列に接続してバイアス電圧を作成するよりも少ない素子数で所望のバイアス電圧を作成することができる。
【００１３】
また本発明の前記カレントミラー回路は、前記一対の共通接続された制御電極にエミッタ電極が接続され、前記一方のトランジスタの出力電極にベース電極が接続され、コレクタ電極が前記他方の電源電圧に接続されるバイアス用トランジスタを含むことを特徴とする。
本発明に従えば、バイアス用トランジスタは、カレントミラー回路における共通に接続された制御電極にエミッタ電極が接続され、一方のトランジスタの出力電極にベース電極が接続され、他方の電源電圧にコレクタ電極が接続される。したがって、バイアス用トランジスタは、カレントミラー回路の一方のトランジスタに対して、他方のトランジスタの出力電極にベースが接続されるレベルシフト回路の出力側トランジスタと同様の負荷となり、コレクタ・エミッタ間の電流を調整することによって、入力信号の振幅が大きくなっても、信号出力端の電圧などでレベルシフト量とバイアス電圧とがずれを生じるのを防ぐことができる。
【００１４】
また本発明は、前記出力側トランジスタと同一導電型式を有し、ベース電極が共通接続される補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする。
本発明に従えば、電流補正回路によって、補正用トランジスタにはレベルシフト回路の出力側トランジスタのコレクタ電流に対応するエミッタ電流が流れる。カレントミラー回路の一方のトランジスタの出力端子には、入力側トランジスタおよびバイアス用トランジスタのベースが負荷として接続され、カレントミラー回路の他方のトランジスタの出力端子には、出力側トランジスタおよび補正用トランジスタのベースが負荷として接続される。補正用トランジスタのエミッタ電極と一方の電源電圧との間に接続される抵抗の抵抗値を調整することによって、入力信号の振幅に対する出力信号のレベルのずれが小さくなるように補正することができる。
【００１５】
また本発明は、前記出力側トランジスタと同一の導電型式を有する補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅し、出力を補正用トランジスタのベース電極に与える増幅回路と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする。
本発明に従えば、増幅回路が補正用トランジスタのエミッタと信号出力端との電位差を増幅して、出力を補正用トランジスタのベースに与えると、補正用トランジスタのエミッタ電流が変化して電位差が小さくなるように制御される。電流補正回路は、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタ電流を制御し、バイアス回路に含まれるカレントミラー回路の負荷を調整することができる。平滑回路が接続され、比較的安定している信号出力端の出力に応じて、カレントミラー回路に流れる電流量を制御することができるので、入力振幅に対する出力レベルのずれを小さく補正することができる。
【００１６】
また本発明の前記電流補正回路は、一対のトランジスタを有し、一方のトランジスタに前記補正用トランジスタのコレクタ電流を流して他方のトランジスタから同一の出力電流を導出させる検出用カレントミラー回路と、
一対のトランジスタを有し、一方のトランジスタに検出用カレントミラー回路からの出力電流を流し、他方のトランジスタからの出力電流を前記バイアス用トランジスタのエミッタ電流として流す制御用カレントミラー回路とを含むことを特徴とする。
本発明に従えば、電流補正回路の検出用カレントミラー回路は、補正用トランジスタのコレクタに流れる電流と同一の電流を、制御用カレントミラー回路の一方のトランジスタに供給する。制御用カレントミラー回路は、検出用カレントミラー回路から供給される電流に応じて、バイアス用トランジスタに流れるエミッタ電流を制御する。したがって、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタに流れるエミッタ電流を制御して、バイアス電圧とレベルシフト量との間のずれを小さくなるように補正することができる。
また本発明のピーク検波回路に含まれるバイアス回路、電流補正回路などの各カレントミラー回路は、構成するトランジスタのエミッタ接合面積の比率に応じて出力電極であるコレクタ電極の電流を調整することができる。特に、バイアス回路のカレントミラー回路をトランジスタで構成すると、カレントミラー回路の一方のトランジスタのベース・エミッタ間電圧を、レベルシフト回路の出力側トランジスタのベース・エミッタ間電圧に対応させ、バイアス電圧とレベルシフト量とを一致しやすくすることができる。
【００１７】
【発明の実施の形態】
図１は、本発明の実施の第１の形態であるピーク検波回路２１を示す。ピーク検波回路２１は、バイアス回路２２と、レベルシフト回路２３と、平滑回路２４と、抵抗２５，２６とを含んで構成される。なお、抵抗２６は電流源に置き換えることが可能である。以下の説明では、抵抗２６を使用する場合を対象とするけれども、電流源を使用する場合も同等である。
【００１８】
バイアス回路２２は、ＰＮ接合ダイオード２７と、カレントミラー回路を構成するＮＰＮトランジスタ２８，２９とを含んで構成される。ＮＰＮトランジスタ２８と２９とは、同一の特性の一対のトランジスタであって、制御電極であるベースが共通に接続され、接地電極である各エミッタには電源電圧の一方側であるグランド電圧ＧＮＤが与えられている。ＮＰＮトランジスタ２８の出力電極であるコレクタは、ＰＮ接合ダイオード２７のカソードに接続されており、ＰＮ接合ダイオード２７と抵抗２６とを介して電源電圧の他方側である正の電源電圧ＶＣＣが与えられる。ＮＰＮトランジスタ２９のコレクタは、後述するＮＰＮトランジスタ３０のエミッタに接続される。抵抗２６とＰＮ接合ダイオード２７との接続点には、一端が入力端子に接続される抵抗２５の他端が接続される。
【００１９】
ＰＮ接合ダイオード２７の順方向電圧降下をＶｄ１とし、ＮＰＮトランジスタ２８のベース・エミッタ間電圧Ｖｂｅ１とすると、ＰＮ接合ダイオード２７とＮＰＮトランジスタ２８とによって定められるバイアス電圧Ｖｂｉａｓは、
Ｖｂｉａｓ＝Ｖｄ１＋Ｖｂｅ１ …（１）
となる。
【００２０】
レベルシフト回路２３は、入力側トランジスタであるＮＰＮトランジスタ３０と、出力側トランジスタであるＮＰＮトランジスタ３１とを含んで構成される。ＮＰＮトランジスタ３０，３１のコレクタには、電源電圧ＶＣＣが供給されている。ＮＰＮトランジスタ３０のベースには入力信号ＩＮが供給され、エミッタはＮＰＮトランジスタ３１のベースとバイアス回路２２のＮＰＮトランジスタ２９のコレクタとに接続される。ＮＰＮトランジスタ３１のエミッタは信号出力端となっており、エミッタ出力は平滑回路２４に与えられる。レベルシフト回路２３では、ＮＰＮトランジスタ３０のベースに与えられた信号の電圧を、ＮＰＮトランジスタ３０，３１のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合わせた電圧分だけレベルシフトして引下げて出力する。
【００２１】
入力信号ＩＮの電圧をＶｉとし、レベルシフト回路２３から出力される電圧をＶｏとすると、Ｖｄ１≒Ｖｂｅ１≒Ｖｂｅ２≒Ｖｂｅ３であるので、
【００２２】
平滑回路２４では、抵抗３２とコンデンサ３３とが並列に接続される。端子３４に与えられる電源電圧ＶＣＣは、ＮＰＮトランジスタ３１のコレクタ・エミッタ間が導通するとコンデンサ３３を一端側から充電する。コンデンサ３２の他端には、端子３５を介してグランド電圧ＧＮＤが接続される。平滑回路２４は、充電されたコンデンサ３２の両端間の電圧を、抵抗３２の抵抗値およびコンデンサ３３の容量の積を時定数とする指数関数に従って低下するように放電する。ＮＰＮトランジスタ３１のコレクタ・エミッタ間が導通するのは、信号入力端３６に、信号出力端３７の信号出力ＯＵＴの電圧ＶｏにＮＰＮトランジスタ３０，３１のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合わせた電圧よりも正電圧側となる電圧Ｖｉの入力信号ＩＮが与えられるときである。Ｖｉ≦Ｖｏであると、ＮＰＮトランジスタ３１のコレクタ・エミッタ間は遮断し、コンデンサ３２は放電を続ける。すなわち、出力信号ＯＵＴとしては、カップリングコンデンサ３８を介して信号源３９からグランド電圧ＧＮＤ基準で与えられる入力信号ＩＮの電圧がＶｉ＞Ｖｏとなるような、正電圧側のピーク電圧が導出される。
【００２３】
図２は、ピーク検波回路２１における入力信号ＩＮおよび出力信号ＯＵＴの波形の一例を示す。入力信号ＩＮが入力端３６を介して与えられると、式（１）に示すバイアス電圧Ｖｂｉａｓが付加され、接続点Ａでは（１）に示すようなバイアス電圧Ｖｂｉａｓを基準とした信号に変換される。バイアス電圧Ｖｂｉａｓ基準となった入力信号ＩＮは、Ｖｉ＞Ｖｏとなる部分のみがレベルシフト回路２３でバイアス電圧Ｖｂｉａｓに相当する電圧分レベルシフトされて、（２）に示す出力信号ＯＵＴとなる。２点鎖線で示すグランド電圧ＧＮＤ基準の信号ＳＩは、平滑回路２４が無いときの半波整流波形を示す。
【００２４】
本実施形態では、単電源を用いて、端子３４に正の電源電圧ＶＣＣが与えられ、端子３５にグランド電圧ＧＮＤが与えられるときには、グランド電圧ＧＮＤを基準とした正のピーク値を示す出力信号ＯＵＴが出力される。また、端子３４にグランド電圧ＧＮＤが与えられ、端子３５に負の電源電圧ＶＥＥが与えられるときには、電圧ＶＥＥを基準とした正のピーク値を示す出力信号ＯＵＴが出力される。
【００２５】
図３は、実施の第１形態の他の構成例であるピーク検波回路４１を示す。ピーク検波回路４１は、バイアス回路４２と、レベルシフト回路４３と、平滑回路４４と、抵抗４５，４６とを含んで構成される。抵抗４６については、図１のピーク検波回路と同様に、電流源を使用することもできる。
【００２６】
バイアス回路４２は、カレントミラー回路を構成するＰＮＰトランジスタ４８，４９と、ＰＮ接合ダイオード４７とを含んで構成される。ＰＮＰトランジスタ４８，４９のエミッタには電圧ＶＣＣが与えられている。ＰＮＰトランジスタ４８のベースとコレクタとは接続されており、さらにコレクタにＰＮ接合ダイオード４７のアノードが接続される。ＰＮ接合ダイオード４７のカソードは、抵抗４６を介してグランド電圧ＧＮＤが供給される端子５５に接続される。また、ＰＮ接合ダイオード４７のカソードは、抵抗４５を介して入力端子５６に接続される。
【００２７】
レベルシフト回路４３は、ＰＮＰトランジスタ５０，５１を含んで構成されており、ＰＮＰトランジスタ５０のベースには、入力信号ＩＮが与えられ、エミッタはＰＮＰトランジスタ４９のコレクタに接続される。ＰＮＰトランジスタ４９のコレクタは、ＰＮＰトランジスタ５１のベースにも接続されており、ＰＮＰトランジスタ５１のエミッタは平滑回路４４に接続される。ＰＮＰトランジスタ５０と５１との各コレクタには、グランド電圧ＧＮＤが供給される。
【００２８】
ピーク検波回路４１は、正のピークを検出して出力するピーク検波回路２１に対して、入力信号ＩＮの負のピークを検出し、平滑化して出力する。ピーク検波回路４１は、トランジスタにピーク検波回路２１におけるＮＰＮ型とは導電型式の異なるＰＮＰ型を用い、相補的かつ対称的な回路構成を有し、動作原理は同等である。
【００２９】
図４は、ピーク検波回路４１における入力信号ＩＮおよび出力信号ＯＵＴの波形を示す。入力信号ＩＮが入力端子５６を介して与えられると、ＰＮＰトランジスタ４８およびＰＮ接合ダイオード４７によって定められるバイアス電圧Ｖｂｉａｓが印加され、接続点Ｂでは（１）に示すようにバイアス電圧Ｖｂｉａｓを基準とした信号に変換される。
【００３０】
バイアス電圧Ｖｂｉａｓ基準となった入力信号ＩＮは、レベルシフト回路４３でバイアス電圧Ｖｂｉａｓに相当する電圧分レベルシフトされて、（２）に示す出力信号ＯＵＴとして導出される。２点鎖線で示すグランド電圧ＧＮＤ基準の信号ＳＨは、平滑回路４４が設けられないとき、出力端子５７から出力信号ＯＵＴとして出力される半波整流波形を示す。
【００３１】
正の電圧を出力する電源を用いて、端子５４に電圧ＶＣＣが与えられ、端子５５にグランド電圧ＧＮＤが与えられるときには、グランド電圧ＧＮＤを基準とした負のピーク値を示す出力信号ＯＵＴが出力される。また、負の電圧を出力する電源を用いて、端子５４にグランド電圧ＧＮＤが与えられ、端子５５に負の電圧である電圧ＶＥＥが与えられるときには、電圧ＶＥＥを基準とした負のピーク値を示す出力信号ＯＵＴが出力される。
【００３２】
以上のように本実施の形態によれば、入力端子３６，５６から入力される入力信号ＩＮに、バイアス回路２２，４２で作成されたバイアス電圧Ｖｂｉａｓを印加しているので、入力信号ＩＮを単電源の出力電圧間で変化する信号として処理することができ、ピーク検波回路２１，４１の電源電圧を単電源から供給することができる。
【００３３】
図５は、本発明の実施の第２の形態であるピーク検波回路６１を示す。ピーク検波回路６１は、ピーク検波回路２１と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路６１は、バイアス回路６２と、レベルシフト回路６３と、平滑回路２４と、抵抗２５，２６とを含んで構成される。抵抗２６については、実施の第１形態と同様に、電流源に置換可能である。
【００３４】
ピーク検波回路６１の特徴は、抵抗２６とＰＮ接合ダイオード２７との間にｎ（ｎは１以上の整数）個のダイオードＤＡ１〜ＤＡｎ（総称するときは参照符ＤＡを用いる）が直列に介挿されていることである。ダイオードＤＡ１のアノードと電源電圧ＶＣＣとの間には抵抗２６が接続され、ダイオードＤＡｎのカソードはＰＮ接合ダイオード２７のアノードに接続される。直列に接続されるダイオードＤＡとＰＮ接合ダイオード２７とによって、入力信号ＩＮに印加するバイアス電圧Ｖｂｉａｓを定めることができる。抵抗２５の他端はダイオードＤＡ１のアノードに接続される。
【００３５】
出力信号ＯＵＴの基準の電圧を確実にグランド電圧ＧＮＤとするために、バイアス回路６２のダイオードＤＡによって定められる電圧に合わせて、レベルシフト回路６３によってレベルシフトさせる電圧も変化させなければならないので、レベルシフト回路６３にはダイオードＤＡと同一の特性を有するダイオードＤＢ１〜ＤＢｎ（総称するときは参照符ＤＢを用いる）が直列に接続される。ダイオードＤＢは、ダイオードＤＢ１のアノードがＮＰＮトランジスタ３０のエミッタに接続され、ダイオードＤＢｎのカソードがＮＰＮトランジスタ３１のベースに接続される。
【００３６】
入力信号ＩＮの電圧Ｖｉと、ＰＮ接合ダイオード２７の電圧降下による電圧Ｖｄ１と、ＮＰＮトランジスタ２８のベース・エミッタ電圧Ｖｂｅ１とに加えて、ダイオードＤＡ１によって降下する電圧Ｖｄａをｎ倍した電圧とによってバイアス電圧Ｖｂｉａｓが定められる。ダイオードＤＢ１によって降下する電圧をＶｄｂとすると、レベルシフト回路２３から出力される電圧Ｖｏ１は、
【００３７】
ピーク検波回路６１では、抵抗２６とＰＮ接合ダイオード２７との間にダイオードＤＡを接続する構成としたけれども、ダイオードＤＡに置き換えて、ダイオード接続したトランジスタを接続する構成としてもよい。また、ピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準となる電圧を定めることができる。
【００３８】
以上のように本実施の形態によれば、抵抗２５とＮＰＮトランジスタ２８のコレクタとの間にＰＮ接合ダイオード２７と直列にダイオードＤＡが接続されていることによって、入力端子３６から入力される入力信号ＩＮに印加するバイアス電圧Ｖｂｉａｓは、ＮＰＮトランジスタ２８とＰＮ接合ダイオード２７とダイオードＤＡとによって定められることとなり、信号ＩＮの振幅に応じてダイオードＤＡの数を調整することで、信号ＩＮをグランド電圧ＧＮＤから電圧ＶＣＣまでの間で変化する信号とすることができ、ピーク検波回路６１に電圧を供給する電源を１つの電源とすることができる。
【００３９】
図６は、実施の第２形態の他の構成例であるピーク検波回路７１を示す。ピーク検波回路７１は、ピーク検波回路４１に対して相補的な構成を有し、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路７１は、バイアス回路７２と、レベルシフト回路７３と、平滑回路４４と、抵抗４５，４６とを含んで構成される。ピーク検波回路７１では、入力信号ＩＮの負のピーク値を検出して出力し、入力信号ＩＮの基準となる電圧を発生するために、バイアス回路７２およびレベルシフト回路７３に複数のダイオードＤＣ，ＤＤがそれぞれ接続されている。
【００４０】
バイアス回路７２において、ダイオードＤＣ１のアノードはＰＮ接合ダイオード４７のカソードに接続され、ダイオードＤＣｎのカソードは抵抗４６を介してグランド電圧ＧＮＤが与えられる端子３５に接続される。バイアス回路７２によって変化された基準電圧に合わせて、レベルシフト回路７３によって電圧レベルをシフトさせる際の電圧も変化させなければならないので、ＰＮＰトランジスタ５１のベースとＰＮＰトランジスタ５０のエミッタとの間にダイオードＤＤが同数のｎ個直列に接続される。
【００４１】
また、ピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００４２】
図７は、本発明の実施の第３の形態であるピーク検波回路８１を示す。ピーク検波回路８１は、図１に示す実施の第１形態によるピーク検波回路２１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。本実施の形態によるピーク検波回路８１の特徴は、抵抗２６とＰＮ接合ダイオード２７との間に抵抗８６が接続され、ＮＰＮトランジスタ３０のエミッタとＮＰＮトランジスタ３１のベースとの間に抵抗８６と同一の抵抗値を有する抵抗８７が接続されていることである。図５に示す実施の第２形態のピーク検波回路６１では、バイアス電圧を変化させるために直列に接続されたダイオードＤＡ１〜ＤＡｎを用いるけれども、本実施形態のピーク検波回路８１ではダイオードＤＡに置き換えて抵抗８６を用いる。
【００４３】
バイアス回路８２によるバイアス電圧Ｖｂｉａｓは、抵抗８６の抵抗値をＲ１とし、抵抗８６を流れる電流をＩ１とすると、
Ｖｂｉａｓ＝Ｒ１・Ｉ１＋Ｖｄ１＋Ｖｂｅ１ …（４）
となる。レベルシフト回路８３における抵抗８７には、ＮＰＮトランジスタ２８，２９がカレントミラー接続されていることによって、抵抗８６に流れる電流と等しい電流が流れる。レベルシフト回路８３によってレベルシフトされる電圧は、Ｒ１・Ｉ１とＮＰＮトランジスタ２８，２９のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３との和であり、バイアス電圧Ｖｂｉａｓと等しくなる。
【００４４】
また、図１に示す実施の第１形態のピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００４５】
図８は、実施の第３形態の相補的な構成例であるピーク検波回路９１を示す。ピーク検波回路９１は、バイアス回路９２およびレベルシフト回路９３を含み、図３に示すピーク検波回路４１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。
【００４６】
ピーク検波回路９１の特徴は、バイアス回路９２の抵抗４６とＰＮ接合ダイオード４７との間に抵抗９６が設けられ、レベルシフト回路９３のＰＮＰトランジスタ５０のエミッタとＰＮＰトランジスタ５１のベースとの間に抵抗９６と同一の抵抗値を有する抵抗９７が設けられていることである。ピーク検波回路９１では、図６に示すピーク検波回路７１で用いられる電圧を変化させるためのダイオードＤＣ，ＤＤに置き換えて抵抗９６，９７を接続し、各抵抗間の電圧降下によって複数のダイオードを直列に接続する場合と同等の効果を得ている。
【００４７】
本実施の形態によれば、抵抗２５とＮＰＮトランジスタ２８のコレクタとの間にＰＮ接合ダイオード２７と直列に抵抗８６が接続されていることによって、入力端子３６から入力される入力信号ＩＮに印加するバイアス電圧Ｖｂｉａｓは、ＮＰＮトランジスタ２８とＰＮ接合ダイオード２７と抵抗８６とによって定められることとなり、信号ＩＮの振幅に応じて抵抗８６の抵抗値を定めることで、信号ＩＮをグランド電圧ＧＮＤから電圧ＶＣＣまでの間で変化する信号とすることができ、ピーク検波回路８１に電圧を供給する電源を１つの電源とすることができる。
【００４８】
図９は、本発明の実施の第４の形態であるピーク検波回路１０１を示す。ピーク検波回路１０１は、図１に示す実施の第１形態によるピーク検波回路２１と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。本実施形態によるピーク検波回路１０１の特徴は、バイアス回路１０２にバイアス用トランジスタであるＮＰＮトランジスタ１０６と抵抗１０７とが設けられていることである。ＮＰＮトランジスタ１０６のベースは、抵抗２５とＮＰＮトランジスタ２８のコレクタとの接続点に接続され、コレクタには電圧ＶＣＣが与えられ、エミッタはカレントミラー接続されるＮＰＮトランジスタ２８，２９のベースに接続される。抵抗１０７の一端は、ＮＰＮトランジスタ２８，２９のベースに接続され、他端はグランド電圧ＧＮＤに接続される。
【００４９】
ＮＰＮトランジスタ２８，２９によるカレントミラー回路によって、レベルシフト回路２３のＮＰＮトランジスタ３０のベース・エミッタ間電圧Ｖｂｅは、ＰＮ接合ダイオード２７の順方向降下電圧とＮＰＮトランジスタ２８のベース・エミッタ間電圧Ｖｂｅとによって定まる電圧と等しくなる。しかしながら、ＮＰＮトランジスタ３０の出力が与えられるＮＰＮトランジスタ３１は、エミッタ電流が平滑回路２４における抵抗３２の抵抗値およびコンデンサ３３の容量値または出力信号ＯＵＴの電圧によって変化するので、ＮＰＮトランジスタとしては同一特性であっても、ベース電流が異なる。したがって、カレントミラー回路のＮＰＮトランジスタ２９の負荷となるＮＰＮトランジスタ３１のベース・エミッタ間電圧Ｖｂｅ３が変動して、必ずしもＶｄ１およびＶｂｅ１に等しくはなくなり、バイアス電圧をレベルシフトされる電圧とに差が生じ、入力信号ＩＮの入力レベルと出力信号ＯＵＴの出力レベルとに差が生じることとなる。
【００５０】
ピーク検波回路１０１のバイアス回路１０２は、カレントミラー回路を構成するＮＰＮトランジスタ２８，２９に加えてＮＰＮトランジスタ１０６と抵抗１０７とが設けられている。抵抗１０７の抵抗値を調整することによって、ＮＰＮトランジスタ１０６のエミッタを流れる電流Ｉａが定められる。エミッタ電流ＩａによってＮＰＮトランジスタ１０６のベース電流が変化し、ＮＰＮトランジスタ２８，２９の負荷として流れるベース電流の不均衡が低減される。すなわち、ＮＰＮトランジスタ１０６と抵抗１０７とによって、所定の振幅の入力信号ＩＮが与えられる場合に、入力信号ＩＮの信号レベルに対して出力信号ＯＵＴの信号レベルがずれるのを防止することができる。
【００５１】
また、ピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００５２】
なお、本実施の形態では、ＮＰＮトランジスタ１０６に流れる電流を制御するための措置として抵抗１０７を設ける構成としたけれども、一定の電流を流す電流源を設ける構成としてもよい。
【００５３】
図１０は、実施の第４形態の相補的な構成例であるピーク検波回路１１１を示す。ピーク検波回路１１１は、図３に示すピーク検波回路４１と類似する構成であり、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１１１の特徴は、バイアス回路１１２にＰＮＰトランジスタ１１６と抵抗１１７とが設けられていることである。ＰＮＰトランジスタ１１６のベースは、ＰＮＰトランジスタ４８のコレクタと抵抗４５との間に接続され、ＰＮＰトランジスタ１１６のエミッタは抵抗１１７を介して端子３４に接続される。また、ＰＮＰトランジスタ１１６のコレクタにはグランド電圧ＧＮＤが与えられる。ＰＮＰトランジスタ１１６のエミッタと抵抗１１７との接続点の電位がＰＮＰトランジスタ４８，４９の各ベースに与えられる。
【００５４】
また、ピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００５５】
以上のように本実施の形態によれば、バイアス用トランジスタであるＮＰＮトランジスタ１０６のエミッタは、カレントミラー接続されるＮＰＮトランジスタ２８，２９のベースに接続され、ＮＰＮトランジスタ２８，２９のベースにはさらに抵抗１０７が接続されているので、抵抗１０７の抵抗値を定めることでカレントミラー回路の負荷が調整されることとなり、平滑回路に含まれる構成要素の値などによって生じるバイアス電圧とレベルシフトする電圧とのずれを小さくすることができる。
【００５６】
図１１は、本発明の実施の第５の形態であるピーク検波回路１２１を示す。ピーク検波回路１２１は、図１の実施の第１形態によるピーク検波回路２１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。
【００５７】
ピーク検波回路１２１は、バイアス回路１２２とレベルシフト回路１２３と平滑回路２４と抵抗２５，２６とを含んで構成される。バイアス回路１２２は、カレントミラー接続されているＮＰＮトランジスタ２８，２９に加えて、ＮＰＮトランジスタ１２６，１２７，１２８を含んで構成される。ＮＰＮトランジスタ１２６は、ＮＰＮトランジスタ１０６と同様にベースがＮＰＮトランジスタ２８のコレクタと抵抗２５との間に接続され、エミッタはＮＰＮトランジスタ２８，２９のベースに接続され、コレクタには電圧ＶＣＣが与えられる。ＮＰＮトランジスタ１２７，１２８はカレントミラー接続されており、ＮＰＮトランジスタ１２７のベースとＮＰＮトランジスタ１２８のベースとが互いに接続されており、ＮＰＮトランジスタ１２８のコレクタが共通に接続されたベースに接続されている。ＮＰＮトランジスタ１２７，１２８の互いのエミッタにはグランド電圧ＧＮＤが与えられる。ＮＰＮトランジスタ１２７のコレクタは、ＮＰＮトランジスタ１２６のエミッタおよびＮＰＮトランジスタ２８，２９のベースに接続される。また、ＮＰＮトランジスタ１２８のコレクタは、後述するＰＮＰトランジスタ１２９のコレクタに接続される。
【００５８】
レベルシフト回路１２３は、ＮＰＮトランジスタ３０，３１に加えて、ＰＮＰトランジスタ１２９，１３０と、ＮＰＮトランジスタ１３１と、抵抗１３２とを含んで構成される。ＰＮＰトランジスタ１２９，１３０はカレントミラー接続されており、ＰＮＰトランジスタ１３０のコレクタが各ベースに接続されている。ＰＮＰトランジスタ１２９，１３０のエミッタにはともに電圧ＶＣＣが与えられており、ＰＮＰトランジスタ１２９のコレクタはＮＰＮトランジスタ１２８のコレクタに接続され、ＰＮＰトランジスタ１３０のコレクタはＮＰＮトランジスタ１３１のコレクタに接続される。ＮＰＮトランジスタ１３１のエミッタは抵抗１３２を介して接地される。
【００５９】
レベルシフト回路１２３では、ＮＰＮトランジスタ３１にベースが共通接続されるＮＰＮトランジスタ１３１のコレクタ電流が、カレントミラー回路の一方のＰＮＰトランジスタ１３０のコレクタを流れ、他方のＰＮＰトランジスタ１２９のコレクタを流れる電流が定まり、さらにカレントミラー回路のＮＰＮトランジスタ１２７のコレクタを流れる電流量が定まる。したがって、ＮＰＮトランジスタ３１のエミッタ電流に比例してベースに流れる電流の変化と、ＮＰＮトランジスタ１２６のエミッタ電流に比例してベースに流れる電流の変化とは対応し、バイアス電圧とレベルシフト量とのずれが低減され、入力振幅に対する出力レベルのずれを小さく補正することができる。さらに、ピーク検波回路１２１に形成される各カレントミラー回路のミラー比を定めることによって各回路に流れる電流量を制御することができる。
【００６０】
また、ピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００６１】
図１２は、本発明の実施の第５形態に対して相補的な構成例であるピーク検波回路１４１を示す。ピーク検波回路１４１は、図３に示すピーク検波回路４１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１４１は、バイアス回路１４２とレベルシフト回路１４３と平滑回路４４と、抵抗４５，４６とを含んで構成される。
【００６２】
バイアス回路１４２は、ＰＮＰトランジスタ４８，４９，１４６，１４７，１４８を含んで構成されており、ＰＮＰトランジスタ４８，４９がカレントミラー接続され、ＰＮＰトランジスタ１４７，１４８がカレントミラー接続される。ＰＮＰトランジスタ４８，４９，１４７，１４８はエミッタに電圧ＶＣＣが与えられており、ＰＮＰトランジスタ１４８のコレクタはＮＰＮトランジスタ１４９のコレクタに接続され、ＰＮＰトランジスタ１４７のコレクタはＰＮＰトランジスタ４８，４９のベースに接続される。ＰＮＰトランジスタ４８，４９のベースには、ベースがＰＮＰトランジスタ４８のコレクタに接続されたＰＮＰトランジスタ１４６のエミッタが接続されており、ＰＮＰトランジスタ１４６に流れるエミッタ電流に応じて流れるベース電流がＰＮＰトランジスタ４８のコレクタ側の負荷となる。ＰＮＰトランジスタ１４６のエミッタ電流は、ＰＮＰトランジスタ１４７のコレクタ電流とほぼ等しく、２つのカレントミラー回路を経て、ＰＮＰトランジスタ１５１に流れるコレクタ電流量に対応する。
【００６３】
レベルシフト回路１４３は、ＰＮＰトランジスタ５０，５１，１５１と、ＮＰＮトランジスタ１４９，１５０と、抵抗１５２とを含んで構成される。ＮＰＮトランジスタ１４９，１５０は、カレントミラー接続されており、各トランジスタのエミッタは接地される。ＮＰＮトランジスタ１５０のコレクタはＰＮＰトランジスタ１５１および抵抗１５２を介して電圧ＶＣＣが与えられる。ＮＰＮトランジスタ１５１のベースはＮＰＮトランジスタ５１のベースと共通に接続されており、ＮＰＮトランジスタ１５１に流れるコレクタ電流に基づいてＰＮＰトランジスタ１５０のコレクタに電流が流れ、ＮＰＮトランジスタ１５０のコレクタを流れる電流と同一の電流がＰＮＰトランジスタ１４８を介してＮＰＮトランジスタ１４９のコレクタにも流れる。
【００６４】
また、ピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００６５】
図１３は、本発明の実施の第６の形態であるピーク検波回路１６１を示す。ピーク検波回路１６１は、図１１に示す実施の第５形態によるピーク検波回路１２１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１６１は、バイアス回路１２２と、レベルシフト回路１６３と、平滑回路２４と、抵抗２５，２６とを含んで構成される。
【００６６】
レベルシフト回路１６３は、ＮＰＮトランジスタ３０，３１と、ＰＮＰトランジスタ１２９，１３０と、ＯＰアンプ１６６と、ＮＰＮトランジスタ１６７と、抵抗１６８とを含んで構成される。レベルシフト回路１６３ではＮＰＮトランジスタ３１のエミッタ出力は平滑回路２４とＯＰアンプ１６６の非反転入力とに与えられる。カレントミラー回路を構成するＰＮＰトランジスタ１３０のコレクタは、ベースに演算増幅器であるＯＰアンプ１６６の出力が与えられるＮＰＮトランジスタ１６７のコレクタに接続される。ＮＰＮトランジスタ１６７のエミッタは、抵抗１６８を介して端子３５に接続される。また、ＮＰＮトランジスタ１６７のエミッタは、ＯＰアンプ１６６の反転入力にも接続される。
【００６７】
ＮＰＮトランジスタ３１およびＯＰアンプ１６６によって、ＮＰＮトランジスタ１６７のエミッタ電圧は、出力信号ＯＵＴに追随するように変化する。ＰＮＰトランジスタ１２９，１３０がカレントミラー接続されていることによって、ＮＰＮトランジスタ１６７のコレクタに流れる電流と同一の電流がＰＮＰトランジスタ１２９のコレクタを流れ、ＮＰＮトランジスタ１２８のコレクタへ流れる。ＮＰＮトランジスタ１２８のコレクタを流れる電流によって、ＮＰＮトランジスタ１２６のエミッタを流れる電流が制御され、ＮＰＮトランジスタ２８，３１のベース電流のずれが小さくなり、ベース・エミッタ間電圧Ｖｂｅ１とＶｂｅ３とのずれも小さくなって、入力信号ＩＮと出力信号ＯＵＴの信号レベルのずれが小さくなるように制御することができる。
【００６８】
また、図１の実施の第１形態のピーク検波回路２１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００６９】
図１４は、実施の第６形態の相補的な構成例であるピーク検波回路１７１を示す。ピーク検波回路１７１は、図１２に示すピーク検波回路１４１と類似する構成であるので、同一の構成要素には同一の参照符を付して説明を省略する。ピーク検波回路１７１は、バイアス回路１４２と、レベルシフト回路１７３と、平滑回路４４と、抵抗４５，４６とを含んで構成される。
【００７０】
レベルシフト回路１７３は、ＰＮＰトランジスタ５０，５１と、ＮＰＮトランジスタ１４９，１５０と、ＯＰアンプ１７６と、ＰＮＰトランジスタ１７７と、抵抗１７８とを含んで構成される。レベルシフト回路１７３では、ＰＮＰトランジスタ５１のエミッタが平滑回路２４とＯＰアンプ１６６の非反転入力とに接続される。カレントミラー回路を構成するＮＰＮトランジスタ１５０のコレクタは、ベースにＯＰアンプ１７６の出力が接続されるＰＮＰトランジスタ１７７のコレクタに接続される。ＮＰＮトランジスタ１７７のエミッタは、抵抗１７８を介して端子３４に接続される。また、ＰＮＰトランジスタ１７７のエミッタは、ＯＰアンプ１７６の反転入力に接続される。
【００７１】
ＰＮＰトランジスタ５１のエミッタ電圧と、ＰＮＰトランジスタ１７７のエミッタ電圧とはほぼ等しくなり、エミッタ電流は抵抗１７８の抵抗値によって調整される。ＰＮＰトランジスタ１７７のコレクタ電流は、エミッタ電流とほぼ等しく、ＮＰＮトランジスタ１５０のコレクタに流れる。ＮＰＮトランジスタ１４９，１５０がカレントミラー接続されていることによって、ＰＮＰトランジスタ１７７のコレクタに流れる電流と同一の電流がＮＰＮトランジスタ１４９のコレクタを流れ、ＰＮＰトランジスタ１４８のコレクタにも流れる。ＰＮＰトランジスタ１４８のコレクタを流れる電流によって、ＰＮＰトランジスタ１４６のエミッタを流れる電流が制御され、入力信号ＩＮと出力信号ＯＵＴの信号レベルのずれを小さく制御することができる。
【００７２】
また、図３に示すピーク検波回路４１と同様に、端子３４および端子３５に接続する電源を正の電圧を出力する電源とするか負の電圧を出力する電源とするかによって、出力信号ＯＵＴの基準の電圧を定めることができる。
【００７３】
以上説明した実施の各形態では、バイポーラトランジスタで構成しているけれども、ＭＯＳＦＥＴなどを使用することもできる。また、複数のＰＮ接合ダイオードや抵抗の代わりに、定電圧ダイオードを使用することもできる。
【００７５】
【発明の効果】
以上のように本発明によれば、カレントミラー回路における一方のトランジスタの出力電極には、ＰＮ接合ダイオードおよび抵抗が接続されており、信号入力端にはＰＮ接合ダイオードの順方向降下電圧および一方のトランジスタのベース・エミッタ間電圧に基づいて定められる電圧がバイアス電圧として与えられる。レベルシフト回路における入力側トランジスタのベースには、バイアス電圧が付加された交流の入力信号が与えられており、入力電圧に基づき、入力側トランジスタを介してカレントミラー回路の他方のトランジスタのコレクタと出力側トランジスタのベースとに電流が供給される。レベルシフト回路では、入力側トランジスタと出力側トランジスタとのベース・エミッタ間電圧によって、入力電圧に付加されているバイアス電圧に相当する電圧分、入力信号の信号レベルがシフトされ、単電源でも、電源電圧の一方を基準とするピーク検波出力を得ることができる。
【００７６】
さらに本発明によれば、カレントミラー回路の一方のトランジスタの出力電極と信号入力端子との間に接続されるダイオードの数を調整することによって、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができるので、振幅が大きい入力信号であっても電源電圧間に収めることができる。
【００７７】
またさらに本発明によれば、カレントミラー回路の一方のトランジスタの出力電極と信号入力端子との間に抵抗を接続することによって、信号入力端から入力される信号の振幅に応じてバイアス電圧を定めることができるので、入力信号の振幅を電源電圧間に収めることができる。また、入力信号に対して高いバイアス電圧を印加しなければならない場合、複数のダイオードを直列に接続してバイアス電圧を作成するよりも少ない素子数で所望のバイアス電圧を作成することができる。
【００７８】
またさらに本発明によれば、バイアス用トランジスタによってカレントミラー回路における一方および他方のトランジスタの出力電極から供給する負荷電流が平衡するように制御されるので、平滑回路に含まれる構成要素の値などによって生じるバイアス電圧とレベルシフトする電圧とのずれを小さくすることができる。
【００７９】
またさらに本発明によれば、補正用トランジスタは、出力側トランジスタのベース電圧に基づいて、電流補正回路を介してバイアス用トランジスタのエミッタ電流を制御し、バイアス回路におけるカレントミラー回路の負荷が平衡するように調整するので、出力信号の電圧などによって生じるバイアス電圧とレベルシフトする電圧とのずれを入力信号の振幅に関係なく小さくすることができる。
【００８０】
またさらに本発明によれば、補正用トランジスタは、信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅する増幅回路の出力に基づいて、エミッタ電極に接続される抵抗を介して一方の電源電圧へと電流を流し、電流補正回路は補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタ電流を制御し、バイアス回路におけるカレントミラー回路の負荷を平衡させるので、平滑回路によって比較的安定している信号出力端の出力に応じて、カレントミラー回路に流れる電流量を制御することができ、バイアス電圧を安定させることができる。また、出力信号の電圧などによって生じるバイアス電圧とレベルシフトする電圧とのずれを入力信号の振幅に関係なく小さくすることができる。
【００８１】
またさらに本発明によれば、電流補正回路の検出用カレントミラー回路は、補正用トランジスタのコレクタに流れる電流と同一の電流を、制御用カレントミラー回路の一方のトランジスタに供給する。制御用カレントミラー回路は、検出用カレントミラー回路から供給される電流に応じて、バイアス用トランジスタのエミッタに流れる電流を制御するので、補正用トランジスタのコレクタ電流に基づいて、バイアス用トランジスタのエミッタに流れる電流の量を制御して、バイアス電圧を定めることができる。
【００８２】
またさらに本発明では、ピーク検波回路に含まれる制御用カレントミラー回路などの各カレントミラー回路を、トランジスタによって構成するので、バイアス電圧とレベルシフト量とに相当する電圧の一部として、ベース・エミッタ間電圧を有効に用いることができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態であるピーク検波回路２１の回路図である。
【図２】ピーク検波回路２１における入力信号ＩＮおよび出力信号ＯＵＴの波形を示す波形図である。
【図３】実施の第１形態の他の構成例であるピーク検波回路４１の回路図である。
【図４】ピーク検波回路４１における入力信号ＩＮおよび出力信号ＯＵＴの波形を示す波形図である。
【図５】本発明の実施の第２の形態であるピーク検波回路６１の回路図である。
【図６】実施の第２形態の他の構成例であるピーク検波回路７１の回路図である。
【図７】本発明の実施の第３の形態であるピーク検波回路８１の回路図である。
【図８】実施の第３形態の他の構成例であるピーク検波回路９１の回路図である。
【図９】本発明の実施の第４の形態であるピーク検波回路１０１の回路図である。
【図１０】実施の第４形態の他の構成例であるピーク検波回路１１１の回路図である。
【図１１】本発明の実施の第５の形態であるピーク検波回路１２１の回路図である。
【図１２】実施の第５の形態の他の構成例であるピーク検波回路１４１の回路図である。
【図１３】本発明の実施の第６の形態であるピーク検波回路１６１の回路図である。
【図１４】実施の第６形態の他の構成例であるピーク検波回路１７１の回路図である。
【図１５】典型的な従来例であるピーク検波回路１の構成および動作を示す図である。
【図１６】従来例であるピーク検波回路１１の構成および動作を示す図である。
【符号の説明】
２１，４１，６１，７１，８１，９１，１０１，１１１，１２１，１４１，１６１，１７１ ピーク検波回路
２２，４２，６２，７２，８２，９２，１０２，１１２，１２２，１４２ バイアス回路
２３，４３，６３，７３，８３，９３，１２３，１４３，１６３，１７３ レベルシフト回路
２４，４４ 平滑回路
２５，２６，３２，４５，４６，５２，８６，８７，９６，９７，１０７，１１７，１３２，１５２，１６８，１７８ 抵抗
２７，４７，ＤＡ１，…，ＤＡｎ，ＤＢ１，…，ＤＢｎ，ＤＣ１，…，ＤＣｎ，ＤＤ１，…，ＤＤｎ ＰＮ接合ダイオード
２８，２９，３０，３１，１２６，１２７，１２８，１３１，１４９，１５０，１６７ ＮＰＮトランジスタ
３３，３８，５３ コンデンサ
３４，３５ 端子
３６ 入力端子
３７ 出力端子
４８，４９，５０，５１，１２９，１３０，１４６，１４７，１４８，１７７
ＰＮＰトランジスタ
Claims (7)
- 単電源の一対の直流電源電圧間に接続され、信号入力端に入力される交流信号を整流し、一方の電源電圧を基準として、他方の電源電圧側に変化するピーク値を検出し、信号出力端に接続される平滑回路を介して導出するピーク検波回路であって、
信号入力端に一方の電源電圧と他方の電源電圧との間のバイアス電圧を与えるバイアス回路と、
信号入力端と信号出力端との間に接続され、信号入力端の信号電圧が信号出力端の電圧レベルをバイアス電圧に相当する電圧だけ他方の電源電圧側にシフトした電圧レベルよりも他方の電源電圧側であるとき、該信号入力端の信号電圧をバイアス電圧に相当する電圧だけ、一方の電源電圧側にレベルシフトして信号出力端に出力するレベルシフト回路と、を含み、
前記バイアス回路は、各トランジスタの制御電極が共通接続され、一方のトランジスタの出力電極が順方向のＰＮ接合ダイオードと抵抗または電流源とを介して前記他方の電源電圧側に接続され、ＰＮ接合ダイオードと抵抗または電流源との接続点から前記バイアス電圧が信号入力端に与えられ、各トランジスタの接地電極が前記一方の電源電圧側に共通接続され、各トランジスタの出力電極の出力電流値がほぼ同一となるように構成されるカレントミラー回路を含み、
前記レベルシフト回路は、前記カレントミラー回路の他方のトランジスタの出力電極に、コレクタ電極およびエミッタ電極が直列に接続され、信号入力端に接続されるベース電極とエミッタ電極との間で信号のレベルシフトを行う入力側トランジスタ、およびカレントミラー回路の他方のトランジスタの出力電極にベース電極が接続され、信号出力端にエミッタ電極が接続される出力側トランジスタを含む、ことを特徴とするピーク検波回路。 - 前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、複数のＰＮ接合ダイオードがそれぞれ接続されることを特徴とする請求項１記載のピーク検波回路。
- 前記カレントミラー回路の各トランジスタの出力電極と前記信号入力端および前記入力側トランジスタのエミッタ電極との間には、抵抗がそれぞれ接続されることを特徴とする請求項１または２記載のピーク検波回路。
- 前記カレントミラー回路は、前記一対の共通接続された制御電極にエミッタ電極が接続され、前記一方のトランジスタの出力電極にベース電極が接続され、コレクタ電極が前記他方の電源電圧に接続されるバイアス用トランジスタを含むことを特徴とする請求項１〜３のいずれかに記載のピーク検波回路。
- 前記出力側トランジスタと同一導電型式を有し、ベース電極が共通接続される補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする請求項４記載のピーク検波回路。 - 前記出力側トランジスタと同一の導電型式を有する補正用トランジスタと、
補正用トランジスタのエミッタ電極と前記一方の電源電圧との間に接続される抵抗と、
信号出力端と補正用トランジスタのエミッタ電極との間の電位差を増幅し、出力を補正用トランジスタのベース電極に与える増幅回路と、
補正用トランジスタのコレクタ電流を検出し、対応する電流を前記バイアス用トランジスタのエミッタ電流として流す電流補正回路とを含むことを特徴とする請求項４記載のピーク検波回路。 - 前記電流補正回路は、一対のトランジスタを有し、一方のトランジスタに前記補正用トランジスタのコレクタ電流を流して他方のトランジスタから同一の出力電流を導出させる検出用カレントミラー回路と、
一対のトランジスタを有し、一方のトランジスタに検出用カレントミラー回路からの出 力電流を流し、他方のトランジスタからの出力電流を前記バイアス用トランジスタのエミッタ電流として流す制御用カレントミラー回路とを含むことを特徴とする請求項５または６記載のピーク検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20727796A JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20727796A JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048268A JPH1048268A (ja) | 1998-02-20 |
| JP3894460B2 true JP3894460B2 (ja) | 2007-03-22 |
Family
ID=16537138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20727796A Expired - Fee Related JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894460B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362094B2 (en) | 2006-01-17 | 2008-04-22 | Allegro Microsystems, Inc. | Methods and apparatus for magnetic article detection |
| JP5115282B2 (ja) * | 2008-04-01 | 2013-01-09 | 三菱電機株式会社 | ピークホールド回路 |
| US9520871B2 (en) | 2012-01-05 | 2016-12-13 | Allegro Microsystems, Llc | Methods and apparatus for supply voltage transient protection for maintaining a state of a sensor output signal |
| CN109444522B (zh) * | 2018-12-27 | 2024-03-29 | 广州开能电气实业有限公司 | 雷击检测触发电路 |
-
1996
- 1996-08-06 JP JP20727796A patent/JP3894460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1048268A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU599296B2 (en) | Temperature stabilized rf detector | |
| JP3894460B2 (ja) | ピーク検波回路 | |
| KR100187791B1 (ko) | 이득가변증폭기 | |
| US7355456B2 (en) | Wide linear range peak detector | |
| CN109951168B (zh) | 运算放大器的转换促进禁用 | |
| JP3315921B2 (ja) | 温度検出回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP3127878B2 (ja) | クランプ回路 | |
| US10333478B1 (en) | Slew boost disable for an operational amplifier | |
| JP3539122B2 (ja) | アバランシェフォトダイオードのバイアス電圧制御回路 | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| JP2734426B2 (ja) | レベル変換回路 | |
| JP3537560B2 (ja) | 電流−電圧変換器及び光受信器 | |
| KR100208666B1 (ko) | 자동이득 조절 회로 | |
| JPH11330878A (ja) | 光受信装置 | |
| JP2004072250A (ja) | 高周波増幅器 | |
| CA2055858C (en) | Holding circuit | |
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JP2000293244A (ja) | 直流安定化電源装置 | |
| JPH10257686A (ja) | 過電流検出回路 | |
| JPS59108413A (ja) | 自動レベル調整回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2621798B2 (ja) | レベル検出回路 | |
| JPH0216042B2 (ja) | ||
| JP3484922B2 (ja) | アーリー効果補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |