KR100187791B1

KR100187791B1 - 이득가변증폭기

Info

Publication number: KR100187791B1
Application number: KR1019920000743A
Authority: KR
Inventors: 겐죠 이꾸자와
Original assignee: 오오마츠 시게루; 리더 덴시 가부시키가이샤
Priority date: 1991-02-14
Filing date: 1992-01-20
Publication date: 1999-06-01
Also published as: US5218318A; KR920017350A; JPH04259106A; JP3068222B2

Abstract

본 발명은 이득가변증폭기에 있어서, 그 이득가변범위의 폭과 주파수 특성의 대역폭과의 상관의 정도를 낮게 하기 위한 것으로서, 이득가변 증폭기(VGa)의 에미터 접지트랜지스터(Q₁, Q₂)의 콜렉터 사이의 저항을 그들 콜렉터 사이에 접속한 이득조절용의 가변저항(20)에 대하여, DC레벨 보정용의 가변저항(30)을 병렬로 접속함으로써 낮게하여 이득가변범위폭과 대역폭과의 상관의 정도를 낮게 한다.

Description

이득가변 증폭기

제1도는 본 발명에 의한 이득가변 증폭기의 일실시예의 회로도.

제2도는 제1도의 이득가변 증폭기의 회로내의 여러소자의 DC 레벨을 나타낸 도.

제3도는 제1도의 회로의 가변저항부의 변경예를 나타낸 회로도.

제4도는 제1도의 회로의 가변저항부의 다른 변경예를 나타낸 회로도.

제5도는 종래의 이득가변 증폭기의 회로도.

제6도는 종래의 다른 이득가변 증폭기의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 차동형 캐스코드 증폭기부 10, 12 : 캐스코드 증폭기

100, 120 : 차동입력단자 102, 122 : 차동출력단자

Q₁, Q₂: 에미터접지트랜지스터 Q₃, Q₄: 베이스접지트랜지스터

2 : 이득조절회로부 20, 20x, 20y : 전류제어식가변저항부

22 : 전압제어식 전류원 Q₅: 전류원 트랜지스터

IC₂: 차동증폭기 3 : DC 레벨 보정회로부

30, 30x, 30y : 전류제어식 가변저항부 32 : DC 레벨 검출부

34 : 전류원 Q₅: 전류원 트랜지스터

IC₁: 차동증폭기

본 발명은 이득가변 증폭기, 예를 들면 광대역 오실로스코프의 전압레인지를 보완하는 연속이득 가변장치에 적합한 이득가변증폭기에 관한 것이다.

종래, 오실로스코프의 연속이득 가변장치에 사용되고 있는 이득가변 증폭기에는 일반적으로 불평형 타입의 것과 평형 즉 차동증폭기를 사용한 타입의 것이 있다. 이 후자의 타입의 이득가변증폭기의 예를 제5도와 제6도에 나타낸다(또한, 양도면의 회로에 있어서, 대응하는 소자에는 동일한 기호로 나타내고 있다.). 이 후자인 제6도의 회로는 National Technical Report, Vol 27, No. 1 Feb. 1981에 개시되어 있다. 이들 회로는 양쪽 모두 차동형 캐스코드 증폭기로 구성되어 있고, 그리고 제5도의 회로에서는 이득조절을 위한 수단으로서, 에미터 접지트랜지스터(Q₁, Q₂)의 콜렉터간에 가변저항기(VR₁)를 설치하고, 이것에 의하여 콜렉터간 저항을 변화시켜 이득조절을 행하도록 하고 있다. 이회로에서는 전기 신호에 의한 이득제어는 할 수 없고, 또 그 주파수 특성의 대역폭의 상한주파수는 큰 부품인 가변저항기의 큰 부유용량에 의하여 제한을 받는다.

한편, 제6도의 것에서는 이득을 전기신호로 제어할 수 있게 하고, 또 주파수 특성의 대역폭의 상한주파수를 더욱 높이게 하기 위하여, 가변저항기(VR₁)의 대신에 서로 마주보는 다이오드쌍(D₁, D₂)(다이오드는 부유용량이 더 작다)과 이로부터 전류(I₁)를 인출하는 전류원과의 조합을 사용하고 있다. 이에 있어서 다이오드(D₁, D₂)는 전류 (I₁)의 크기에 따라 저항치가 변화하는 가변 저항으로서 작용한다. 또, 이 제6도의 회로에서는 상기 문헌에 나타나 있는 바와 같이, 전류 (I₁)을 캐스코드 회로로부터 인출함으로써 생기는 증폭기의 DC 레벨의 변동을 보정하기 위하여, DC 레벨을 검출하는 직렬접속의 저항기(R₈, R₉)와 DC 보정회로를 다시 설치하고 있어, 이에 의하여 그 보정용의 전류를 베이스 접지트랜지스터(Q₃, Q₄)의 콜렉터에 보내도록 되어 있다.

상기의 제5도, 제6도에 나타낸 어느 이득가변 증폭기에 있어서도, 이득가변 범위와 주파수 특성의 대역폭이 서로 관련되어 있다. 이 때문에 이득가변 범위를 넓게하기 위하여 그 범위의 폭을 정하는 피라미터인 저항기(R₄, R₅)의 저항치를 크게했을 경우, (Q₁, Q₂)의 각 콜렉터에 발생하는 AC 신호성분이 커지고, 이 결과, 미러 효과에 의하여 대역폭이 좁아져 버린다는 문제가 있다. 반대로, 대역폭을 넓게 하려고 저항기(R₁₄, R₅)의 값을 작게하면, 이득가변의 범위가 좁아져 버리게 된다.

따라서, 본 발명의 목적은 이득가변 범위와 주파수 특성의 대역폭과의 상관의 정도를 낮게함으로써 상기한 문제를 경감한 이득가변 증폭기를 제공하는 것이다.

본 발명의 다른 목적은 필요한 폭의 이득가변 범위를 유지하면서 주파수 특성을 향상시킬 수가 있는 이득가변 증폭기를 제공하는 것이다.

상기 목적은 본 발명에서 차동형 캐스코드 증폭기에 대하여 1쌍의 에미터 접지 트랜지스터의 콜렉터간 저항이 더욱 낮아지게 되는 형식으로 이득조절수단과 DC 레벨 보정수단을 설치함으로써 실현한다.

상세하게는 본 방명에 의한 이득가변 증폭기는, 가) 1쌍의 제1 및 제2 캐스코드 증폭기를 포함하는 차동형 캐스코드 증폭기수단에 있어서, 그 제1 캐스코드 증폭기는 입력단자와 출력단자를 가지는 제1 에미터 접지증폭단과, 그 증폭단의 상기 출력단자에 제1 저항기를 거쳐 접속한 입력단자와 그리고 출력단자를 가지는 제1 베이스 접지증폭단을 포함하고, 그 제2캐스코드 증폭기는 입력단자와 출력단자를 가지는 제2 에미터 접지증폭단과, 그 증폭단의 상기 출력단자에 제2 저항기를 거쳐 접속한 입력단자와 그리고 출력단자를 가지는 제2 베이스 접지증폭단을 포함하고 있는 차동형 캐스코드 증폭기 수단과 ; 나) 제1전류제어식의 가변저항수단을 포함하는 이득조절수단에 있어서, 그 제1전류제어식 가변저항수단은 상기 제1에미터 접지증폭단의 상기 출력단자와 상기 제2에미터 접지증폭단의 상기 출력단자와의 사이에 접속되어 있고, 이들 출력단자로부터 인출하는 방향 또는 그들 출력단자에 송입하는 방향중의 한쪽의 방향의 제1전류의 크기에 관계되는 가변의 저항치를 가지는 이득조절수단과; 다) 제2전류제어식의 가변저항수단을 포함하는 DC레벨 보정수단으로서, 그 제2전류제어식 가변저항수단은 상기 제1에미터 접지증폭단의 상기 출력단자와 상기 제2에미터 접지증폭단의 상기 출력단자와의 사이에 상기 제1전류 제어식 가변저항수단과 병렬로 접속되어 있고, 그들 출력단자로부터 인출하는 방향 또는 그들 출력단자에 송입하는 방향중의 다른쪽의 방향인 제2전류의 크기에 관계된 가변의 저항치를 가지고 있는 DC레벨 보정수단을 구비하고 있는 것을 특징으로 한다.

또, 본 발명에 의하여 상기한 다이오드 수단은 적어도 하나의 다이오드로 구성한다.

다음에 본 발명의 실시예에 대하여 도면을 참조하여 상세히 설명한다.

제1도에는 광대역 오실로스코프의 전압레인지간을 보완하는 연속이득가변장치에 적합한 본 발명에 의한 이득 가변증폭기(VGA)의 회로를 나타내고 있다. 또한, 이 회로에서는 제6도의 회로소자와 유사한 회로소자에 대해서는 동일한 부호로 표시하고 있다. 이 이득가변증폭기(VGA)는 크게 나누어 차동형 캐스코드 증폭기부(1)와, 이득조절회로부(2)와, DC레벨 보정회로부(3)로 구성되어 있다. 이 증폭기부(1)는 다시 차동형 접속을 한 한쌍의 캐스코드 증폭기(10, 12)로 이루어져 있고, 그 한쪽의 캐스코드 증폭기(10)는 종래와 같이 차동형 신호원(SS1)이 접속된 차동입력단자(100)와, 이 입력단자에 베이스(또는 입력단)가 접속된 에미터 접지트랜지스터(Q₁)와, 이 Q₁의 콜렉터(출력단)에 접속된 저항기(R₄)와, 이 저항기의 타단에 에미터(입력단)가 접속된 베이스 접지 트랜지스터(Q₃)와, 이 Q₃의 콜렉터(출력단)에 접속된 차동출력단자(102)와, 이 출력단자와 정전압전원(+Eb)(예; +12볼트)와의 사이에 접속된 저항기(R₆)를 구비하고 있다. 에미터 접지의 트랜지스터(Q₁)의 에미터 저항기(R₁, R₂, R₃)를 거쳐 부전압전원(-Es)(예; -12볼트)에 접속되어 있다. 또, 베이스 접지인 트랜지스터(Q₃)의 베이스는 정전압전원(E₁)(예; +5볼트)에 접속되어 있다. 다른쪽의 캐스코드 증폭기(12)도 마찬가지로 차동형 신호원(SS2)가 접속된 차동입력단자(120), 에미터 접지트랜지스터(Q₂), 저항기(R₅), 트랜지스터(Q₄), 차동출력단자(122), 저항기(R₇)를 구비하고 있다.

제2도에는 캐스코드 증폭기의 전원(-Es)으로부터 전원(+Eb)까지의 사이에 있는 회로소자에 대하여 각각의 DC 레벨을, 한쪽의 캐스코드 증폭기(10)를 예로 하여 나타내고 있다(단, 전원을 식별하는 기호는 그 전위를 나타내는 기호로서도 사용한다.) 또한 Vbe1와 Vbe3는 각 트랜지스터(Q₁, Q₃)의 베이스 에미터간 전압을 나타내고 있다. 또, 이 도면에는 AC 신호성분(3각파로 나타냄)도 나타내고 있고, Vin은 신호원(SS1)이 Q₁의 베이스에 인가하는 입력신호전압이다. 이 신호입력에 응답하여 Q₁의 에미터에 동상인, 그리고 그 Q₁의 콜렉터와 Q₃의 콜렉터에는 역상의 AC신호 성분이 나타난다(단, 저항기내에 나타나는 AC성분에 대해서는 도시되어 있지 않다). 또 Q₃의 에미터에는 베이스 접지이기 때문에 AC전압 신호성분은 나타나지 않는다.

다음에 이득조절회로부(2)는 캐스코드 증폭기(10, 12)의 이득을 조절하기 위하여 Q₁, Q₂의 각 콜렉터에 나타나는 서로 역상인 AC신호성분이 서로 상쇄하는 정도를 조절하도록 기능하는 것으로서, 크게 나누어 전류제어식 가변저항부(20)와, 전압제어식 전류원(22)으로 구성되어 있다. 상세하게는 가변저항부(20)는 제6도의 종래예와 동일하게 Q₁, Q₂의 콜렉터간에 접속된 1쌍의 캐소드 공통접속인 다이오드(D₁, D₂)로 이루어지고, 이들 다이오드는 그 저항치가 그들 자신을 흐르는 전류의 크기에 의하여 결정되는 전류제어식의 가변저항으로서 가능하다. 전류원(22)은 그 전류 즉, 다이오드(D₁, D₂)를 통하여 Q₁, Q₂의 콜렉터로부터 제어된 크기의 전류(I1)을 인출하기 위하여, 도면에 나타낸 바와 같이, 다이오드의 공통캐소드 접속부(J1)에 콜렉터가 접속된 전류원 트랜지스터(Q₅)와, 이 에미터와 부전압전원(-Es)와의 사이에 접속되어 있어 전류(I1)의 크기에 비례한 전압성분을 형성하는 저항기(R10)와, 마찬가지로 그 에미터에 반전입력이 접속된 차동증폭기(IC₂)를 구비하고 있다. 이 차동증폭기(IC₂)는 그 비반전입력이 이득설정용의 가변전압원(Ev)에 접속되어 있고, 그리고 그 차동출력이 Q₅의 베이스에 접속되어 있다. 따라서, 이 차동증폭기는 증폭기(10, 12)의 이득을 낮게 하기 위하여 전압(Ev)이 커지면 전류(I1)의 크기가 증가하도록 Q₅를 바이어스하고, 그에 의하여 각 다이오드(D₁, D₂)의 저항치가 작아지게 한다.

여기서, 이득가변증폭기(VGA)의 이득(G)을 식으로 나타내면,

가 된다. 단, Go는 I1이 제로일때의 증폭기(VGA)의 이득이고, Rcc는 Q₁, Q₂의 콜렉터간 저항이다(또한, R₄, R₅는 여기에서의 대응의 저항기의 저항치를 나타내는 부호로서 사용). 만일, 콜렉터간에 후기하는 D₃, D₄를 설치하지 않고, 제6도의 종래회로와 같이 D₁, D₂밖에 없는 경우에 다이오드 (D₁, D₂)의 각각의 저항치를 Ro로 하면 Rcc = 2Ro가 된다.

다음에, 본 발명의 특징을 이루는 DC 레벨 보정회로부(3)에 대하여 설명한다. 이 회로부(3)는 제6도의 종래의 것과 동일하게, 상기한 이득조절회로부(2)가 증폭기(10, 12)로부터 전류(I1)을 인출함으로써 생기는 그들 증폭기내의 DC레벨의 변동을 보상하기 위하여, 그 전류(I1)와 같은 크기의 전류(I2)를 그들 증폭기에 송입하는 것으로서, 크게 나누어 전류제어식 가변저항부(30)와, DC레벨 검출부(32)와, 제어식 전류원(34)으로 구성되어 있다. 단, 이 회로부(3)에서는 제6도와 달리, Q₃, Q₄의 콜렉터가 아니고 Q₁, Q₂의 콜렉터에 I2를 송입하도록 되어 있다. 상세히 설명하면, 가변저항부(30)는 Q₁, Q₂의 콜렉터 사이에서 다이오드(D₁, D₂)의 가변저항부(20)와 병렬로 접속된 다이오드쌍(D₃, D₄)의 캐소드는 각 콜렉터에 접속하고 그리고 이들의 애노드는 애노드 공통접속부(J2)에 접속되어 있다. 검출부(32)는 전류(I2)의 크기를 차동출력단자(102) 또는 (122)의 DC레벨에 따라 제어하기 위하여, 그들 출력단자간에 직렬 접속한 저항기(R₈, R₉)을 구비하고 있다. 이 R₈과R₉의 저항치가 동일하기 때문에, 그 접속부(J3)에는 AC 성분이 제거된 DC전압성분만이 나타난다. 다음에, 전류원(34)은 그 검출부 출력을 비반전 입력에 받고 그리고 반전입력에 기준전압(Er)(예; 8볼트)를 받는 차동증폭기(IC1)와, 이들의 차동출력을 베이스에 받고 또 콜렉터가 접속부(J2)에 결합된 전류원 트랜지스터(Q₆)와, 그의 에미터와 정전압 전원(+Eb)과의 사이에 접속한 저항기(R₁₁)로 구성되어 있다. 또한 상기의 기준전압(Er)은 Q₃, Q₄의 각 콜렉터가 유지하여야 할 DC레벨, 즉, I1이 제로일때의 전압레벨에 동등하게 설정되어 있다.

이 보정회로부의 동작에 대하여 제2도를 참조하여 증폭기(10)측에만 대하여 설명한다(증폭기(12)측은 증폭기(10)측과 동일하게 동작한다). 먼저 처음에, 제2도의 레벨관계는 전류(I1)가 흐르지 않을때의 회로내의 DC레벨을 나타내고 있다. 이 상태에서, 이득(G)을 낮추기 위하여 이득조절회로부(2)에서 어떤 크기의 전류(I1)을 인출하면, 저항기(R₄)를 흐르는 전류가 증가하기 때문에(Q₁은 정전류원으로서 작용) 제2도의 일점쇄선(A)으로 나타낸 바와 같이, 저항기(R₄)의 전압강하가 커져 Q₁의 콜렉터의 DC레벨이 내려가고, 이에 따라 저항기(R₆)를 흐르는 전류가 증가하기 때문에 도면의 일점쇄선(B)으로 나타내는 바와 같이, 저항기(R₆)의 전압강하가 증가하여 Q₃의 콜렉터의 DC전압레벨이 저하한다. 이 DC레벨에 응답하는 보정회로부(3)는 그 저하에 응답하여, Q₁, Q₂의 콜렉터에 전류(I2)를 송입하므로서, DC레벨을 일점쇄선(A), 일점쇄선(B)의 위치로부터 원래의 실선의 위치로 복귀시키도록 작용한다.

이로부터 알 수 있는 바와 같이, 전류(I1)가 흐르는 경우에 실질적으로 같은 크기의 전류(I2)가 흐르기 때문에 I1 = I2가 된다. 따라서 다이오드 (D₃, D₄)의 각각의 저항치를 D₁, D₂의 각 저항치(Ro)와 같게하면, 콜렉터간의 저항치(Rcc = Ro)가 되어, 제6도의 종래회로의 경우와 비교하여 1/2이 된다.

이 콜렉터간 저항(Rcc)의 저감과, 이득가변증폭기(VGA)의 이득가변범위의 폭 및 주파수 특성의 대역폭과의 사이의 관계에 대하여 설명한다. 여기서 R₄= R₅라 하면, 식(1)은 다음과 같이 된다.

여기서, 이득변화율(G/Go)은,

이 되어, 제6도의 종래회로에 비하면, R₄를 고정으로 했을 때, 이득변화율의 최대치(G/Go)max는 Rccmax일 때,

으로 변하지 않으나, 그 최소치(G/Go)min은 Rccmin일 때,

가 되기 때문에, 1/2만큼 더 낮게 할 수 있게 된다. 따라서 이득가변 범위의 폭이 본 발명의 것에서는 넓어진다.

반대로, 제6도의 것과 동일폭의 이득가변 범위로 했을 때, 식(4)로부터 알 수 있는 바와 같이, 제1도의 본 발명에서 저항기(R₄)는 제6도의 것에 비하여 1/2이면 되게 된다. 제1도의 회로에서 저항기(R₄, R₅)의 값이 1/2이 되면, Q₁, Q₂의 콜렉터 임피던스(Zc)도 마찬가지로 내려가기 때문에(Zc는 대략 R₄ 또는 R₅와 같다.), Q₁, Q₂의 콜렉터에 발생하는 AC신호 성분도 작아져서 그 결과 미러효과에 의한 영향을 작게 할 수 있다. 따라서 이득가변증폭기의 대역폭의 상한 주파수는 더 높게할 수가 있다.

이상 설명한 본 발명의 실시예에 있어서는 이하와 같은 변경이 가능하다. 먼저 첫째로, 더 작은 콜렉터간 저항(Rcc)을 실현하기 위하여, 제1도의 전류제어식 가변저항부(20, 30)대신에 제3도에 나타낸 바와 같은 전류제어식 저항부(20x, 30x)를 사용할 수가 있다. 이것에서는 가변저항부(20, 30)중의 각 다이오드(D₁∼D₄)를 2개의 직렬접속인 다이오드 D₁a 및 D₁b∼D₄a 및 D₄b로 치환하고 있다. 필요하면 병렬접속의 다이오드수를 증가하는 것도 가능하다. 둘재로, 이들 제1도의 저항부(20, 30) 대신에 제4도에 나타낸 저항부(20y, 30y)를 사용할 수도 있다. 이것에서는 이득조절용의 가변저항부(20y)가 캐스코드 증폭기로부터의 전류의 인출이 아니라 그것에 전류의 송입(D₁c, D₂c)을 행하고, 그리고 DC레벨 보정용의 가변저항부(30y)가 전류의 입출(D₃c, D₄c)을 행하게 되어 있다. 이 경우 관계하는 전류원(22, 34)의 전류의 방향이 반대가 되도록 변경하면 된다. 이와같은 전류의 인출/송입의 관계를 반대로 하는 것은 제3도의 것에도 적용할 수 있다. 셋째로, 본 발명은 당업자에는 명백한 바와같이, 제1도의 Q₁∼ Q₄로서 NPN 트랜지스터 대신 PNP트랜지스터를 사용한 것에도 마찬가지로 적용할 수가 있다.

이상 설명한 본 발명에 의하면, 전기적인 이득가변 제어가 행해지는 그대로 이득가변 증폭기에 있어서, 추가하는 소자가 최소한의 간단한 구성으로, 주파수특성의 대역폭과 이득가변범위의 폭과의 상관의 정도를 저감할 수 있다. 따라서, 보다 광대역의 오실로스코프에 사용하기 위하여, 필요에 따라 대역폭을 더욱 넓게 한 이득가변증폭기를 실현할 수가 있다.

Claims

이득가변증폭기(VGA)으로서, 가) 한쌍의 제1 및 제2 캐스코드 증폭기(10, 12)를 포함하는 차동형 캐스코드 수단(1)에 있어서, 그 제1캐스코드증폭기(10)는 입력단자(100)와 출력단자를 가지는 제1에미터 접지증폭단(Q₁)과 그 증폭단의 상기 출력단자에 제1저항기(R₄)를 거쳐 접지한 입력단자와 출력단자 (102)를 가지는 제1베이스 접지증폭단(Q₃)을 포함하고 그 제2캐스코드 증폭기(12)는 입력단자(120)와 출력단자를 가지는 제2에미터 접지증폭단(Q₂)과, 그 증폭단의 상기 출력단자에 제2저항기(R₅)를 거쳐 접속한 입력단자와 출력단자(122)를 가지는 제2베이스 접지증폭단(Q₄)을 포함하고 있는 차동형 캐스코드 증폭기수단(1)과; 나) 제1전류제어식의 가변저항수단(20; 20x; 20y)를 포함하는 이득조절수단(2)에 있어서, 그 제1전류제어식 가변저항수단은 상기 제1에미터 접지증폭단(Q₁)의 상기 출력단자와 상기 제2에미터 접지증폭단(Q₂)의 상기 출력단자와의 사이에 접속되어 있고, 이들 출력단자로부터 인출하는 방향 또는 그들 출력 단자에 송입하는 방향중의 한쪽의 방향의 제1전류(I1; I1x; I1y)의 크기에 관계되는 가변의 저항치를 가지는 이득조절수단(2)과, 다) 제2전류제어식의 가변저항수단(30; 30x; 30y)을 포함하는 DC레벨 보정수단(3)에 있어서, 그 제2전류제어식 가변저항수단은 상기 제1에미터 접지증폭단(Q₁)의 상기 출력단자와 상기 제2에미터 접지증폭단(Q₂)의 상기 출력단자와의 사이에 상기 제1전류 제어식, 가변저항수단과 병렬로 접속되어 있고, 그들 출력단자로부터 인출하는 방향 또는 그들 출력단자에 송입하는 방향중의 다른쪽의 방향인 제2전류(12; 12x; 12y)의 크기에 관계된 가변의 저항치를 가지고 있는 DC레벨 보정수단(3)을 구비한 이득가변 증폭기.
제1항에 있어서, 가) 상기 제1가변저항수단(20; 20x)은 출력단자로부터 상기 제1전류(I1; I1x)를 인출하는 제1쌍의 다이오드수단(D₁; D₂ ; D₁a ; D₁b; D₂a; D₂b)로 이루어지고, 그 제1쌍의 다이오드수단은 그 캐소드가 서로 접속된 상호접속부(J1 ; J1x)을 가지고 또 애노드가 상기 제1 및 제2에미터 접지증폭단의 상기 출력단자에 각각 접속되며, 나) 상기 제2가변저항수단(30 ; 30x)은 상기 출력단자에 상기 제2전류 (I2 ; I2x)를 송입하는 제2쌍의 다이오드수단(D₃; D₄ ; D₃a ; D₃b, D₄a, D₄b)로 이루어지고, 그 제3쌍의 다이오드수단은 그 애노드가 서로 접속된 상호접속부(J2 ; J2x)를 가지고, 또 캐소드가 상기 제1 및 제2의 에미터 접지증폭단의 상기 출력단자에 각각 접속된 것을 특징으로 하는 이득가변 증폭기.
제1항에 있어서, 가) 상기 제1가변저항수단(20y)은 상기 출력단자에 상기 제1전류(I1y)를 송입하는 제1쌍의 다이오드수단(D₁c, D₂c)로 이루어지고 그 제1쌍의 다이오드수단은 그 애노드가 서로 접속된 상호접속부(J1y)를 가지고, 또 캐소드가 상기 제1 및 제2에 에미터 접지증폭단의 상기 출력단자에 각각 접속되어 있고, 나) 상기 제2가변저항수단(30y)은 상기 출력단자로부터 상기 제2전류(I2y)를 인출하는 제2쌍의 다이오드수단(D₃ c, D₄c)로 이루어지고, 그 제2쌍의 다이오드수단은 그 캐소드가 서로 접속된 상호접속부(12y)를 가지고, 또 애노드가 상기 제1 및 제2 에미터접지증폭단의 상기 출력단자에 각각 접속된 것을 특징으로 하는 이득가변 증폭기.
제2항 또는 제3항에 있어서, 상기 이득조절수단(2)은 다시 가) 상기 제1쌍의 다이오드수단의 상호 접속부에 접속한 제어식 전류원(22)으로서 이득의 설정치(Ev)에 따른 크기로 상기 상호접속부에 대한 상기 제1전류를 발생하는 제어식 전류원(22)을 포함하고, 상기 DC레벨 보정수단(3)은 다시 가) 상기 제1베이스 접지증폭단(Q₃)이나, 또는 상기 제2베이스 접지증폭단(Q₄)의 상기 출력단자의 전압의 DC레벨을 검출하는 DC레벨 검출수단(32)과, 나) 상기 제2쌍의 다이오드수단의 상기 상호접속부에 접속되어 상기 검출한 DC레벨에 응답하고, 상기 검출한 DC레벨이 소정의 레벨(Er)을 유지하는데 필요한 크기로 상기 상호 접속부에 대한 상기 제2전류를 발생하는 제어식 전류원(34)을 포함하고 있는 것을 특징으로 하는 이득가변 증폭기.
제4항에 있어서, 상기 이득조절수단의 상기 제어식 전류원(22)은 가) 상기 이득설정치에 대응하는 이득설정용 전압(Ev)을 발생하는 상기 이득제어전압원과, 나) 상기 이득설정용 전압을 받도록 접속되어, 그 이득설정용 전압의 크기에 따른 크기의 상기 제1전류를 발생하는 전압제어식 전류원(Q₅, IC₂, R₁₀)으로 이루어져 있는 것을 특징으로 하는 이득가변 증폭기.
제1항 내지 제5항중 어느 한항에 있어서, 상기 다이오드수단은 적어도 1개의 다이오드로 이루어진 것을 특징으로 하는 이득가변 증폭기.