KR100208666B1 - 자동이득 조절 회로 - Google Patents

Abstract

출력 직류 전압의 변동을 방지한 자동 이득 조절 회로가 개시되어 있다. 상기 자동 이득 조절 회로는, 컬렉터 저항을 구비하고 있는 한 쌍의 트랜지스터와, 상기한 트랜지스터의 이미터 단자의 사이에 연결되어 있는 제1 저항을 구비한다. 상기 한 쌍의 트랜지스터와 제1 저항의 접속점과 접지의 사이에는 2개의 이미터 저항이 각각 연결되어 있다. 상기한 이미터 저항의 접속점에는 2개의 다이오드가 역방향으로 연결되어 있다. 제2 저항은 2개의 다이오드와, 상기한 다이오드의 접속점과 조정 전압의 입력단의 사이에 연결되어 있다. 상기한 이미터 저항에는 전류원 병렬로 연결된다. 전류원을 이용하여 직류 바이어스 전압의 변동을 상쇄시켜 줌으로써 출력 전압의 직류 성분의 변동을 방지하면서 전압 이득이 변동을 방지할 수 있다.

Description

자동 이득 조절 회로

본 발명은 자동 이득 조절 회로에 관한 것으로, 특히 전압 이득이 가변되어도 그 출력 전압의 직류 성분이 일정한 자동 이득 조절 회로에 관한 것이다.

일반적으로 자동 이득 조절(Automatic Gain Control, AGC) 회로는 입력 레벨의 변동에 대하여 안정된 출력을 제공할 수가 있기 때문에 여러 가지 비디오 기기 및 오디오 기기의 회로에 널리 사용되어 오고 있다. 상기한 자동 이득 조절 회로는 외부의 전류 또는 전압에 의해서 이득이 조절되는 증폭기를 사용하여 구현된다.

이하, 첨부된 도면을 참조로 하여 종래의 자동 이득 조절 회로에 대하여 설명하기로 한다. 도 1은 종래의 자동 이득 조절 회로의 상세 구성 회로도이다. 도 1에 도시되어 있는 바와 같이 종래의 자동 이득 조절 회로는 전원 전압에 한쪽 단자가 각각 연결되어 있는 한 쌍의 컬렉터 저항(Rc)과, 상기 컬렉터 저항(Rc)의 다른 한쪽 단자에 컬렉터 단자가 각각 연결되어 있는 제1 및 제2 트랜지스터(Q1, Q2), 상기 제1 및 제2 트랜지스터(Q1, Q2)의 이미터 단자의 사이에 연결되어 있는 저항(R_E1), 상기 제1 및 제2 트랜지스터(Q1, Q2)와 저항(R_E1)의 접속점과 접지의 사이에 각각 연결되어 있는 2개의 제1 및 제2 저항(R_E1,R_E2), 상기 제1 및 제2 저항(R_E1, R_E2)의 접속점에 애노드 단자가 각각 연결되어 있고 캐소드 단자는 서로 접속되어 있는 제1 및 제2 다이오드들(D1, D2), 상기 제1 및 제2 다이오드들(D1, D2)의 접속점과 조정 전압(V_AGC)의 입력단의 사이에 연결되어 있는 입력 저항(R₁)으로 이루어진다.

상기와 같이 구성된 종래의 자동 이득 조절 회로의 동작 및 작용은 다음과 같다.

소신호 입력(vi)에 대하여 상기한 자동 이득 조절 회로의 전압 이득(Av)은 다음의 [식 1]과 같이 산출될 수 있다.

[식 1]

Av = Rc / R_E'

여기에서 R_E' 는 등가적인 이미터 저항 값을 나타낸다.

이 상태에서, 조정 전압(V_AGC)을 인가하게 되면, 두개의 제1 및 제2 다이오드(D1, D2)의 직류 바이어스 전류(I_D1, I_D2)는 다음의 [식 2]와 같이 산출된다.

[식 2]

I_D1= I_D2= (V_AGC- V_D- V_Q) / 2R₁= /1v / 2R₁

[식 2]에서 V_Q는 상기 제1 및 제2 트랜지스터(Q1, Q2)의 이미터 전압으로서, 상기 제1 및 제2 트랜지스터(Q1, Q2)의 입력 바이어스 전압에 의해 결정되므로 정전압이다.

또한, 제1 및 제2 다이오드(D1, D2)의 교류 등가 저항(rd)은 다음의 수식(3)과 같이 산출된다.

[식 3]

rd = V_T/ I_D

상기 [식 3]에서 V_T는 온도 전압(Thermal Voltage)이고, I_D는 다이오드의 직류 바이어스 전류이다.

상기 [식 3]의 다이오드 직류 바이어스 전류(I_D)에다 [식 2]를 대입하면, 제1 및 제2 다이오드(D1, D2)의 교류 등가 저항(rd)은 다음의 [식 4]와 같이 산출된다.

[식 4]

rd = (V_{T ·}2R₁) / /1v

그리고, 등가 이미터 저항값(R_E')은 대략적으로 (R_E!/2)와 다이오드 교류 등가 저항(rd)의 병렬 저항값이므로, 다음의 [식 5]와 같이 산출된다.

[식 5]

R_E'= (R_E!/2)//( (V_{T ·}2R₁) / /1v )

여기에서, 등가 이미터 저항 값(R_E')은 조정 전압(V_AGC)의 함수이고, 전압 이득(Av)은 등가 이미터 저항 값(R_E!/2)의 함수이므로, 조정 전압(V_AGC)에 의해서 이득 조절이 이루어짐을 알 수가 있다.

또한, 조정 전압(V_AGC)에 의해서 다이오드 직류 바이어스 전류(I_D)는 변화되지만, 트랜지스터(Q1, Q2)의 직류 이미터 전압은 거의 일정하므로 제1 및 제2 트랜지스터(Q1, Q2)의 직류 이미터 전류(I_E1)는 다음의 [식 6]과 같이 산출되며, 거의 변화되지 않는 것도 알 수가 있다.

[식 6]

I_E1= V_E1/ R_E2

반면에, 제1 및 제2 트랜지스터(Q1, Q2)의 직류 컬렉터 전류(Io)는 다음의 수식(7)과 같이 산출되며, 조정 전압(V_AGC)의 변화에 따라 변하게 된다.

[식 7]

Io ≒ I_E1- I_D

따라서, 상기한 종래의 자동 이득 조절 회로는, 트랜지스터의 직류 컬렉터 전류가 조정 전압에 의해서 변하기 때문에 출력 전압의 직류 성분이 변하게 되어, 다음 증폭단에서의 직류 바이어스 변동에 따른 왜곡이 발생되며, 이에 따라 다음 증폭단에서 입력 전압 범위에 대한 요구 조건이 증대되는 문제점이 있다. 그리고, 종래의 자동 이득 조절 회로에서는 출력 전압의 직류 성분이 변화되는 것을 방지하기 위하여 다음 단에서 커패시터를 많이 사용하게 되므로 회로의 부피가 커지게 되는 단점도 있다.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 본 발명의 목적은 전압 이득을 가변시켜도 그 출력 전압의 직류 성분이 일정한 자동 이득 조절 회로를 제공하는 데 있다.

도 1은 종래의 자동 이득 조절 회로의 회로도이다.

도 2는 본 발명의 바람직한 실시예에 따른 자동 이득 조절 회로의 회로도이다.

도 3은 본 발명의 바람직한 실시예에 따른 자동 이득 조절 회로의 전류원의 회로도이다.

*도면의 주요 부분에 대한 부호설명*

Q21, Q22, Q31, Q32 : 트랜지스터

D21, D22, D31, D32, D33, D3n : 다이오드

상기한 목적을 달성하기 위한 본 발명에 따른 자동 이득 조절 회로는 컬렉터 저항을 구비하고 있는 한 쌍의 트랜지스터; 상기 트랜지스터의 이미터 단자의 사이에 연결되어 있는 제1 저항; 상기 한 쌍의 트랜지스터와 제1 저항의 접속점과 접지의 사이에 각각 연결되어 있는 2개의 이미터 저항; 상기 이미터 저항의 접속점에 역방향으로 연결되어 있는 2개의 다이오드; 상기 다이오드의 접속점과 조정 전압의 입력단의 사이에 연결되어 있는 제2 저항; 및 상기 이미터 저항에 병렬로 연결되는 전류원으로 구성된다.

상기한 본 발명에 의하면, 이득을 변화시키더라도 출력 전압의 직류 성분의 변동이 없으므로 안정된 출력 전압을 공급할 수 있게 된다.

이하, 첨부된 도면을 참조로 하여 본 발명을 보다 상세하게 설명한다.

도 2는 본 발명의 일 실시예에 따른 자동 이득 조절 회로의 구성을 나타낸 상세 회로도이다.

도 2를 참조하면, 본 발명에 따른 자동 이득 조절 회로는 전원 전압에 한쪽 단자가 각각 연결되어 있는 한 쌍의 제1 및 제2 컬렉터 저항(Rc₂₁,Rc₂₂), 상기 제1 및 제2 컬렉터 저항(Rc₂₁,Rc₂₂)의 다른 한쪽 단자에 컬렉터 단자가 각각 연결되어 있는 제1 및 제2 트랜지스터(Q21, Q22), 상기 제1 및 제2 트랜지스터(Q21, Q22)의 이미터 단자의 사이에 연결되어 있는 제1 저항(R_E21), 상기 제1 및 제2 트랜지스터(Q21, Q22)와 제1 저항(R_E21)의 접속점과 접지의 사이에 각각 연결되어 있는 제2 및 제3 저항(R_E22및 R_E23), 상기 제2 및 제3 저항(R_E22, R_E23)의 접속점에 애노드 단자가 각각 연결되어 있고 캐소드 단자는 서로 접속되어 있는 제1 및 제2 다이오드(D21 및 D22), 상기 제1 및 제2 다이오드(D21, D22)의 접속점과 조정 전압(V_AGC)의 입력단의 사이에 연결되어 있는 제4 저항(R₂₁), 및 상기 제2 저항(R_E22) 및 제3 저항(R_E23)에 각각에 병렬로 연결되는 전류원(I₁/2)으로 이루어진다.

도 3은 도 2에 도시된 전류원(I₁/2)의 일 예를 나타낸 회로도이다. 도 3에 도시되어 있는 바와 같이, 상기 전류원(I₁/2)은, 조정 전압 신호선(V_AGC)에 순방향으로 직렬로 연결되어 있는 다수 개의 다이오드(D31∼ D3n), 상기한 다이오드에 베이스 단자가 각각 연결되어 있는 제3 및 제4 트랜지스터(Q31 및 Q32), 상기한 제3 및 제4 트랜지스터(Q31 및 Q32)의 각각의 이미터 단자와 접지 사이에 각각 연결되어 있는 제5 및 제6 저항(R_E31및R_E32)을 포함한다.

상기한 구성에 의한 본 발명의 자동 이득 조절 회로의 동작 및 작용은 다음과 이루어진다.

본 발명의 요지는 제1 및 제2 트랜지스터(Q21, Q22)의 이미터 단자에 각각 상기 전류원을 달아서, 이득 제어 전류인 다이오드 직류 바이어스 전류(I_D)가 흐르게 되더라도 상기한 전류원에 의하여 상쇄가 되도록 하는 구성으로 이루어진다.

본 발명의 자동 이득 조절 회로의 교류 회로 해석에 있어서는, 전류원(I₁/2)은 교류 회로적으로는 오픈 상태가 되므로 입출력 신호에는 전혀 영향을 주지 않는다.

그리고, 본 발명의 자동 이득 조절 회로의 직류 회로 해석에 있어서는, 다이오드 직류 바이어스 전류(I_D)가 전류원 전류(I₂)가 되도록, 즉 I_D=I₂가 되도록 전류원(I₁/2)을 조정하게 되면, 직류 출력 전압(Vo)이 [식 8]과 같이 산출됨으로써, 이로부터 직류 출력 전압(Vo)이 조정 전압(V_AGC)의 변화에 무관하게 됨을 알 수가 있다.

[식 8]

Vo = Vcc - Io Rc₂₁

즉, 직류 출력 전압(Vo)은 직류 바이어스 전류(I_D)의 변화에 대해서 무관하므로, 이득 조절에 의한 영향을 전혀 받지 않게 된다.

이 경우에, 전류원(I₁/2)은 다음의 [식 9]와 같은 관계를 가질 때 다이오드 직류 바이어스 전류(I_D)가 상쇄되어진다.

[식 9]

I₁/2 = (V_AGC- V_D- V_Q) / 2R₂₁

본 발명의 전류원은, 도 3에 도시되어 있는 바와 같이, 다음의 [식 10]과 같이 하여 구현한다.

[식 10]

Is = (V_AGC- nV_D- V_BE) / 2R₂₁

상기한 [식 9]와 [식 10]을 서로 비교하면, V_Q≒ n V_D임을 알 수가 있다. 이 경우에, V_Q와 nV_D사이의 오차를 감안하여 R_E값을 조정할 수가 있다.

상기한 바와 같이 본 발명에 의하면, 이득을 변화시키더라도 출력 전압의 직류 성분의 변동이 없으므로 안정된 출력 전압을 공급할 수가 있고, 이에 따라 다음단에서 노이즈 제거용 커패시터를 사용하지 않게 되므로 칩 사이즈를 줄일 수가 있고, 다음 단에서 직류 바이어스의 변동으로 인한 신호의 왜곡을 제거할 수가 있고, 다음 단에서의 입력 전압 변동에 따른 제약 조건을 완화시킬 수 있다.

본 발명은 상기 실시예를 이용하여 구체적으로 설명하였지만, 본 발명의 기술적 범위가 반드시 여기에만 한정되는 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량도 가능하다.

Claims (4)

1. 컬렉터 저항을 구비하고 있는 제1 및 제2 트랜지스터(Q21, Q22);

   상기 제1 및 제2 트랜지스터(Q21, Q22)의 이미터 단자 사이에 연결되어 있는 제1 저항(R_E21);

   상기 제1 및 제2 트랜지스터(Q21, Q22)와 제1 저항(R_E21)의 접속점과 접지의 사이에 각각 연결되어 있는 2개의 제2 및 제3 이미터 저항(R_E22,R_E23);

   상기 이미터 저항의 접속점에 역방향으로 연결되어 있는 제1 및 제2 다이오드(D21, D22);

   상기 제1 및 제2 다이오드(D21, D22)의 접속점과 조정 전압의 입력단의 사이에 연결되어 있는 제3 저항(R₂₁); 및

   상기 제2 및 제3 저항(R_E22,R_E23)에 병렬로 연결되는 전류원(I₁/2)을 포함하는 것을 특징으로 하는 자동 이득 조절 회로.
2. 제1항에 있어서, 상기 전류원은 조정 전압 신호선에 순방향으로 직렬로 연결되어 있는 다수 개의 다이오드(D31, D32, D33, ... ,D3n), 상기 다이오드(D31, D32, D33, ... ,D3n)에 베이스 단자가 각각 연결되어 있는 제3 및 제4 트랜지스터(Q31, Q32), 상기 제3 및 제4 트랜지스터(Q31, Q32) 각각의 이미터 단자와 접지의 사이에 각각 연결되어 있는 제5 및 제6 저항(R_E31,R_E32)을 포함하는 것을 특징으로 하는 자동 이득 조절 회로.
3. 제1항에 있어서, 상기 전류원은 다이오드의 직류 바이어스 전류의 변동을 상쇄시키는 것을 특징으로 하는 출력 직류전압의 변동을 방지한 자동 이득 조절 회로.
4. 제1항에 있어서, 상기 전류원의 이미터 저항은 바이어스 전류의 오차를 감안하여 설정되는 것을 특징으로 하는 출력 직류 전압의 변동을 방지한 자동 이득 조절 회로.