KR100218197B1 - 전류거울회로 - Google Patents

전류거울회로 Download PDF

Info

Publication number
KR100218197B1
KR100218197B1 KR1019920013165A KR920013165A KR100218197B1 KR 100218197 B1 KR100218197 B1 KR 100218197B1 KR 1019920013165 A KR1019920013165 A KR 1019920013165A KR 920013165 A KR920013165 A KR 920013165A KR 100218197 B1 KR100218197 B1 KR 100218197B1
Authority
KR
South Korea
Prior art keywords
transistor
current
resistor
circuit
mirror circuit
Prior art date
Application number
KR1019920013165A
Other languages
English (en)
Other versions
KR930003543A (ko
Inventor
이소시 다께다
시게요시 하야시
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR930003543A publication Critical patent/KR930003543A/ko
Application granted granted Critical
Publication of KR100218197B1 publication Critical patent/KR100218197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따르면, 제1pnp형 트랜지스터의 에미터는 제1저항을 개재하여 전원전압에 접속된다. 제1트랜지스터의 베이스와 콜렉터는 상호 접속되며, 그 접속점은 전류원을 개재하여 접지단자에 접속되어 있다.
제1pnp형 트랜지스터의 에미터는 제2저항을 개재하여 전원단자에 접속되고, 제1 및 제2트랜지스터의 베이스는 상호 접속된다.
또, 전류거울회로의 입력단자는 제1트랜지스터의 에미터에 접속되고, 출력단자는 제2트랜지스터의 콜렉터에 접속된다.

Description

전류거울회로
제1도는 본 발명에 따른 전류거울회로도.
제2도는 제1도의 전류거울회로를 2개 이용한 차동신호출력 회로도.
제3도는 제2도의 차동신호출력회로를 이용한 차동증폭기의 회로도.
제4도는 제2도의 차동신호출력회로를 이용한 승산기(multiplier)의 회로도.
제5도는 종래의 전류거울회로도.
* 도면의 주요부분에 대한 부호의 설명
1,2 : 전류거울회로 3 : 종래의 전류거울회로
4 : 입력단회로 5,7 : 3상한 승산회로
6 : 4상한 승산회로
본 발명은 전류거울회로에 관한 것으로, 특히 음향기기, 영상기기 등의 신호처리회로에 사용되고, 낮은 전원전압에서도 동작 가능한 전류거울회로에 관한 것이다.
제5도는 종래의 전류거울회로의 일예로서, 정전워전압 Vcc 측에 pnp형 트랜지스터를 사용한 회로도이다.
이 회로는 트랜지스터 Q1, Q2와 저항 R1, R2로 구성되어 있다. 트랜지스터 Q1은 에미터가 저항 R1을 개재하여 전원전압 Vcc에 접속되고, 베이스와 콜렉터가 상호 접속되며, 베이스와 콜렉터의 접속점이 입력단자에 접속되어 있다. 트랜지스터 Q2는 에미터가 저항 R2를 개재하여 전원전압 Vcc에 접속되고, 베이스는 트랜지스터 Q1의 베이스와 상호 접속되어 있으며, 콜렉터는 출력단자에 접속되어 있다.
이와같이, 트랜지스터 Q1과 트랜지스터 Q2의 베이스가 서로 접속되어 동전위에 있으므로 트랜지스터 Q1, Q2가 능동상태에 있을 때는 전원단자와 트랜지스터 Q1의 베이스 간의 전압강하는 전원단자와 트랜지스터 Q2의 베이스 간의 전압강하와 같다. 즉, 저항 R1에 의한 전위차와 1Vf(베이스-에미터간의 내부전위 장벽에 상응하는 전압)의 합은 저항 R2에 의한 전위차와 1Vf의 합과 같다.
따라서, 저항 R1과 저항 R2의 저항치에 따라 저항 R1을 흐르는 전류와 저항 R2를 흐르는 전류와의 관계가 결정된다. 특히, 저항 R1과 저항 R2의 저항치를 같게 하면, 저항 R1 및 R2를 통해 흐르는 2개의 전류치는 실질적으로 동일하게 된다.
그 결과, 미소한 전류의 차이를 무시하면, 입력단자에서 전단회로로 흐르는 입력신호전류 Iin와 같은 출력신호전류 Iout가 출력단자에서 후단회로 또는 부하로 흘러나온다. 특히 전류변동분만을 신호전류로 하면 입력신호전류와 출력신호전류와는 잘 일치하므로, 이 회로는 신호전류의 방향을 반전하기 위하여 널리 사용되고 있다.
상술한 바와같이, 종래의 전류거울회로에 있어서는 전원단자와 트랜지스터 Q1의 베이스 전압간의 전압강하는 저항 R1에 의한 전위차와 1Vf의 합과 같다. 입력단자가 트랜지스터 Q1의 베이스에 직접 접속되어 있으므로 전원단자와 입력단자 간의 전압강하도 동일한 값을 갖는다.
상기 전압관계는 입력신호전압이 전원전압 Vcc에 대하여 이 전압강하분 만큼 낮은 전압을 초과한 경우에는 신호전류의 방향을 적절하게 반전시킬 수 없다. 즉, 상기 회로는 정상동작을 하지 않는다. 다르게 말하면, 전원전압 Vcc에는 유효한 신호전압에 대하여 저항 R1에 의한 전위차와 1Vf의 합 이상의 여유가 필요하다.
그러나, 근년의 기기의 소형화, 특히 소형 밧데리를 갖는 휴대용 기기가 장시간 작동할 수 있도록 하는 요구가 점증하고, 또한 IC 패턴의 미세화에 기인하여 항복전압(breakdown voltge) 저하 등의 제약도 있으므로 전원전압이 충분한 여유를 갖는 것을 전제로한 종래의 전류거울회로에 있어서 기기의 회로설계가 아주 어려운 상황에 이르고 있다.
이와같은 종래기술의 문제점을 해결하기 위하여, 본 발명의 목적은 입력신호전압의 최대치와 전원전압과의 차가 보다 작아도 정상동작이 가능한 전류거울회로를 실현하고, 그것에 의해 저소비전력, 저전원전압을 갖는 기기의 회로설계의 유연성 제고에 기여하는데 있다.
본 발명의 전류거울회로는 제1기준전압단자 및 제2기준전압단자와, 제1기준전압단자에 접속되어 있는 제1저항 및 제2저항과, 정전류원과, 에미터가 제1저항을 개재하여 제1기준전압단자에 접속되고, 베이스와 콜렉터가 상호 접속되며, 베이스와 콜렉터의 접속점이 정전류원을 통해 제2기준전압단자에 접속되어 있는 제1트랜지스터 및, 에미터가 제2저항을 개재하여 제1기준전압단자에 접속되고, 베이스가 제1트랜지스터의 베이스에 접속되며, 제1트랜지스터와 동일한 접합형을 갖는 제2트랜지스터를 구비하며, 상기 제1트랜지스터의 에미터와 제2트랜지스터의 콜렉터는 전류거울회로의 입력단자와 출력단자에 각각 접속되어 있다.
다음에, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명에 따른 전류거울회로를 도시한다. 제1도에 도시한 바와같이, 전류거울회로는 pnp형 트랜지스터 Q1, Q2, 저항 R1, R2로 구성되어 있다. 트랜지스터 Q1은 에미터가 저항 R1을 개재하여 전원단자에 접속되고, 베이스와 콜렉터가 상호 접속되며, 베이스와 콜렉터의 접속점이 정전류원을 통해 접지단자에 접속되어 있다. 트랜지스터 Q2는 에미터가 저항 R2을 통해 전원단자에 접속되어 있으며, 베이스는 트랜지스터 Q1의 베이스와 상호 접속되어 있다. 전류거울회로의 입력단자는 트랜지스터 Q1의 에미터에 접속되어 있고, 출력단자는 트랜지스터 Q2의 콜렉터에 접속되어 있다.
트랜지스터 Q1과 Q2는 pnp형 트랜지스터 일 수도 있다. 전원단자는 다른 형태의 바이어스점일 수도 있으며, 접지단자는 다른 형태의 기준점일 수도 있다.
이상과 같은 구성을 갖는 전류거울회로에 있어서, 트랜지스터 Q1은 전류 I1을 발생하는 정전류원에 의해 항상 능동상태를 유지하고 있다. 트랜지스터 Q1과 Q2의 베이스가 상호 접속되어서 동전위를 가지므로 트랜지스터 Q1과 Q2가 능동상태로 있을때 전원단자와 트랜지스터 Q1의 베이스간의 전압 강하는 전원단자와 트랜지스터 Q2의 베이스 간의 전압강하와 같다. 즉, 저항 R1에 의한 전위치와 1Vf의 합은 저항 R2에 의한 전위차와 1Vf의 합과 같다.
그러므로 종래회로의 경우와 같이, 저항 R1과 R2의 저항치에 따라 저항 R1을 흐르는 전류와 저항 R2를 흐르는 전류와의 관계가 결정된다. 특히, 저항 R1과 저항 R2의 저항치를 갖게 하면, 저항 R1 및 R2를 통해 흐르는 2개의 전류치는 실질적으로 동일하게 된다.
또한 입력단자가 트랜지스터 Q1의 에미터와 저항 R1과의 접속점에 접속되어 있으므로 저항 R1을 통해 흐르는 전류가 입력단자에서 전단회로로 흐르는 입력신호전류 Iin과 트랜지스터 Q1의 에미터전류의 합과 같다. 그러므로, 예를들면, 베이스전류의 변화 및 장치특성 등에 의해 발생하는 미소한 전류의 차이를 무시하면, 저항 R1을 통해 흐르는 전류와 같은 출력신호전류 Iout가 출력단자에서 후단회로 또는 부하로 흘러나온다.
저항 R1을 통해 흐르는 전류가 정전류원에 의해 일정하게 유지된다는 사실을 고려하면 특히 전류변동분을 신호전류로 하는 경우에 입력신호전류와 출력신호전류는 서로 잘 일치하며, 신호전류의 방향이 반전된다.
이러한 방법에 있어서, 상기 전류거울회로는 전류변동분을 신호전류로 하는한 종래회로와 같은 작용을 한다.
또한, 입력단자가 트랜지스터 Q1의 에미터와 저항 R1과의 접속점에 접속되어 있으므로 전원단자와 입력단자 간의 전압강하는 종래회로의 것보다도 트랜지스터 Q1에기인한 1Vf만큼 적게된다.
일반적으로, 1Vf(베이스-에미터 간 내부 전위장벽에 상응하는 전압)는 실리콘 트랜지스터의 경우에 약 0.6-0.7V 정도이나, 전원전압이 5V에서 3.3V 또는 그 이하의 값이 요구되어지는 현 상황에 있어서는 결코 무시할 수 있는 값이 아니다.
종래에는 2-4단의 신호처리마다 요구되던 신호전류의 반전이 3-5단마다 감소되는 것만으로도 신호의 열화방지에 의해 회로의 성능향상 및 집적도의 향상이 가능하며, 회로설계의 자유도가 비약적으로 향상된다.
그리고, 종래의 구성과 같은 단수(number of stages)의 회로구성을 사용하면, 다른 회로구성의 개량과 더불어서 종래의 경우보다 1Vf만큼 낮은 전원전압에서도 동작가능한 회로, 따라서, 소비전력도 적은 회로를 갖는 기기를 제공하는 것이 본 발명에 의해 가능하게 된다.
트랜지스터 Q1 및 Q2가 npn형으로 구성될지라도 상기 전류거울회로는 전원전압 Vcc의 극성과 신호전류의 방향에 관한 것을 제외하고는 전부 동일한 작용을 한다.
다음에, 상기 거울회로를 사용하는 차동신호출력회로에 대하여 제2도를 참조하여 설명한다.
차동신호출력회로는 2개의 입력신호전류 Iin1과 Iin2의 차에 따라서 출력신호전류 Iout를 출력한다.
본 발명의 전류거울회로(1)는 입력신호전류 Iin1를 받아서 이 입력신호전류를 반전하며 종래의 전류거울회로(3)는 이렇게 반전된 신호전류를 받아서 다시 반전한다.
본 발명의 전류거울회로(2)는 입력신호전류 Iin2를 받아서 입력신호전류를 반전하며, 이 반전된 신호전류는 회로(3)에서의 신호전류와 합류되어 출력신호전류 Iout를 출력한다. 여기서, 입력신호전류 Iin1이 2번 반전되는 반면 입력신호전류 Iin2는 한번만 반전되므로 2개의 입력신호의 차에따라 출력신호가 얻어진다.
따라서, 상기 차동출력회로는 2개의 입력신호전류의 차동신호를 출력할 수 있다. 또한 신호전류의 차를 연산하는 과정에서 정전류 I1과 I2의 성분이 상쇄될 수 있으므로 제2도의 차동신호출력회로는 종래보다 1Vf만큼 낮은 전원전압 Vcc에서도 종래의 전류거울회로만을 포함하는 차동신호출력회로와 완전히 동일한 동작이 가능하다.
제3도는 제2도의 차동신호출력회로를 응용한 차동증폭기의 회로도로서 2개의 입력단자 간의 전위차 Vin을 증폭하여 전압 Vout을 출력하는 것이다.
전위차 Vin는 이것을 받는 입력단회로(4)에 의해 차동증폭되며, 입력단회로(4)와 저항 R1, R1'를 공유하는 차동신호출력회로(5)에 의해 차동증폭되는 것에 의해 이 증폭된 신호성분을 갖는 전류가 부하저항 RL로 출력되고 부하저항 RL에 의해 전류-전압변환되어 전압 Vout가 출력단자에서 출력된다.
이 신호증폭의 과정에 있어서, 차동신호출력회로(5)가 보다 높은 전압레벨의 신호를 입력단회로(4)에서 받을 수 있으므로 입력단회로(4)도 보다 높은 전압레벨의 전위차 Vin의 신호를 입력할 수 있다. 그 결과, 제3도의 차동증폭기는 보다 큰 동상(同相)성분의 제거능력을 갖는다.
제4도는 제2도의 차동신호출력회로를 응용한 승산기의 회로도이다. 이 회로는 2개의 전위차신호 Vin1, Vin2를 승산한 값에 따라서 전압 Vout을 출력한다.
2개의 전위차신호 Vin1, Vin2는 이것을 받는 4상한 승산회로(6)에 의해 연산되어 2개의 위상이 다른 전류신호로 되고, 다음에 4상한 승산회로(6)와 저항 R1, R1'를 공유하는 본 발명의 차동신호출력회로(7)에 의해 차동증폭됨으로써 이 증폭된 신호성분을 갖는 전류가 부하저항 RL로 출력되고, 부하저항 RL에 의해 전류-전압변환되어서 전압 Vout가 출력단자에서 출력된다.
이 신호의 연산 및 증폭의 과정에 있어서도 제3도의 차동증폭기와 동일한 작용효과가 있으므로, 제4도의 승산기도 보다 높은 전압레벨의 전위차신호 Vin1과 Vin2를 이력할 수 있다. 그 결과, 이 승산기도 보다 큰 동상성분의 제거능력을 가지거나 또는 보다 낮은 값의 전원전압 Vcc에서도 정상동작을 할 수 있다.
이상과 같이, 본 발명에 따라서는 입력신호전압의 최대치와 전원전압과의 차가 종래보다 1Vf만큼 작아져도 정상동작이 가능한 전류거울회로를 실현할 수 있다. 그결과, 본 발명은 다음과 같은 이점을 제공할 수 있다. 즉, 회로설계의 자유도가 증대되고, 고성능을 가지는 동시에 저전원전압에서 동작가능한 기기를 제공할 수 있다.

Claims (2)

  1. 전류거울회로에 있어서, 제1기준전압단자 및 제2기준전압단자와, 제1기준전압단자에 접속되어 있는 제1저항 및 제2저항과, 정전류원과, 에미터가 제1저항을 개재하여 제1기준전압단자에 접속되고, 베이스와 콜렉터가 상호 접속되며, 베이스와 콜렉터의 접속점이 정전류원을 통해 제2기준전압단자에 접속되어 있는 제1트랜지스터 및, 에미터가 제2저항을 개재하여 제1기준전압단자에 접속되고, 베이스가 제1트랜지스터의 베이스에 접속되며, 제1트랜지스터와 동일한 접합형을 갖는 제2트랜지스터를 구비하며, 상기 제1트랜지스터의 에미터와 제2트랜지스터의 콜렉터는 전류거울회로의 입력단자와 출력단자에 각각 접속되어 있는 것을 특징으로 하는 전류거울회로.
  2. 제1항에 있어서, 상기 제1저항 및 제2저항은 동일한 저항값을 갖는 것을 특징으로 하는 전류거울회로.
KR1019920013165A 1991-07-25 1992-07-23 전류거울회로 KR100218197B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-208595 1991-07-25
JP3208595A JPH0529845A (ja) 1991-07-25 1991-07-25 カレントミラー回路

Publications (2)

Publication Number Publication Date
KR930003543A KR930003543A (ko) 1993-02-24
KR100218197B1 true KR100218197B1 (ko) 1999-09-01

Family

ID=16558808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013165A KR100218197B1 (ko) 1991-07-25 1992-07-23 전류거울회로

Country Status (3)

Country Link
US (1) US5357188A (ko)
JP (1) JPH0529845A (ko)
KR (1) KR100218197B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359072B1 (ko) 2021-10-08 2022-02-08 주식회사 에스티 이중 프레임 소음 감소형 방음판이 구비된 유지관리가 용이한 도어 개폐형 방음시설

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585749A (en) * 1994-12-27 1996-12-17 Motorola, Inc. High current driver providing battery overload protection
DE19523329C2 (de) * 1995-06-27 1997-10-16 Siemens Ag Schaltungsanordnung zur Stromtransformation
FR2752961A1 (fr) * 1996-08-30 1998-03-06 Philips Electronics Nv Controleur de tension a sensibilite aux variations de temperature attenuee
US6788134B2 (en) 2002-12-20 2004-09-07 Freescale Semiconductor, Inc. Low voltage current sources/current mirrors
US6992530B2 (en) * 2003-04-03 2006-01-31 Agilent Technologies, Inc. RF amplifier with improved impedance matching
US10042807B2 (en) * 2016-04-05 2018-08-07 Infineon Technologies Ag Differential bus receiver with four-quadrant input circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181811A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 可変抵抗回路
JPS59221014A (ja) * 1983-05-30 1984-12-12 Sony Corp 電圧電流変換回路
US4553048A (en) * 1984-02-22 1985-11-12 Motorola, Inc. Monolithically integrated thermal shut-down circuit including a well regulated current source
JP2715642B2 (ja) * 1990-08-22 1998-02-18 日本電気株式会社 半導体集積回路
JPH07112155B2 (ja) * 1990-11-16 1995-11-29 株式会社東芝 スイッチング定電流源回路
US5187429A (en) * 1992-02-20 1993-02-16 Northern Telecom Limited Reference voltage generator for dynamic random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359072B1 (ko) 2021-10-08 2022-02-08 주식회사 에스티 이중 프레임 소음 감소형 방음판이 구비된 유지관리가 용이한 도어 개폐형 방음시설

Also Published As

Publication number Publication date
JPH0529845A (ja) 1993-02-05
KR930003543A (ko) 1993-02-24
US5357188A (en) 1994-10-18

Similar Documents

Publication Publication Date Title
US4453092A (en) Comparator circuit having reduced input bias current
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
KR100218197B1 (ko) 전류거울회로
US4451800A (en) Input bias adjustment circuit for amplifier
US4283683A (en) Audio bridge circuit
US6903609B2 (en) Operational amplifier
EP0528659A1 (en) Impedance multiplier
US4017749A (en) Transistor circuit including source voltage ripple removal
JPH09105763A (ja) コンパレータ回路
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JP3178716B2 (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
US5059923A (en) Fractional load current detector
JPS631454Y2 (ko)
JP2818523B2 (ja) 集積回路装置
JP2665072B2 (ja) 増幅回路
JP2503887B2 (ja) 利得可変回路
JP2581163B2 (ja) 直結型アンプ
JP3063345B2 (ja) 飽和防止回路
JP2830516B2 (ja) 電流比較器
JP3172310B2 (ja) バッファ回路
JP3120580B2 (ja) インピーダンス補償回路
JP2914011B2 (ja) 電流スイッチ回路
JPH04369916A (ja) ノイズ減衰回路に使われるアクティブ高域加重値回路
JP2661138B2 (ja) 電流増幅回路
JPH01305609A (ja) 出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee