JPS59181811A - 可変抵抗回路 - Google Patents
可変抵抗回路Info
- Publication number
- JPS59181811A JPS59181811A JP58056050A JP5605083A JPS59181811A JP S59181811 A JPS59181811 A JP S59181811A JP 58056050 A JP58056050 A JP 58056050A JP 5605083 A JP5605083 A JP 5605083A JP S59181811 A JPS59181811 A JP S59181811A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistor
- switch
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Networks Using Active Elements (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本＃５明は、たとえば時定数回路の時定数切換えに用い
られる可変抵抗回路に関する。
られる可変抵抗回路に関する。
一般例晋曾機器に適用される雑音低減システムにおいて
、し１ル伸長、圧縮の時性を切シ換えるために低域Ｆ波
器の時定数を切り換えている。この場合、時定数回路を
構成する抵抗およびコンデンサのうち、一方の素子を固
定とし、他方の素子を懐数個の切り換えが可能なように
しておき、この仮数側の素子を選択的に切り換えている
。
、し１ル伸長、圧縮の時性を切シ換えるために低域Ｆ波
器の時定数を切り換えている。この場合、時定数回路を
構成する抵抗およびコンデンサのうち、一方の素子を固
定とし、他方の素子を懐数個の切り換えが可能なように
しておき、この仮数側の素子を選択的に切り換えている
。
然るに、上記のように仮数側の抵抗またはコンデンサを
切シ戻えることは、切換端子を多く必委とし、コストカ
市くなる欠点かあった。特に、上記時定数回路を果槓回
路化した場合、たとえば第１図に示すようにコンデンサ
１０を固定とし、２１固の抵抗１１．１２を切り換え便
用するものとすれば、１１固の出力端子（ピン）１３の
池に上記抵抗数に応じた数の入力端子（１：！’ン）ｚ
４．ｉ５が必要となって果槓回路のコストが６１、くな
る欠点かあった。
切シ戻えることは、切換端子を多く必委とし、コストカ
市くなる欠点かあった。特に、上記時定数回路を果槓回
路化した場合、たとえば第１図に示すようにコンデンサ
１０を固定とし、２１固の抵抗１１．１２を切り換え便
用するものとすれば、１１固の出力端子（ピン）１３の
池に上記抵抗数に応じた数の入力端子（１：！’ン）ｚ
４．ｉ５が必要となって果槓回路のコストが６１、くな
る欠点かあった。
不発１３１］は上記の事情に鑑みてなされたもので、１
個の入力’ｊ１ｒｉ子と１ （ｆｌａｉｌの出力端子と
の間の抵抗１１１をＨｊ：１岬イ呂号によって切シ換え
ａＪ能であり、端子数が少なくて済み、果（Ｊｉ回路化
に好適な町武抵抗回路を提供するものである。
個の入力’ｊ１ｒｉ子と１ （ｆｌａｉｌの出力端子と
の間の抵抗１１１をＨｊ：１岬イ呂号によって切シ換え
ａＪ能であり、端子数が少なくて済み、果（Ｊｉ回路化
に好適な町武抵抗回路を提供するものである。
即ち、不発１９」の可変抵抗回路は、入力端子にトラン
ジスタのベースを接、伏し、このトランジスタのエミッ
タと出力端子とのＩＷＩに抵抗を挿入してエミッタフォ
ロワを形成し、上記トランジスタのコレクタと電源との
間にカレントミラー１４２Ｉ鮨の人力１１υトランジス
タを挿入し、このカレントミラ−１別１泊の出力側トラ
ンジスタを前記菟Ｗとｒｉｆ前記抵抗の出力端子側一端
との曲に挿入し、上記カレントミラー回路に２ける前記
入力１１４１］ トランジスタおよびＷ１力側トランノ
スタのベースｉ［ｒＬ懐続点とＭｉＪ紀亀詠との間に電
子スイッチを挿入し、との′電子スイッチをスイッチ制
御卸信号によシスイッチ制（財）するようにしたことて
り、ｊ巨とするものである。
ジスタのベースを接、伏し、このトランジスタのエミッ
タと出力端子とのＩＷＩに抵抗を挿入してエミッタフォ
ロワを形成し、上記トランジスタのコレクタと電源との
間にカレントミラー１４２Ｉ鮨の人力１１υトランジス
タを挿入し、このカレントミラ−１別１泊の出力側トラ
ンジスタを前記菟Ｗとｒｉｆ前記抵抗の出力端子側一端
との曲に挿入し、上記カレントミラー回路に２ける前記
入力１１４１］ トランジスタおよびＷ１力側トランノ
スタのベースｉ［ｒＬ懐続点とＭｉＪ紀亀詠との間に電
子スイッチを挿入し、との′電子スイッチをスイッチ制
御卸信号によシスイッチ制（財）するようにしたことて
り、ｊ巨とするものである。
上記回路によれば、スイッチ制御１ａ−号による電子ス
イッチのスイ・ノチ状匹に応じてエミ９．タフォロワ接
系元のトランジスタかスイッチｊｊｔ’ｊ ｆｔ１ｕさ
れ、このスイッチ状、態に応じて出カシ・面子から上６
己トランノスタのエミッタ１ｔｌｌを児だインピーダン
スが変わる。
イッチのスイ・ノチ状匹に応じてエミ９．タフォロワ接
系元のトランジスタかスイッチｊｊｔ’ｊ ｆｔ１ｕさ
れ、このスイッチ状、態に応じて出カシ・面子から上６
己トランノスタのエミッタ１ｔｌｌを児だインピーダン
スが変わる。
したがって、従来の抵抗切換選択［１セ１冷に比べて必
要とする入出力端子数か少なくて済み、コスト低減がｅ
ＪＪ能になる。
要とする入出力端子数か少なくて済み、コスト低減がｅ
ＪＪ能になる。
実施例
以下、図面を参照して不発明の一実施ヴ１」を１，１−
細に説明する。
細に説明する。
第２図は呆偵回路化されたＤＪ変抵抗回路の基本構成を
示しており、２１および２２は東依回路の外部端子の一
部としての入力端子および出力端子である。上記入力端
子２１はＮＰＮ形のトランジスタＱ１のベースに接続さ
れ１このトランジスタＱ＋ のエミツタは抵抗Ｒ１をデ
「して１ＪｉＪｉじ出力ｊ７Ｗ子２２に接かノこされて
いる。２３はカレントミラー回珀てめシ、その入力端の
ＰＮＰ形トランジスタＱ ２ と出刃側のＰＮＰ形トラ
ンジスタＱ３とのエミッタ１ＩＩＩ槓比はにＮであシ、
それぞれのエミッタは嶌妹（たとえば＋ｖｃｃ屯位）に
琺絖され、それぞれのコレクタは対応して前ＢＩ２ Ｎ
ＰＮ形トランジスタＱｌのコレクタおよび出力端子２２
に接続されている。２４は電子スイッチであって、これ
は上記カレントミラー回路２３のトランジスタＱ２
、Ｑ３のベース相１ｉ接続点と前記十Ｖ。ｃ ′Ｉ４１
諒に檄絖されている。
示しており、２１および２２は東依回路の外部端子の一
部としての入力端子および出力端子である。上記入力端
子２１はＮＰＮ形のトランジスタＱ１のベースに接続さ
れ１このトランジスタＱ＋ のエミツタは抵抗Ｒ１をデ
「して１ＪｉＪｉじ出力ｊ７Ｗ子２２に接かノこされて
いる。２３はカレントミラー回珀てめシ、その入力端の
ＰＮＰ形トランジスタＱ ２ と出刃側のＰＮＰ形トラ
ンジスタＱ３とのエミッタ１ＩＩＩ槓比はにＮであシ、
それぞれのエミッタは嶌妹（たとえば＋ｖｃｃ屯位）に
琺絖され、それぞれのコレクタは対応して前ＢＩ２ Ｎ
ＰＮ形トランジスタＱｌのコレクタおよび出力端子２２
に接続されている。２４は電子スイッチであって、これ
は上記カレントミラー回路２３のトランジスタＱ２
、Ｑ３のベース相１ｉ接続点と前記十Ｖ。ｃ ′Ｉ４１
諒に檄絖されている。
第３凶は上記第２図の回路の一具体し１ｊを示すもので
、第２区中と同一部分には四−符号を付しておシ、自行
「１己カレントミラー回路２３のトランジスタＱ２
、Ｑ３の谷エミッタに憶抗Ｒ２。
、第２区中と同一部分には四−符号を付しておシ、自行
「１己カレントミラー回路２３のトランジスタＱ２
、Ｑ３の谷エミッタに憶抗Ｒ２。
Ｒ３を挿入し、力し・ントミラー回路２３の出力側トラ
ンジスタＱ３のコレクタおよび前記抵抗Ｒ、の接続点Ａ
と出力端子２２との間に抵抗Ｒ４を挿入し、出力端子２
２と接地端との筒にコンデンサＣを１妾続している。ま
た、前記゛電子スイッチ（第２図２４）としてＰＮＰ形
のトランジスタＱ４を用い、このトランジスタＱ４のオ
ン、オフ勿１戎子スイッチ２５にょシ９用Ｉ卸するよう
にしている。即ち、このスイッチ２５は、前記トランジ
スタＱ４のベースをｖｃｃ砥源または接地端に選択的に
接続するだめのものである。
ンジスタＱ３のコレクタおよび前記抵抗Ｒ、の接続点Ａ
と出力端子２２との間に抵抗Ｒ４を挿入し、出力端子２
２と接地端との筒にコンデンサＣを１妾続している。ま
た、前記゛電子スイッチ（第２図２４）としてＰＮＰ形
のトランジスタＱ４を用い、このトランジスタＱ４のオ
ン、オフ勿１戎子スイッチ２５にょシ９用Ｉ卸するよう
にしている。即ち、このスイッチ２５は、前記トランジ
スタＱ４のベースをｖｃｃ砥源または接地端に選択的に
接続するだめのものである。
Ｒ５は上記トランジスタＱ４のベースと前日己スイッチ
２５との由］に接続された過′電流保、浸月Ｊ抵抗であ
る。
２５との由］に接続された過′電流保、浸月Ｊ抵抗であ
る。
なお、上記回路においては、説明の１１６単化のために
カレントミラー回路２３のトランジスタＱ２ 、Ｑ３
の特注を同一とし、そのエミッタ面積化を１＝１とし
、ミラー比を１：１とするように抵抗Ｒ２，Ｒ３の唾を
同一（たとえばそれぞれ２にΩ）としている。また、抵
抗Ｒ４のｉ直（たとえば１００Ω）は抵抗Ｒ，の値（た
とえば１０にΩ）に比べて非常に小さく、保−用抵抗Ｒ
５の値はたとえば１０にΩ、コンデンサＣ＼ の値は０．１μＦである。
カレントミラー回路２３のトランジスタＱ２ 、Ｑ３
の特注を同一とし、そのエミッタ面積化を１＝１とし
、ミラー比を１：１とするように抵抗Ｒ２，Ｒ３の唾を
同一（たとえばそれぞれ２にΩ）としている。また、抵
抗Ｒ４のｉ直（たとえば１００Ω）は抵抗Ｒ，の値（た
とえば１０にΩ）に比べて非常に小さく、保−用抵抗Ｒ
５の値はたとえば１０にΩ、コンデンサＣ＼ の値は０．１μＦである。
第４図は上記スイッチ用トランジスタＱ４がオンのとき
の上古己ＬＥＪ始のノ・イブリッドπ型等１曲１！Ｅ１
尾の一部を乃くすもので、ここでは計真の簡略イしのた
めにトランジスタＱ１のベースは接地状、茸、ヅである
ものとする。そして、ｒπはトランジスタＱ１の小・１
６号人力抵抗、τ１は上記小細°号人力低づ冗ｒ３の両
端電圧、釉はトランジスタＱ１の相等コンダクタンスで
あって、トランジスタ、ちり、Ｂ、Ｅ、Ｃはトランジス
タＱ＋のベースｙｉｉｉ ＋エミッタノ；１．．コレク
タ端であり、（−υ１）はｔ’！！ｌ己エミ、り端Ｅの
電位である。
の上古己ＬＥＪ始のノ・イブリッドπ型等１曲１！Ｅ１
尾の一部を乃くすもので、ここでは計真の簡略イしのた
めにトランジスタＱ１のベースは接地状、茸、ヅである
ものとする。そして、ｒπはトランジスタＱ１の小・１
６号人力抵抗、τ１は上記小細°号人力低づ冗ｒ３の両
端電圧、釉はトランジスタＱ１の相等コンダクタンスで
あって、トランジスタ、ちり、Ｂ、Ｅ、Ｃはトランジス
タＱ＋のベースｙｉｉｉ ＋エミッタノ；１．．コレク
タ端であり、（−υ１）はｔ’！！ｌ己エミ、り端Ｅの
電位である。
（矢に、Ｈ：Ｊ（８己トランノスタＱ４がオンのときの
Ｑ’ｌＪ７己接続点Ａに２けるインピーダンスＺＩを求
めてみる。エミ、り端Ｅにおける電圧（−ｖ、 ）は、
抵抗Ｉｔ 、に流れる小信号電流をｔｘ″″Ｃ表わすと
次式で示される。
Ｑ’ｌＪ７己接続点Ａに２けるインピーダンスＺＩを求
めてみる。エミ、り端Ｅにおける電圧（−ｖ、 ）は、
抵抗Ｉｔ 、に流れる小信号電流をｔｘ″″Ｃ表わすと
次式で示される。
−でｌ ”’ （ｇｒｎ ”ｌ ＠ｚ ） ｒｙｃ
・・・（１）ｊｄ帆点Ａにおける′ｒ比圧（−υ
工）は次式で示される。
・・・（１）ｊｄ帆点Ａにおける′ｒ比圧（−υ
工）は次式で示される。
〜υニーーｉｘ・■七１−υｌ ・・・（２
）上式（１） 、 （２）から、インピーダンスｚ１は
次式の如く求まる。
）上式（１） 、 （２）から、インピーダンスｚ１は
次式の如く求まる。
ここで、ｇｎｌｒ、＝相・β・ｒｅ＝β〉１但し、βは
トラ７ジヌタＱ１の電びｉｉ： Ｄｍ ｌ陽率である。
トラ７ジヌタＱ１の電びｉｉ： Ｄｍ ｌ陽率である。
一方、第５図は前記スイッチ用トランジスタＱ４がオフ
のときの回路のノ・イブリッドπ型等価回路の一部を示
すもので、トランジスタＱ＋のベースが接地状態である
ものとして前記接続点Ａのインピーダンスｚ２を求めて
みる。エミッタ端Ｅにおける′電圧（−υ１）は、抵抗
Ｒ，に流れる小信号電流を？’ｘ＋で表わすと次式で示
される。
のときの回路のノ・イブリッドπ型等価回路の一部を示
すもので、トランジスタＱ＋のベースが接地状態である
ものとして前記接続点Ａのインピーダンスｚ２を求めて
みる。エミッタ端Ｅにおける′電圧（−υ１）は、抵抗
Ｒ，に流れる小信号電流を？’ｘ＋で表わすと次式で示
される。
一υｓ ＝ （ｇ、ｎ’＋７１ ｚＸｌ ） ｒ
ｚ ・・・（４）−接続点Ａにおける電圧（
−でＸ）は次式で示される。
ｚ ・・・（４）−接続点Ａにおける電圧（
−でＸ）は次式で示される。
−ｖｘ＝−ｉＸ１ ・Ｒ４−υ１・＝ （５）また、接
続点Ａを流れる小信号′覗流をｔｘとすると ｉｘ＝ ｉｘｌ ＋ ｇ、ｒｌｖｌ ＝
・（６）が成立する。したかって、上式（４バ５） （
６）からインピーダンスＺ２ｔｒ１次式の如く求まる。
続点Ａを流れる小信号′覗流をｔｘとすると ｉｘ＝ ｉｘｌ ＋ ｇ、ｒｌｖｌ ＝
・（６）が成立する。したかって、上式（４バ５） （
６）からインピーダンスＺ２ｔｒ１次式の如く求まる。
ここで、ｇｍｒ７ｃ＞１である。
上述したように、トランジスタＱ４かオンの場合におけ
る接続点ＡからトランジスタＱ ｌ側を兄たインピーダ
ンスＺｌに比べて、トランジスタＱ４かオフの揚脅にお
けるインピーダンス■ Ｚ２ば７になっていることが分る。したがって、上ｍｌ
卯笈抵抗回路を低域Ｐ波器の抵抗部に用いれば、任意の
時定数をもったＥ波器を形成することができる。
る接続点ＡからトランジスタＱ ｌ側を兄たインピーダ
ンスＺｌに比べて、トランジスタＱ４かオフの揚脅にお
けるインピーダンス■ Ｚ２ば７になっていることが分る。したがって、上ｍｌ
卯笈抵抗回路を低域Ｐ波器の抵抗部に用いれば、任意の
時定数をもったＥ波器を形成することができる。
なお、第３図の回路における抵抗Ｒ４は時定表父の補正
のために用いられておシ、その１直は呵記砥仇Ｒ１の服
に比べて非常に小烙いので、前記の如く計算した接続点
Ａのインピーダンスを出力端子２２のインピーダンスと
ほぼ見做すことができる。また、上記回路において、ト
ランジスタＱ１のエミッタ電流を１００μＡとすると１
γ８くＲ１であシ、トランジスタＱ、がオンの場合にお
ける時定数Ｔ、は Ｔ ｒ ＃Ｚ１・（貴Ｒ４−Ｃ１＝ １０にΩＸ Ｏ，
１１１Ｆ ＝ １ ｍｓとなる。また、トランジスタＱ
、がオフの場合における時定数Ｔ２は となる。
のために用いられておシ、その１直は呵記砥仇Ｒ１の服
に比べて非常に小烙いので、前記の如く計算した接続点
Ａのインピーダンスを出力端子２２のインピーダンスと
ほぼ見做すことができる。また、上記回路において、ト
ランジスタＱ１のエミッタ電流を１００μＡとすると１
γ８くＲ１であシ、トランジスタＱ、がオンの場合にお
ける時定数Ｔ、は Ｔ ｒ ＃Ｚ１・（貴Ｒ４−Ｃ１＝ １０にΩＸ Ｏ，
１１１Ｆ ＝ １ ｍｓとなる。また、トランジスタＱ
、がオフの場合における時定数Ｔ２は となる。
上述したような可変抵抗回路によれは、１個の入力端子
２１と１個の出力端子２２との間の抵抗値を切換選択す
ることができ、切換抵抗数に応じた複数の入力端子を必
要としないで済むので、集積回路化に際してコスト低減
を図ることができる。なお、力し−ントミラー回路２３
の動作をオン、オフ＋ｌｆ！Ｉ （ｍｌするだめのトラ
ンジスタスイッチＱ４を１ｌｉｌ１曲１する１ｇ号は果
槓回路外部端子の一部を大川して入力することかＯＴ能
である。
２１と１個の出力端子２２との間の抵抗値を切換選択す
ることができ、切換抵抗数に応じた複数の入力端子を必
要としないで済むので、集積回路化に際してコスト低減
を図ることができる。なお、力し−ントミラー回路２３
の動作をオン、オフ＋ｌｆ！Ｉ （ｍｌするだめのトラ
ンジスタスイッチＱ４を１ｌｉｌ１曲１する１ｇ号は果
槓回路外部端子の一部を大川して入力することかＯＴ能
である。
また、力Ｌ・ントミラー回路２３の電流比（ミラー比）
を任意に設定することによって出力端子２２かもトラン
ジスタＱ１のエミッタ側を見たインピーダンスを任意に
設定可能である。
を任意に設定することによって出力端子２２かもトラン
ジスタＱ１のエミッタ側を見たインピーダンスを任意に
設定可能である。
また、上記実施圀における各トランジスタのＰＮＰ形と
ＮＰＮ形とを逆にすると共に電源の極性’ｃ−Ｍにして
も、前述したと１８ｊ ・１ｆｆｌの動作が得られるＯ 〔発明の幼果〕 上述したように本発明の６３４抵抗回路によれば、１個
の入力端子と１１固の出力端子との同のＪＡＡ＋ｔ＊を
制御ｊ中信号によって切シ侠えｉｊＪ能であるので、端
子数が少なくて所み、果槓回路化してたとえば低域Ｐ波
器の抵抗部に用いて時定数の切り侠えによシＦ波器時性
を切シ換える場合なとに好適である。
ＮＰＮ形とを逆にすると共に電源の極性’ｃ−Ｍにして
も、前述したと１８ｊ ・１ｆｆｌの動作が得られるＯ 〔発明の幼果〕 上述したように本発明の６３４抵抗回路によれば、１個
の入力端子と１１固の出力端子との同のＪＡＡ＋ｔ＊を
制御ｊ中信号によって切シ侠えｉｊＪ能であるので、端
子数が少なくて所み、果槓回路化してたとえば低域Ｐ波
器の抵抗部に用いて時定数の切り侠えによシＦ波器時性
を切シ換える場合なとに好適である。
第１図は従来の時定数切換回路を示す回路図、纂２図は
本発明に係る口■変抵抗回路の基本構成を示す回路図、
第３図は第２図の回路の一共体列を示す回路図、第４図
および第５図はそれぞれ第３図の回路におけるトランジ
スタＱ４がオン、オフのときに対応する等価回略図であ
る。 ２ノ・・・入力端子、２２・・・出力端子、２′３・・
・カレントミラー回路、２４・・・′電子スイッチ、Ｑ
＋ ”−Ｑ ４ ・・トランジスタ、Ｒ１・・・抵抗
。 出願人代理人 弁理士 鈴 江 武 彦第４図 第２図 第３図
本発明に係る口■変抵抗回路の基本構成を示す回路図、
第３図は第２図の回路の一共体列を示す回路図、第４図
および第５図はそれぞれ第３図の回路におけるトランジ
スタＱ４がオン、オフのときに対応する等価回略図であ
る。 ２ノ・・・入力端子、２２・・・出力端子、２′３・・
・カレントミラー回路、２４・・・′電子スイッチ、Ｑ
＋ ”−Ｑ ４ ・・トランジスタ、Ｒ１・・・抵抗
。 出願人代理人 弁理士 鈴 江 武 彦第４図 第２図 第３図
Claims (1)
- 入力端子にベースが接続されたトランジスタと、このト
ラ７ノスタのエミッタと出力端子との間に接続された抵
抗と、Ａｉｌ記トランジスタのコレクタと＝ｍとのｆ’
ｔｉｊに入力側ｊトランノスタが挿入され、この入力側
トランジスタにカレントミラー接続された出力側トラン
ジスタが前記電源と前記抵抗の出力端子側一端に接続さ
れたカレントミラー回路と、このカレントミラー回路に
おけるｉｉ■記人力仙］トランジスタお上ひ出力側トラ
ンジスタのベース相互接続点と前記）（（Ａとの間に接
続さ７１スイ、チ市１ｊ岬侶号によ多スィッチ１ｉｌｉ
御される電子スイッチとを具備することを％畝とする町
変砥抗回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056050A JPS59181811A (ja) | 1983-03-31 | 1983-03-31 | 可変抵抗回路 |
| DE8484103428T DE3479948D1 (en) | 1983-03-31 | 1984-03-28 | Variable resistance circuit |
| EP84103428A EP0123909B1 (en) | 1983-03-31 | 1984-03-28 | Variable resistance circuit |
| US06/595,438 US4540896A (en) | 1983-03-31 | 1984-03-30 | Variable resistance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056050A JPS59181811A (ja) | 1983-03-31 | 1983-03-31 | 可変抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181811A true JPS59181811A (ja) | 1984-10-16 |
| JPH0467368B2 JPH0467368B2 (ja) | 1992-10-28 |
Family
ID=13016252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056050A Granted JPS59181811A (ja) | 1983-03-31 | 1983-03-31 | 可変抵抗回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4540896A (ja) |
| EP (1) | EP0123909B1 (ja) |
| JP (1) | JPS59181811A (ja) |
| DE (1) | DE3479948D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442858B1 (ko) * | 1997-11-18 | 2004-09-18 | 삼성전자주식회사 | 테스트 회로의 자동 저항 변환 장치 및 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3835378A1 (de) * | 1988-10-18 | 1990-04-19 | Telefunken Electronic Gmbh | Rc-tiefpassschaltung |
| DE69017936T2 (de) * | 1989-04-17 | 1995-08-31 | Seiko Epson Corp | Treiber für einen Tintenstrahldrucker. |
| FR2667703A1 (fr) * | 1990-10-05 | 1992-04-10 | Philips Composants | Source de courant a rapport donne entre courant de sortie et d'entree. |
| JPH0529845A (ja) * | 1991-07-25 | 1993-02-05 | Rohm Co Ltd | カレントミラー回路 |
| DE69514168T2 (de) * | 1994-03-07 | 2000-08-31 | Koninkl Philips Electronics Nv | Einstellbare widerstandsvorrichtung mit regelschaltung |
| CN100362741C (zh) * | 2003-11-11 | 2008-01-16 | 浙江中控技术有限公司 | 数字式变阻装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761741A (en) * | 1972-06-21 | 1973-09-25 | Signetics Corp | Electrically variable impedance utilizing the base emitter junctions of transistors |
| GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
| US4339677A (en) * | 1979-12-21 | 1982-07-13 | Signetics Corporation | Electrically variable impedance circuit with feedback compensation |
| JPS59125115A (ja) * | 1982-12-30 | 1984-07-19 | Sony Corp | 可変時定数回路 |
-
1983
- 1983-03-31 JP JP58056050A patent/JPS59181811A/ja active Granted
-
1984
- 1984-03-28 EP EP84103428A patent/EP0123909B1/en not_active Expired
- 1984-03-28 DE DE8484103428T patent/DE3479948D1/de not_active Expired
- 1984-03-30 US US06/595,438 patent/US4540896A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442858B1 (ko) * | 1997-11-18 | 2004-09-18 | 삼성전자주식회사 | 테스트 회로의 자동 저항 변환 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0123909A3 (en) | 1986-09-10 |
| DE3479948D1 (en) | 1989-11-02 |
| EP0123909A2 (en) | 1984-11-07 |
| EP0123909B1 (en) | 1989-09-27 |
| US4540896A (en) | 1985-09-10 |
| JPH0467368B2 (ja) | 1992-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| JP3493215B2 (ja) | チャージポンプ回路 | |
| JPS59181811A (ja) | 可変抵抗回路 | |
| JPS6041805A (ja) | 電流切換回路 | |
| JPH01132127U (ja) | ||
| JPH0413695Y2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JP2597317Y2 (ja) | 基準電源回路 | |
| JPS6236146Y2 (ja) | ||
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS6012393Y2 (ja) | スピ−カ保護回路 | |
| JPH0221781Y2 (ja) | ||
| JP2908123B2 (ja) | 半導体装置 | |
| JPH035992Y2 (ja) | ||
| JPS5929397Y2 (ja) | 単安定回路 | |
| JPS623520A (ja) | 遅延回路 | |
| JPH0787347B2 (ja) | モノステ−ブルマルチバイブレ−タ | |
| JPS6096905A (ja) | トランジスタ回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS62122321A (ja) | 信号切替え回路 | |
| JPS5813017A (ja) | シユミツトトリガ回路 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 | |
| JPS60185412A (ja) | 振幅制限回路 | |
| JPS62162973A (ja) | パワ−センス回路 | |
| JPS5972220A (ja) | シユミツトトリガ−回路 |