JPH035992Y2 - - Google Patents
Info
- Publication number
- JPH035992Y2 JPH035992Y2 JP14757982U JP14757982U JPH035992Y2 JP H035992 Y2 JPH035992 Y2 JP H035992Y2 JP 14757982 U JP14757982 U JP 14757982U JP 14757982 U JP14757982 U JP 14757982U JP H035992 Y2 JPH035992 Y2 JP H035992Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- operational amplifier
- resistor
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000013016 damping Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【考案の詳細な説明】
この考案は二線式伝送器、特にダンピング回路
に特徴を有する二線式伝送器に関する。
に特徴を有する二線式伝送器に関する。
従来よりよく使用される二線式伝送器の回路接
続図を第１図に示している。同図において１はそ
の入力に圧力、温度あるいは流量等の物理量を受
けると、その物理量を容量変化、インダクタンス
変化、抵抗変化等に変換しさらにこの変化に応じ
た電圧変化ｅ１，ｅ２を出力する変換回路、Ｒ
１，Ｒ２は加算（演算）回路を構成する抵抗、２
は演算増幅器である。演算増幅器２の入力端と
c.c.電位間に接続される可変抵抗RDと演算増幅器
２の出力端と可変抵抗RDの可動端子に接続され
るコンデンサＣによりダンピング回路３が構成さ
れている。演算増幅器２の出力端はトランジスタ
Trのベース電極に接続されている。トランジス
タTrと出力抵抗R0は直列接続されて出力回路を
構成し、電源部（定電圧源もしくは定電流源）４
とc.c.電位間に接続されている。
続図を第１図に示している。同図において１はそ
の入力に圧力、温度あるいは流量等の物理量を受
けると、その物理量を容量変化、インダクタンス
変化、抵抗変化等に変換しさらにこの変化に応じ
た電圧変化ｅ１，ｅ２を出力する変換回路、Ｒ
１，Ｒ２は加算（演算）回路を構成する抵抗、２
は演算増幅器である。演算増幅器２の入力端と
c.c.電位間に接続される可変抵抗RDと演算増幅器
２の出力端と可変抵抗RDの可動端子に接続され
るコンデンサＣによりダンピング回路３が構成さ
れている。演算増幅器２の出力端はトランジスタ
Trのベース電極に接続されている。トランジス
タTrと出力抵抗R0は直列接続されて出力回路を
構成し、電源部（定電圧源もしくは定電流源）４
とc.c.電位間に接続されている。
Rfは帰還抵抗であつてこの抵抗の両端に発生
した電圧efは抵抗Ｒ３を介して演算増幅器２の
入力端に帰還されるようになつている。なお５は
電源（たとえばDC24V）、６は負荷である。
した電圧efは抵抗Ｒ３を介して演算増幅器２の
入力端に帰還されるようになつている。なお５は
電源（たとえばDC24V）、６は負荷である。
上記回路において抵抗RD及びコンデンサＣの
時定数回路すなわちダンピング回路３は、入力信
号が場合によつて大きく変動する場合（たとえば
ポンプ直後の流量信号）出力信号の変動を少くす
るために設けられている。このダンピング回路３
は、可変抵抗RDの可動端子をその電位が演算増
幅器２の入力端と同電位となるように移動した
とき時定数が最大（Ｒ２RD）となり、逆に可
変抵抗RDの可動端子をその電位がc.c.電位となる
ように移動したとき時定数が最小（０）となる。
時定数回路すなわちダンピング回路３は、入力信
号が場合によつて大きく変動する場合（たとえば
ポンプ直後の流量信号）出力信号の変動を少くす
るために設けられている。このダンピング回路３
は、可変抵抗RDの可動端子をその電位が演算増
幅器２の入力端と同電位となるように移動した
とき時定数が最大（Ｒ２RD）となり、逆に可
変抵抗RDの可動端子をその電位がc.c.電位となる
ように移動したとき時定数が最小（０）となる。
このようなダンピング回路３を含む従来の二線
式伝送器の欠点は可変抵抗RDの可動端子を急激
に移動させると、時定数の変化のみならずコンデ
ンサＣの充電電圧のため出力変動が生じること
と、コンデンサＣの初期条件よりすなわち演算増
幅器２の出力端が０電位である初期条件下におい
て、電源投入すると電源部４よりトランジスタ
Trあるいは演算増幅器２を形成するICを通じて
コンデンサＣに充電電流が流れその出力電流が第
３図に示すように一旦上昇することである。
式伝送器の欠点は可変抵抗RDの可動端子を急激
に移動させると、時定数の変化のみならずコンデ
ンサＣの充電電圧のため出力変動が生じること
と、コンデンサＣの初期条件よりすなわち演算増
幅器２の出力端が０電位である初期条件下におい
て、電源投入すると電源部４よりトランジスタ
Trあるいは演算増幅器２を形成するICを通じて
コンデンサＣに充電電流が流れその出力電流が第
３図に示すように一旦上昇することである。
この考案の目的は上記従来の二線式伝送器の欠
点を解消し、時定数を変化させても出力変動を生
じさせない、また電源投入時に出力電流上昇の生
じない、二線式伝送器を提供するにある。
点を解消し、時定数を変化させても出力変動を生
じさせない、また電源投入時に出力電流上昇の生
じない、二線式伝送器を提供するにある。
上記目的を達成するためにこの考案の二線式伝
送器は、演算回路と演算増幅器の一方の入力端間
に時定数回路を構成する抵抗を接続するととも
に、演算増幅器の前記入力端と出力端間に時定数
回路を構成するコンデンサを接続し、かつ出力回
路の出力抵抗と基準電位間にツエナダイオードを
設けてなるダンピング回路を特徴的に備えてい
る。
送器は、演算回路と演算増幅器の一方の入力端間
に時定数回路を構成する抵抗を接続するととも
に、演算増幅器の前記入力端と出力端間に時定数
回路を構成するコンデンサを接続し、かつ出力回
路の出力抵抗と基準電位間にツエナダイオードを
設けてなるダンピング回路を特徴的に備えてい
る。
以下、実施例によりこの考案をさらに詳細に説
明する。
明する。
第２図はこの考案の一実施例を示す二線式伝送
器の回路接続図である。
器の回路接続図である。
同図においてダンピング回路７以外は、第１図
に示す回路と同様に構成されている。ダンピング
回路７は、時定数回路を構成する可変抵抗RDと
コンデンサＣ及びツエナダイオードZDから構成
されている。
に示す回路と同様に構成されている。ダンピング
回路７は、時定数回路を構成する可変抵抗RDと
コンデンサＣ及びツエナダイオードZDから構成
されている。
可変抵抗RDは演算回路を構成する抵抗Ｒ２の
一端と演算増幅器２の入力端間に接続されてお
りまた、この演算増幅器２の入力端とその出力
端間にコンデンサＣが接続されており、さらに出
力抵抗R0とc.c.電位間にツエナダイオードZDが接
続されている。このツエナダイオードZDはその
ツエナ電圧VZが入力電圧ｅ１・ｅ２よりも大き
なものが選定され使用される。なお抵抗Ｒ２の出
力側端とc.c.電位間には抵抗Ｒ４が接続されてい
る。
一端と演算増幅器２の入力端間に接続されてお
りまた、この演算増幅器２の入力端とその出力
端間にコンデンサＣが接続されており、さらに出
力抵抗R0とc.c.電位間にツエナダイオードZDが接
続されている。このツエナダイオードZDはその
ツエナ電圧VZが入力電圧ｅ１・ｅ２よりも大き
なものが選定され使用される。なお抵抗Ｒ２の出
力側端とc.c.電位間には抵抗Ｒ４が接続されてい
る。
この実施例回路において、可変抵抗RDの抵抗
値を変化させても時定数が変るだけであり、演算
増幅器２への入力には影響が生じない。したがつ
て出力変動を与えることなく時定数を変化でき
る。
値を変化させても時定数が変るだけであり、演算
増幅器２への入力には影響が生じない。したがつ
て出力変動を与えることなく時定数を変化でき
る。
一方、電源投入時はコンデンサＣの演算増幅器
２の出力側の端子電圧がツエナダイオードZDに
より入力電圧ｅ１，ｅ２の電位よりも高く持ち上
げられているためコンデンサＣは常に演算増幅器
２の出力側が正となり、この方向から充電される
ことはなく、この回路の電源投入時の出力電流特
性は第４図に示す通りとなり出力電流値が一旦上
昇することはない。
２の出力側の端子電圧がツエナダイオードZDに
より入力電圧ｅ１，ｅ２の電位よりも高く持ち上
げられているためコンデンサＣは常に演算増幅器
２の出力側が正となり、この方向から充電される
ことはなく、この回路の電源投入時の出力電流特
性は第４図に示す通りとなり出力電流値が一旦上
昇することはない。
なお第３図、第４図においてtiは電源投入時点
を示している。
を示している。
以上のようにこの考案の二線式伝送器によれ
ば、タンピング回路の時定数回路構成用の抵抗を
演算回路と演算増幅器の入力の一端間に接続しか
つ時定数回路構成用のコンデンサを演算増幅器の
前記入力の一端とその出力端間に接続するもので
あるから、その抵抗値等を変化して時定数を変え
ても出力に変動を与えることはない。その上出力
抵抗と基準電位間にツエナダイオードを設けるも
のであるからこのツエナダイオードのツエナ電圧
が入力電圧よりも大となるものを選定し使用すれ
ば、電源投入時に出力電流が一旦上昇する不都合
も解消できる。
ば、タンピング回路の時定数回路構成用の抵抗を
演算回路と演算増幅器の入力の一端間に接続しか
つ時定数回路構成用のコンデンサを演算増幅器の
前記入力の一端とその出力端間に接続するもので
あるから、その抵抗値等を変化して時定数を変え
ても出力に変動を与えることはない。その上出力
抵抗と基準電位間にツエナダイオードを設けるも
のであるからこのツエナダイオードのツエナ電圧
が入力電圧よりも大となるものを選定し使用すれ
ば、電源投入時に出力電流が一旦上昇する不都合
も解消できる。
第１図は従来の二線式伝送器の回路接続図、第
２図はこの考案の一実施例を示す二線式伝送器の
回路接続図、第３図は第１図に示す二線式伝送器
の電源投入時の出力電流特性を示す図、第４図は
第２図に示す二線式伝送器の電源投入時の出力電
流特性を示す図である。 １……変換回路、２……演算増幅器、４……電
源部、７……ダンピング回路、Ｒ１，Ｒ２……演
算回路構成抵抗、RD……可変抵抗（時定数回路
構成用）、Ｃ……コンデンサ（時定数回路構成
用）、R0……出力抵抗、Tr……出力トランジス
タ、ZD……ツエナダイオード。
２図はこの考案の一実施例を示す二線式伝送器の
回路接続図、第３図は第１図に示す二線式伝送器
の電源投入時の出力電流特性を示す図、第４図は
第２図に示す二線式伝送器の電源投入時の出力電
流特性を示す図である。 １……変換回路、２……演算増幅器、４……電
源部、７……ダンピング回路、Ｒ１，Ｒ２……演
算回路構成抵抗、RD……可変抵抗（時定数回路
構成用）、Ｃ……コンデンサ（時定数回路構成
用）、R0……出力抵抗、Tr……出力トランジス
タ、ZD……ツエナダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 圧力、温度あるいは流量等の物理量を受けて電
気信号に変換する変換回路と、この変換回路より
の電気信号を受けて演算する演算回路と、演算増
幅器と、トランジスタ及び出力抵抗が直列接続さ
れる出力回路とを含む二線式伝送器において、 前記演算回路と前記演算増幅器の一方の入力端
間に時定数回路を構成する抵抗を接続するととも
に、演算増幅器の前記入力端と出力端間に時定数
回路を構成するコンデンサを接続し、かつ前記出
力回路の出力抵抗と基準電位間にツエナダイオー
ドを設けたことを特徴とする二線式伝送器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14757982U JPS5953499U (ja) | 1982-09-28 | 1982-09-28 | 二線式伝送器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14757982U JPS5953499U (ja) | 1982-09-28 | 1982-09-28 | 二線式伝送器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5953499U JPS5953499U (ja) | 1984-04-07 |
| JPH035992Y2 true JPH035992Y2 (ja) | 1991-02-15 |
Family
ID=30328141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14757982U Granted JPS5953499U (ja) | 1982-09-28 | 1982-09-28 | 二線式伝送器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953499U (ja) |
-
1982
- 1982-09-28 JP JP14757982U patent/JPS5953499U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5953499U (ja) | 1984-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| US4272822A (en) | Apparatus for converting a mechanical displacement to an electrical signal | |
| JPH04296999A (ja) | ２線式電圧調整形検出回路 | |
| JPH035992Y2 (ja) | ||
| JPS58149595A (ja) | 電流送信機 | |
| JPS632418A (ja) | 電圧制御発振器 | |
| JPH10293617A (ja) | 定電圧電源装置及び突入電流防止回路 | |
| JPH0117877Y2 (ja) | ||
| JPS6119141B2 (ja) | ||
| JPS59188226A (ja) | コンパレ−タ回路 | |
| JPS5942961B2 (ja) | マグネツト駆動回路 | |
| JPS5849045B2 (ja) | デンアツセイギヨガタマルチバイブレ−タ | |
| JPS6213429Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| JPS6118461Y2 (ja) | ||
| JPS6122478Y2 (ja) | ||
| JPS5862715A (ja) | スイツチングレギユレ−タ | |
| JPS5929397Y2 (ja) | 単安定回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6117628Y2 (ja) | ||
| JPS6135612A (ja) | 出力開閉素子の短絡保護回路 | |
| JPH0216447B2 (ja) | ||
| JPS6258566B2 (ja) | ||
| TH13841A3 (th) | วงจรอ่านข้อมูลสำหรับเซ็นเซอร์ชนิดเปลี่ยนแปลงค่าความต้านทานไฟฟ้า โดยใช้ออปแอมป์ร่วมกับโอทีเอ |