JPS591004B2 - プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ - Google Patents
プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タInfo
- Publication number
- JPS591004B2 JPS591004B2 JP55097459A JP9745980A JPS591004B2 JP S591004 B2 JPS591004 B2 JP S591004B2 JP 55097459 A JP55097459 A JP 55097459A JP 9745980 A JP9745980 A JP 9745980A JP S591004 B2 JPS591004 B2 JP S591004B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- programmable unijunction
- comparator
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
- H03K3/352—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region the devices being thyristors
- H03K3/3525—Anode gate thyristors or programmable unijunction transistors
Landscapes
- Manipulation Of Pulses (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明はプログラマブル・ユニジャンクション・トラン
ジスタを用いたコンパレータに関する。
ジスタを用いたコンパレータに関する。
一般にプログラマブル・ユニジャンクション・トランジ
スタ（ＰＵＴ）は第１図のような回路で用いられ、発振
器やタイマなどを構成する。
スタ（ＰＵＴ）は第１図のような回路で用いられ、発振
器やタイマなどを構成する。
ＰＵＴ自体の性質はゲート電圧ｖＧがアノード電圧Ｖｒ
より高い状態ではオフ（非導通）であり、逆にｖＧがＶ
ｒより低い状態ではオン（導通）Ｌ、ＰＵＴのカソード
電流ＩＫが保持電流以下になるとオフする性質を有する
。
より高い状態ではオフ（非導通）であり、逆にｖＧがＶ
ｒより低い状態ではオン（導通）Ｌ、ＰＵＴのカソード
電流ＩＫが保持電流以下になるとオフする性質を有する
。
従って第１図の回路においてＶｒの時間ｔに対する波形
は第２図のようになる。
は第２図のようになる。
図中ＶｓはＲ２・Ｖ ｃｃ／ （Ｒ１＋Ｒ２）で示され
、Ｖｃｃは電源電圧、Ｒ１、Ｒ２はＰＵＴのゲートに印
加するため電源電圧を分割する抵抗の抵抗値を示す。
、Ｖｃｃは電源電圧、Ｒ１、Ｒ２はＰＵＴのゲートに印
加するため電源電圧を分割する抵抗の抵抗値を示す。
前述のように従来、ＰＵＴは直流電源の供給を受け、第
２図のような波形を有する発振器として使用されている
。
２図のような波形を有する発振器として使用されている
。
本発明の目的は、ＰＵＴの新規な利用に関し、ＰＵＴを
用いて、トランジスタ保護回路等に応用される、ＰＵＴ
のオン時のスピードアップおよび動作にヒステリシス特
性をもたせ発振防止を可能にした、電位レベルの変化を
検出することのできるコンパレータを得ることにあり、
しかも該コンパレータの構成をそれ自身の電源が不要な
簡単なものとすることにある。
用いて、トランジスタ保護回路等に応用される、ＰＵＴ
のオン時のスピードアップおよび動作にヒステリシス特
性をもたせ発振防止を可能にした、電位レベルの変化を
検出することのできるコンパレータを得ることにあり、
しかも該コンパレータの構成をそれ自身の電源が不要な
簡単なものとすることにある。
本発明においては、入力電圧を分圧する回路において得
られる基準電圧がゲートに印加されているプログラマブ
ル・ユニジャンクション・トランジスタ、該フログラマ
プル・ユニジャンクション・トランジスタのアノードに
接続され、該入力電圧を分割した電圧と該基準電圧との
差Ｏこよりオン・オフ動作をする第１のトランジスタス
イッチ、および該プログラマブル・ユニジャンクション
・トランジスタのカソード側の出力によりオン・オフさ
れ、前記オンにより該入力電圧を分割する抵抗に並列に
別の抵抗を接続して分割電圧値を大きくするような第２
のトランジスタスイッチを具備し、それにより、プログ
ラマブル・ユニジャンクション・トランジスタのカソー
ドに、入力電圧に対しヒステリシス特性を有する出力が
得られるよう【こされたプログラマブル・ユニジャンク
ション・トランジスタを用いたコンパレータが提供され
る。
られる基準電圧がゲートに印加されているプログラマブ
ル・ユニジャンクション・トランジスタ、該フログラマ
プル・ユニジャンクション・トランジスタのアノードに
接続され、該入力電圧を分割した電圧と該基準電圧との
差Ｏこよりオン・オフ動作をする第１のトランジスタス
イッチ、および該プログラマブル・ユニジャンクション
・トランジスタのカソード側の出力によりオン・オフさ
れ、前記オンにより該入力電圧を分割する抵抗に並列に
別の抵抗を接続して分割電圧値を大きくするような第２
のトランジスタスイッチを具備し、それにより、プログ
ラマブル・ユニジャンクション・トランジスタのカソー
ドに、入力電圧に対しヒステリシス特性を有する出力が
得られるよう【こされたプログラマブル・ユニジャンク
ション・トランジスタを用いたコンパレータが提供され
る。
以下本発明の一実施例としてのＰＵＴを用いたコンパレ
ータについて第３図を用いて説明する。
ータについて第３図を用いて説明する。
まず端子４８．４９には比較されるべき入力電圧が供給
される。
される。
端子４８から抵抗３８および定電圧ダイオード３４を介
して端子４９に接続され、抵抗３８と定電圧ダイオード
３４の接続点からは抵抗３９および４０のそれぞれ一端
子へ接続される。
して端子４９に接続され、抵抗３８と定電圧ダイオード
３４の接続点からは抵抗３９および４０のそれぞれ一端
子へ接続される。
抵抗４０の他端子はＰＵＴ３１のゲート端子へ、ＰＵＴ
３１のカソード端子は出力端子５０、および抵抗４１お
よび４２のそれぞれ一端子へ、抵抗４１の他端子は端子
４９へ接続される。
３１のカソード端子は出力端子５０、および抵抗４１お
よび４２のそれぞれ一端子へ、抵抗４１の他端子は端子
４９へ接続される。
抵抗３９の他端子は第１のトランジスタスイッチを構成
するトランジスタ３２のベースへ、トランジスタ３２の
コレクタはＰ Ｕ’Ｔ ３１のアノードへ接続される。
するトランジスタ３２のベースへ、トランジスタ３２の
コレクタはＰ Ｕ’Ｔ ３１のアノードへ接続される。
トランジスタ３２のベースはダイオード３５を介してト
ランジスタ３２のエミッタへ接続される。
ランジスタ３２のエミッタへ接続される。
第２のトランジスタスイッチ３３はトランジスタ３６お
よび３７等から構成される。
よび３７等から構成される。
抵抗４２の他端子はトランジスタ３６のベースへ、トラ
ンジスタ３６のコレクタは抵抗４４の一端子へ、トラン
ジスタ３６のエミッタは端子４９へそれぞれ接続される
。
ンジスタ３６のコレクタは抵抗４４の一端子へ、トラン
ジスタ３６のエミッタは端子４９へそれぞれ接続される
。
抵抗４４の他端子はトランジスタ３７のベースおよび抵
抗４３の一端子へそれぞれ接続される。
抗４３の一端子へそれぞれ接続される。
抵抗４３の他端子は端子４８へ、トランジスタ３７のエ
ミッタは抵抗４５を介して端子４８へ接続される。
ミッタは抵抗４５を介して端子４８へ接続される。
抵抗４６と４７の接続点はトランジスタ３２のエミッタ
およびトランジスタ３７のコレクタと接続され、抵抗４
６および４７の他端子はそれぞれ端子４８および４９へ
接続される。
およびトランジスタ３７のコレクタと接続され、抵抗４
６および４７の他端子はそれぞれ端子４８および４９へ
接続される。
次に第３図のコンパレータの動作について説明する。
入力電圧が低く抵抗３８と定電圧ダイオード３４の接続
点すの電圧Ｖｂ（基準電圧）が抵抗４６と４７の接点ａ
の電圧Ｖａ（入力電圧の分割電圧）より庫いときにはＰ
ＵＴ３１はオフの状態である。
点すの電圧Ｖｂ（基準電圧）が抵抗４６と４７の接点ａ
の電圧Ｖａ（入力電圧の分割電圧）より庫いときにはＰ
ＵＴ３１はオフの状態である。
入力電圧が上昇しＶａ＞Ｖｂ＋ＶＢＢとなるとＰＵＴ３
１がオンとなり、ＰＵＴ３１に電流が流れ出力端子５０
が高レベルとなる。
１がオンとなり、ＰＵＴ３１に電流が流れ出力端子５０
が高レベルとなる。
ここにＶＢＥはトランジスタ３２のベースエミッタ間の
電圧である。
電圧である。
端子５０が高レベルとなることによりトランジスタ３６
およびトランジスタ３７がオンとなり抵抗４５が抵抗４
６に並列に接続されたことになる。
およびトランジスタ３７がオンとなり抵抗４５が抵抗４
６に並列に接続されたことになる。
ＶａはＰＵＴ３１に電流が流れることにより抵抗４６に
おける電圧降下が増加し、電圧が減少しようとするが上
述のように抵抗４５♂４６が並列接続されることによっ
てａ点の電圧Ｖａの高レベルを保持してＶａ＞Ｖｂ＋Ｖ
ＢＥの条件を満足し、従ってトランジスタ３２の導通状
態を維持し、ＰＵＴ３１の電流を持続させる。
おける電圧降下が増加し、電圧が減少しようとするが上
述のように抵抗４５♂４６が並列接続されることによっ
てａ点の電圧Ｖａの高レベルを保持してＶａ＞Ｖｂ＋Ｖ
ＢＥの条件を満足し、従ってトランジスタ３２の導通状
態を維持し、ＰＵＴ３１の電流を持続させる。
逆（こＰＵＴ３１の動作状態から入力電圧が減少する場
合には、抵抗４６に、トランジスタ３７がオンしている
ため並列に接続された抵抗４５の効果【こよりＶａが上
昇しており、ＰＵＴ３１がオンしたときの入力電圧より
もさらに低い入力電圧になっても前記Ｖ ａ ＞Ｖ ｂ
＋Ｖ Ｂ Ｂの条件を満足し、トランジスタ３２が導
通状態を続け、ＰＵＴ３１の導通状態すなわちオン状態
が続き、成仏より低下するとオフとなる。
合には、抵抗４６に、トランジスタ３７がオンしている
ため並列に接続された抵抗４５の効果【こよりＶａが上
昇しており、ＰＵＴ３１がオンしたときの入力電圧より
もさらに低い入力電圧になっても前記Ｖ ａ ＞Ｖ ｂ
＋Ｖ Ｂ Ｂの条件を満足し、トランジスタ３２が導
通状態を続け、ＰＵＴ３１の導通状態すなわちオン状態
が続き、成仏より低下するとオフとなる。
この特性が第５図のグラフに示される。
図中、横軸Ｖｉｎは入力電圧、縦軸Ｖ。は出力端子５０
の電圧を示し、Ｈは高レベル、Ｌは低レベルを表わす。
の電圧を示し、Ｈは高レベル、Ｌは低レベルを表わす。
このように入力対出力の特性はヒステリシス特性を有す
るものとなる。
るものとなる。
第４図はＰＵＴを使用したコンパレータをトランジスタ
保護回路に応用した例を示す。
保護回路に応用した例を示す。
すなわち、トランジスタブリッジ回路により負荷を駆動
する回路にＰＵＴを用いたコンパレータ５１を図示のよ
うに接続し、その入力電圧の高低を比較し、その出力に
よりアラーム回路等を動作させ、トランジスタ保護回路
を構成することができる。
する回路にＰＵＴを用いたコンパレータ５１を図示のよ
うに接続し、その入力電圧の高低を比較し、その出力に
よりアラーム回路等を動作させ、トランジスタ保護回路
を構成することができる。
この場合コンパレータには電源が不要であり、従って絶
縁された専用の電源を必要としない。
縁された専用の電源を必要としない。
本発明によれば、ＰＵＴを用いて、トランジスタ保護回
路等（こ応用される、ＰＵＴのオン時のスピードアップ
および動作Ｏこヒステリシス特性をもたせ発振防止を回
部にした、電位レベルの変化を検出することのできるコ
ンパレータを得ることができ、かつ該コンパレータの構
成をそれ自身の電源が不要な簡単なものにすることがで
きる。
路等（こ応用される、ＰＵＴのオン時のスピードアップ
および動作Ｏこヒステリシス特性をもたせ発振防止を回
部にした、電位レベルの変化を検出することのできるコ
ンパレータを得ることができ、かつ該コンパレータの構
成をそれ自身の電源が不要な簡単なものにすることがで
きる。
第１図は従来用いられているＰＵＴを用いた発振器の回
路図、第２図は第１図の発振器の出力波形を示す波形図
、第３図は本発明の一実施例としてのＰＵＴを用いたコ
ンパレータの回路図、第４図は第３図のコンパレータが
用いられる適用例を示す回路図、第５図は第３図のコン
パレータの入力電圧対出力電圧の関係を示す特性図であ
る。 ３１・・・・・・ＰＵＴｌ ３２・・・・・・トランジ
スタ、３３・・・・・・第２のトランジスタスイッチ、
３４・・・・・・定電圧ダイオード、３５・・・・・・
ダイオード、３６，３７・・・・・・トランジスタ、３
８．３９．４０．４１．４２゜４３．４４，４５，４６
，４７・・・〜・・抵抗、４８゜４９・・・・・・入力
端子、５０・・・・・・出力端子、５１・・・・・・Ｐ
ＵＴを用いたコンパレータ、Ｃｒ・・・・・・コンデン
サ、Ｐ・・・・・・ＰＵＴ、Ｒｒ、Ｒ１，Ｒ２・・・・
・・抵抗、Ｖｃｃ・・・・・・電源電圧。
路図、第２図は第１図の発振器の出力波形を示す波形図
、第３図は本発明の一実施例としてのＰＵＴを用いたコ
ンパレータの回路図、第４図は第３図のコンパレータが
用いられる適用例を示す回路図、第５図は第３図のコン
パレータの入力電圧対出力電圧の関係を示す特性図であ
る。 ３１・・・・・・ＰＵＴｌ ３２・・・・・・トランジ
スタ、３３・・・・・・第２のトランジスタスイッチ、
３４・・・・・・定電圧ダイオード、３５・・・・・・
ダイオード、３６，３７・・・・・・トランジスタ、３
８．３９．４０．４１．４２゜４３．４４，４５，４６
，４７・・・〜・・抵抗、４８゜４９・・・・・・入力
端子、５０・・・・・・出力端子、５１・・・・・・Ｐ
ＵＴを用いたコンパレータ、Ｃｒ・・・・・・コンデン
サ、Ｐ・・・・・・ＰＵＴ、Ｒｒ、Ｒ１，Ｒ２・・・・
・・抵抗、Ｖｃｃ・・・・・・電源電圧。
Claims (1)
- １ 入力端子を分圧する回路（こおいて得られる基準電
圧がゲートに印加されているプログラマブル・ユニジャ
ンクション・トランジスタ、該プログラマブル・ユニジ
ャンクション・トランジスタのアノードに接続され、該
入力電圧を分割した電圧と該基準電圧との差によりオン
・オフ動作をする第１のトランジスタスイッチ、および
該プログラマブル・ユニジャンクション・トランジスタ
のカソード側の出力によりオン・オフされ、前記オンに
より該入力電圧を分割する抵抗に並列に別の抵抗を接続
して分割電圧値を大きくするような第２のトランジスタ
スイッチを具備し、それにより、プログラマブル・ユニ
ジャンクション・トランジスタのカソードに、入力電圧
に対しヒステリシス特性を有する出力が得られるように
されたプログラマブル・ユニジャンクション・トランジ
スタラ用いたコンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55097459A JPS591004B2 (ja) | 1980-07-18 | 1980-07-18 | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55097459A JPS591004B2 (ja) | 1980-07-18 | 1980-07-18 | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723318A JPS5723318A (en) | 1982-02-06 |
| JPS591004B2 true JPS591004B2 (ja) | 1984-01-10 |
Family
ID=14192883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55097459A Expired JPS591004B2 (ja) | 1980-07-18 | 1980-07-18 | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS591004B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156514U (ja) * | 1984-03-28 | 1985-10-18 | 住友電気工業株式会社 | 低温用光フアイパ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173896U (ja) * | 1988-05-18 | 1989-12-11 | ||
| JP4839493B2 (ja) * | 2010-03-08 | 2011-12-21 | 龍治 角田 | 温冷治療器 |
-
1980
- 1980-07-18 JP JP55097459A patent/JPS591004B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156514U (ja) * | 1984-03-28 | 1985-10-18 | 住友電気工業株式会社 | 低温用光フアイパ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5723318A (en) | 1982-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3368139A (en) | Switching mode series voltage regulator | |
| US4774450A (en) | Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode | |
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| US3471792A (en) | Ac frequency to dc transducer | |
| JPS6145632A (ja) | 電流切換型論理回路 | |
| JPS632418A (ja) | 電圧制御発振器 | |
| JPS598430A (ja) | ゼロクロス制御回路 | |
| JPS5933857B2 (ja) | デンアツケンシユツカイロ | |
| US3721834A (en) | Stored energy regulating circuit | |
| JPH0331011B2 (ja) | ||
| JPS6022531B2 (ja) | シユミツト回路 | |
| JPS625687Y2 (ja) | ||
| JPS5942961B2 (ja) | マグネツト駆動回路 | |
| JPH0321082Y2 (ja) | ||
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPH0526539Y2 (ja) | ||
| JPS6243391Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPS6118461Y2 (ja) | ||
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS609857Y2 (ja) | 電源装置 | |
| JPS6231371B2 (ja) | ||
| JPS6119223A (ja) | 集積時間決定回路装置 | |
| SU1105875A1 (ru) | Ключевой стабилизатор посто нного напр жени | |
| JPH054048Y2 (ja) |