JPS5826850B2 - アステ−ブルマルチバイブレ−タ - Google Patents

アステ−ブルマルチバイブレ−タ

Info

Publication number
JPS5826850B2
JPS5826850B2 JP52080814A JP8081477A JPS5826850B2 JP S5826850 B2 JPS5826850 B2 JP S5826850B2 JP 52080814 A JP52080814 A JP 52080814A JP 8081477 A JP8081477 A JP 8081477A JP S5826850 B2 JPS5826850 B2 JP S5826850B2
Authority
JP
Japan
Prior art keywords
transistor
resistor
capacitor
switching transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52080814A
Other languages
English (en)
Other versions
JPS5414659A (en
Inventor
博 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP52080814A priority Critical patent/JPS5826850B2/ja
Publication of JPS5414659A publication Critical patent/JPS5414659A/ja
Publication of JPS5826850B2 publication Critical patent/JPS5826850B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/017Adjustment of width or dutycycle of pulses

Description

【発明の詳細な説明】 本発明は出力矩形波のHレベル期間とLレベル期間が独
立して設定できるアステーブルマルチバイブレークを1
個のコンデンサを用いて構成するものである。
従来より、最も多く用いられているアステーブルマルチ
バイブレークとしては第1図に示すようなものがあげら
れるが、第1図の回路の場合、出力端子0に現われる矩
形波のHレベル期間とLレベル期間の長さはそれぞれ抵
抗1とコンデンサ2による時定数、抵抗3とコンデンサ
4による時定数を適当に選定することによって独立して
設定することができるが、回路が対称形になっているた
め、コンデンサを2個必要とする欠点があった。
ちなみに、回路をモノリシックIC化する場合にはこれ
らのコンデンサはICの内部で形成することは難かしく
、そのため、ICの端子数が増加したり、外付部品が増
加するなどの問題があった。
本発明のアステーブルマルチバイブレークは以上のよう
な問題を解消するものである。
第2図は本発明の一実施例におけるアステーブルマルチ
バイブレークの回路結線図を示したもので、プラス側給
電線路5にはトランジスタ6のエミッタが接続され、前
記トランジスタ6のコレクタは抵抗7を介してトランジ
スタ8のベースに接続され、前記トランジスタ8のエミ
ッタは抵抗9を介してマイナス側給電線路10に接続さ
れ、同エミッタとプラス側給電線路5の間には抵抗11
が接続され、前記トランジスタ8のベースとマイナス側
給電線路10の間にはコンデンサ12が接続され、前記
トランジスタ8のコレクタはトランジスタ13のベース
に接続されるとともに抵抗14を介してプラス側給電線
路5に接続されている。
また、前記トランジスタ8のベースには抵抗15を介し
てトランジスタ16のベースが接続され、前記トランジ
スタ16のコレクタは抵抗17を介して前記トランジス
タ13のベースに接続され、前記トランジスタ13のエ
ミッタはプラス側給電線路5に接続され、同コレクタは
出力端子0に接続されるとともに、抵抗18を介してマ
イナス側給電線路10に接続されている。
さらに、前記トランジスタ13のコレクタには抵抗19
を介してトランジスタ20のベースが接続され、前記ト
ランジスタ20のコレクタは前記トランジスタ16のエ
ミッタに接続されるとともに、同エミッタはマイナス側
給電線路10に接続されている。
また、前記トランジスタ13のコレクタにはダイオード
21のアノードが接続され、前記ダイオード21のカソ
ードはダイオード22のカソードに接続されるとともに
抵抗23を介してマイナス側給電線路10に接続され、
前記ダイオード22のアノードは前記トランジスタ6の
ベースに接続されるとともに抵抗24を介してプラス側
給電線路5に接続されている。
尚、プラス側給電線路5はプラス側給電端子5′に接続
され、マイナス側給電線路10はマイナス側給電端子1
0′に接続されている。
さて、第2図に示したアステーブルマルチバイブレーク
についてその動作の概要を説明すると、まず、給電端子
間に直流電圧が印加され、プラス側給電線路5の電位が
第3図aに示す如く上昇したとすると、トランジスタ6
にはダイオード22、抵抗23を介してベース電流が流
れるから、前記トランジスタ6はオン状態となるが、ト
ランジスタ8、トランジスタ13、トランジスタ16、
トランジスタ20はいずれもオフ状態となっている。
前記トランジスタ6がオン状態になっている間は抵抗7
を介してコンデンサ12に充電が行なわれるが、前記コ
ンデンサ12の充電電圧が給電電圧を抵抗9と抵抗11
によって分圧したものにトランジスタ8のベース・エミ
ッタ間順方開立ち上がり電圧を加えたものよりも大きく
なると、前記トランジスタ8にはベース電流が流れ、同
時にコレクタ電流がトランジスタ13のベース・エミッ
タ間を通して流れるので、前記トランジスタ13にもコ
レクタ電流が流れ、前記トランジスタ13のコレクタ電
流の一部がトランジスタ20のベース電流となる。
前記トランジスタ20にベース電流が流れると同時にコ
レクタ電流がトランジスタ16のベース・エミッタ間を
通して流れるので前記トランジスタ16にもコレクタ電
流が流れ、前記トランジスタ16のコレクタ電流は前記
トランジスタ13のベース電流となる。
したがって、前記トランジスタ8にベース電流が流れて
、コレクタ電流が流れた瞬間に前記トランジスタ13、
前記トランジスタ16、前記トランジスタ20はオン状
態となり、この状態は前記トランジスタ8のコレクタ電
流が遮断されても、前記トランジスタ16にベース電流
が流れている間は持続される。
前記トランジスタ13がオン状態になると、ダイオード
21を通して抵抗23に前記トランジスタ13のコレク
タ電流の一部が流れるので、ダイオード22はオフ状態
になり、トランジスタ6のベース電流も遮断されるから
、前記トランジスタ6はオフ状態に移行してコンデンサ
12への充電は停止され、今度は抵抗15によって前記
コンデンサ12の充電電荷の放電が開始される。
尚、前記コンデンサ12への充電が停止されると同時に
トランジスタ8もオフ状態に移行する。
前記抵抗15による前記コンデンサ12の充電電荷の放
電に伴なって前記トランジスタ8のベース電位は下降し
続け、ついには前記トランジスタ16のベース電流が遮
断されるが、この瞬間に、前記トランジスタ16、トラ
ンジスタ13、トランジスタ20がオフ状態に移行し、
トランジスタ6が再びオン状態に移行して前記コンデン
サ12への充電が再び開始される。
以後、同様の動作を繰り返してその結果、トランジスタ
8のベース電位は第3図すの如く変化し、出力端子0に
は第3図Cに示すような信号波形が現われる。
さて、第2図に示した本発明のアステーブルマルチバイ
ブレークでは、トランジスタ6によって第1のスイッチ
が構成され、前記第1のスイッチを介して給電線路間に
接続された抵抗7とコンデンサ12の直列回路が構成さ
れているが、前記直列回路は、前記第1のスイッチの導
通によって前記コンデンサ12への充電を開始する充電
回路として動作する。
また、トランジスタ8は前記コンデンサ12の充電電圧
が抵抗9と抵抗11によってあらかじめ設定された値に
達したときに導通し、トランジスタ13による第2のス
イッチを導通せしめる検出手段を構成している。
さらに、トランジスタ20とトランジスタ16は前記コ
ンデンサ12の充電電圧があらかじめ設定された値(第
2図の実施例ではトランジスタ16のベース・エミッタ
間順方開立ち上がり電圧)にまで減少するまで前記第2
のスイッチの導通を持続させるスイッチング回路を構成
している。
また、コンデンサ12と、抵抗15と前記第3のスイッ
チの直列回路によって放電回路を構成している。
したがって第2図に示したアステーブルマルチバイブレ
ークでは第3図Cに示した出力矩形波のLレベル期間が
抵抗7とコンデンサ12の充電時定数によって定まり、
Hレベル期間が抵抗15とコンデンサ12の放電時定数
によって定まるので前記抵抗7と前記抵抗15の抵抗値
を適当に選ぶことによって出力矩形波のHレベル期間と
Lレベル期間が独立して設定できるだけでなく、1個の
コンデンサだけで回路を構成することができる。
また、第2図のアステーブルマルチバイブレークでは抵
抗15の抵抗値を可変することによってLレベル期間が
一定で、Hレベル期間が非常に広範囲に可変できる出力
矩形波が得られる。
尚、第2図に示したアステーブルマルチバイブレークで
は、第1のスイッチ、第2のスイッチ、第3のスイッチ
はいずれもバイポーラトランジスタを用いて構成してい
るが、電界効果トランジスタ、サイリスクなどを用いて
も同様に構成することができる。
さらに、第2図の実施例では出力端子0は第2のスイッ
チであるトランジスタ13の出力側に接続されているの
で、給電線路間(5−10間)への供給電圧に相当する
振幅を有する矩形波出力信号を取り出すことができるが
、第1のスイッチであるトランジスタ6の出力側に接続
してもよい。
以上に示したように本発明のアステーブルマルチバイブ
レークでは第2のスイッチの出力側に現われる矩形波信
号のLレベル期間を決定する充電回路、とHレベル期間
を決定する放電回路が共通のコンデンサと別個の抵抗に
よって構成されているため、1個のコンデンサでHレベ
ル期間とLレベル期間、あるいは出力信号の電位上昇期
間と電位下降期間を独立して設定することができ、大な
る効果を奏する。
【図面の簡単な説明】
第1図は従来例を示すアステーブルマルチバイブレーク
の回路結線図、第2図は本発明の一実施例におけるアス
テーブルマルチバイブレークの回路結線図、第3図は第
2図の各部信号波形図である。 0・・・・・・出力端子、5・・・・−・プラス側給電
線路、6・・・・・・トランジスタ(第1のスイッチ)
、7・・・・・・第1の抵抗、8・・・・・・トランジ
スタ(第2のスイッチを構成)、10・・・・・・マイ
ナス側給電線路、12・・・・・・コンデンサ、13・
・・・・・トランジスタ(第2のスイッチを構成)、1
5・・・・・・第2の抵抗、16・・・・・・トランジ
スタ(第3のスイッチを構成)、20・・・・・・トラ
ンジスタ(第3のスイッチを構成)。

Claims (1)

    【特許請求の範囲】
  1. 1 第1のスイッチングトランジスタを介して給電線路
    間に接続された抵抗とコンデンサによる充電回路と、前
    記コンデンサの充電電圧があらかじめ設定された第1の
    値に達したことを検出する検出手段と、該検出手段の出
    力によって導通し、前記第1のスイッチングトランジス
    タを遮断状態に移行せしめる第2のスイッチングトラン
    ジスタと、前記第2のスイッチングトランジスタの導通
    によって導通を開始し、前記コンデンサの充電電圧があ
    らかじめ設定された第2の値に達するまで導通状態を続
    けるスイッチング手段とを備え、該スイッチング手段の
    出力を前記検出手段の出力に加え合わせるとともに、前
    記第1あるいは第2のスイッチングトランジスタから供
    給電圧に相当する振幅を有する矩形波出力信号を取り出
    したことを特徴とするアステーブルマルチバイブレーク
JP52080814A 1977-07-05 1977-07-05 アステ−ブルマルチバイブレ−タ Expired JPS5826850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52080814A JPS5826850B2 (ja) 1977-07-05 1977-07-05 アステ−ブルマルチバイブレ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52080814A JPS5826850B2 (ja) 1977-07-05 1977-07-05 アステ−ブルマルチバイブレ−タ

Publications (2)

Publication Number Publication Date
JPS5414659A JPS5414659A (en) 1979-02-03
JPS5826850B2 true JPS5826850B2 (ja) 1983-06-06

Family

ID=13728921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52080814A Expired JPS5826850B2 (ja) 1977-07-05 1977-07-05 アステ−ブルマルチバイブレ−タ

Country Status (1)

Country Link
JP (1) JPS5826850B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592155U (ja) * 1982-06-29 1984-01-09 日本電気株式会社 樹脂封止集積回路
JPS6094066A (ja) * 1983-10-28 1985-05-27 Nippon Sanso Kk 容器入り食品の調理方法及びその装置
JP2541323B2 (ja) * 1988-12-23 1996-10-09 味の素株式会社 レトルト炊飯ごはんの製造方法

Also Published As

Publication number Publication date
JPS5414659A (en) 1979-02-03

Similar Documents

Publication Publication Date Title
US4359649A (en) Monolithically integrable squarewave pulse generator
JPS5826850B2 (ja) アステ−ブルマルチバイブレ−タ
US3022467A (en) Oscillator circuit with power transistor output stage
JPS598430A (ja) ゼロクロス制御回路
US3980901A (en) Trigger pulse generator circuit
JPH07120935B2 (ja) スイツチング回路
JPS641797Y2 (ja)
JPS635296Y2 (ja)
JPH0451091B2 (ja)
JPS6410134B2 (ja)
JPS645384Y2 (ja)
JPS587725Y2 (ja) パルス遅延回路
EP0086334A1 (en) Pulse duty conversion circuit
SU1228223A1 (ru) Симметричный мультивибратор
JPH0238509Y2 (ja)
SU1188864A1 (ru) Генератор импульсов
SU790203A1 (ru) Формирователь задержанных импульсов
JPS592329B2 (ja) 温度検出装置
JPH0526825Y2 (ja)
JPS5838435Y2 (ja) リセット信号発生回路
JPH0114729B2 (ja)
SU1026287A1 (ru) Релаксационный генератор
JPS5824510Y2 (ja) 単安定マルチバイブレ−タ
JPS6016983Y2 (ja) リセツト回路
JPH062345Y2 (ja) 近接スイツチ