JPH0451091B2 - - Google Patents
Info
- Publication number
- JPH0451091B2 JPH0451091B2 JP57106905A JP10690582A JPH0451091B2 JP H0451091 B2 JPH0451091 B2 JP H0451091B2 JP 57106905 A JP57106905 A JP 57106905A JP 10690582 A JP10690582 A JP 10690582A JP H0451091 B2 JPH0451091 B2 JP H0451091B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- schmitt trigger
- triangular wave
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、弛張発振器に係り、特に三角波の最
大及び、最小電圧の検出に好適な発振器に関す
る。
大及び、最小電圧の検出に好適な発振器に関す
る。
たとえば、従来の三角波発振器では、三角波の
最大及び、最小電圧、すなわち、上記発振器を構
成するシユミツト・トリガ回路のヒステリシス電
圧をその回路内で形成している。具体的に第１図
〜第３図で説明する。第１図は、シユミツト・ト
リガ回路を具体的に示した、三角波発振器の回路
図である。第２図は第１図のシユミツト・トリガ
回路の動作説明図、第３図は発振器の各部波形図
である。シユミツト・トリガ回路１の出力を用い
て、コンデンサ２への充放電電流源３，４を、ス
イツチ５で切り換えることにより、三角波発振器
を構成している。６は回路電源（電源電圧VCC）
である。シユミツト・トリガ回路１で、７，８，
９，１０はトランジスタ、１１，１２，１３，１
４、はそれぞれトランジスタ７，８のコレクタ抵
抗、エミツタ抵抗であり、抵抗値はR1、R2、R3、
R4（R3＞R4）である。１５はトランジスタ８のベ
ース抵抗である。トランジスタ７のオン、オフレ
ベルVON、VOFFは、概略抵抗１２，１３及び、１
１，１４の比で定まり、次のように表わされる。
最大及び、最小電圧、すなわち、上記発振器を構
成するシユミツト・トリガ回路のヒステリシス電
圧をその回路内で形成している。具体的に第１図
〜第３図で説明する。第１図は、シユミツト・ト
リガ回路を具体的に示した、三角波発振器の回路
図である。第２図は第１図のシユミツト・トリガ
回路の動作説明図、第３図は発振器の各部波形図
である。シユミツト・トリガ回路１の出力を用い
て、コンデンサ２への充放電電流源３，４を、ス
イツチ５で切り換えることにより、三角波発振器
を構成している。６は回路電源（電源電圧VCC）
である。シユミツト・トリガ回路１で、７，８，
９，１０はトランジスタ、１１，１２，１３，１
４、はそれぞれトランジスタ７，８のコレクタ抵
抗、エミツタ抵抗であり、抵抗値はR1、R2、R3、
R4（R3＞R4）である。１５はトランジスタ８のベ
ース抵抗である。トランジスタ７のオン、オフレ
ベルVON、VOFFは、概略抵抗１２，１３及び、１
１，１４の比で定まり、次のように表わされる。
VON＝R3／R2＋R3VCC＋VBE …(1)
VOFF＝R4／R1＋R4VCC＋VBE …(2)
ここで、VBEはトランジスタ７，８の導通時の
ベース・エミツタ間電圧（約0.7V）である。抵
抗１６，１７はトランジスタ１０のオン・レベル
を適当に定めるための抵抗である。第２図は、ト
ランジスタ８の出力を示したものである。第３図
は、イでトランジスタ８のコレクタ出力波形１
８、ロでトランジスタ７の入力波形（三角波）１
９を示している。以上のことから、トランジスタ
７のオン、オフレベル、すなわち三角波１９の最
大及び、最小電圧の検出に際しては、上記VON、
VOFFを別途設定しなければならない。それは、素
子数の増加につながるし、IC内では各素子間の
ばらつきも考慮しなければならないという問題が
ある。したがつて、例えば上記三角波１９とそれ
との比較電圧を入力とするPWM波（パルス幅変
調波）発生回路について、任意のパルス幅を得る
ための、前記三角波１９の比較電圧の設定が難し
くなるという問題点があつた。
ベース・エミツタ間電圧（約0.7V）である。抵
抗１６，１７はトランジスタ１０のオン・レベル
を適当に定めるための抵抗である。第２図は、ト
ランジスタ８の出力を示したものである。第３図
は、イでトランジスタ８のコレクタ出力波形１
８、ロでトランジスタ７の入力波形（三角波）１
９を示している。以上のことから、トランジスタ
７のオン、オフレベル、すなわち三角波１９の最
大及び、最小電圧の検出に際しては、上記VON、
VOFFを別途設定しなければならない。それは、素
子数の増加につながるし、IC内では各素子間の
ばらつきも考慮しなければならないという問題が
ある。したがつて、例えば上記三角波１９とそれ
との比較電圧を入力とするPWM波（パルス幅変
調波）発生回路について、任意のパルス幅を得る
ための、前記三角波１９の比較電圧の設定が難し
くなるという問題点があつた。
本発明の目的は、前記した従来技術の欠点を改
善し、発生した三角波の最大及び最小電圧間の任
意の電圧設定を容易にした、三角波発振器を提供
することにある。
善し、発生した三角波の最大及び最小電圧間の任
意の電圧設定を容易にした、三角波発振器を提供
することにある。
上記目的を達成するために、本発明は、第１の
基準電位と接続した第１の電流源（該当一実施例
符号３）と、第２の基準電位と接続した第２の電
流源（該当一実施例符号４）と、該２つの電流源
とコンデンサ（該当一実施例符号２）の接続を切
り換え、弛張発振出力信号を出力する切り換え手
段（該当一実施例符号５）と、該切り換え手段の
出力が入力されそれぞれ異なる２つのしきい値電
圧を持ち該２つのしい値電圧に対応した２つの制
御信号を出力し該制御信号により上記切り換え手
段を制御する比較器（該当一実施例符号１）と、
を備えた弛張発振器において、 上記比較器が、 上記切り換え手段の出力信号と比較される第１
及び第２の基準電圧源（該当一実施例符号２５）
と、 該第１及び第２の基準電圧源のうち一方を選択
出力し上記切り換え手段を制御する選択回路（該
当一実施例符号２１）と、 上記切り換え手段の出力信号と、該選択回路の
出力信号を比較し、該比較結果により該選択回路
を制御する比較手段（該当一実施例符号２０）
と、 を備えて構成する。
基準電位と接続した第１の電流源（該当一実施例
符号３）と、第２の基準電位と接続した第２の電
流源（該当一実施例符号４）と、該２つの電流源
とコンデンサ（該当一実施例符号２）の接続を切
り換え、弛張発振出力信号を出力する切り換え手
段（該当一実施例符号５）と、該切り換え手段の
出力が入力されそれぞれ異なる２つのしきい値電
圧を持ち該２つのしい値電圧に対応した２つの制
御信号を出力し該制御信号により上記切り換え手
段を制御する比較器（該当一実施例符号１）と、
を備えた弛張発振器において、 上記比較器が、 上記切り換え手段の出力信号と比較される第１
及び第２の基準電圧源（該当一実施例符号２５）
と、 該第１及び第２の基準電圧源のうち一方を選択
出力し上記切り換え手段を制御する選択回路（該
当一実施例符号２１）と、 上記切り換え手段の出力信号と、該選択回路の
出力信号を比較し、該比較結果により該選択回路
を制御する比較手段（該当一実施例符号２０）
と、 を備えて構成する。
かかる構成により、上記比較器のヒステリシス
電圧値は、上記第１及び第２の基準電圧源の電圧
値に一致する。
電圧値は、上記第１及び第２の基準電圧源の電圧
値に一致する。
以下、本発明の一実施例を第４図〜第７図によ
り説明する。第４図は本実施例のブロツク図、第
５図は第４図のシユミツト・トリガ回路の動作説
明図、第６図は三角波発振器の各部波形図、第７
図はシユミツト・トリガ回路を具体的に示した、
三角波発振器の回路図である。
り説明する。第４図は本実施例のブロツク図、第
５図は第４図のシユミツト・トリガ回路の動作説
明図、第６図は三角波発振器の各部波形図、第７
図はシユミツト・トリガ回路を具体的に示した、
三角波発振器の回路図である。
第４図で、シユミツト・トリガ回路１の出力を
用いて、コンデンサ２への充放電電流源３，４
を、スイツチ５で切り換えることにより、三角波
発振器を構成している。６は回路電源（電源電圧
VCC）である。シユミツト・トリガ回路１の動作
は以下のとおりである。スイツチ５が充電電流源
３側と接続し、電圧比較器２０の第１の入力端電
圧（コンデンサ２との接続端電圧）が上昇してい
く時は、スイツチ回路２１は、抵抗２２，２３、
可変抵抗２４で構成した基準電圧源２５の第１の
基準電圧値VON側（抵抗２２と可変抵抗２４の接
続点側）と接続しており、上記電圧比較器２０の
第２の入力としての基準電圧入力も第１の基準圧
値VONとなつている。そこで、電圧比較器の第１
の入力がVONを越えると、前記シユミツト・トリ
ガ回路１の出力（スイツチ２１の固定接点端子出
力）が変化し、スイツチ５が放電電流源４側と接
続する。その後、上記電圧比較器２０の第１の入
力端電圧が下降していく時は、スイツチ回路２１
は、基準電圧源２５の第２の基準電圧値VOFF側
（可変抵抗２４と抵抗２３の接続点側：VON＞
VOFF）と接続しており、上記電圧比較器２０の第
２の入力としての基準電圧入力も第２の基準電圧
値VOFFとなつている。そこで、電圧比較器の第１
の入力端電圧がVOFFよりも小さくなると、前記シ
ユミツト・トリガ回路１の出力が変化し、スイツ
チ５が充電電流源３側と接続する。その後、上記
電圧比較器２０の第１の入力端電圧は上昇する。
このシユミツト・トリガ回路１の動作は、第５図
に示すようになる。そこで、VONとVOFF間の任意
の電圧を端子２６に取り出すことができる。第６
図は、イで前記シユミツト・トリガ回路１の出力
波形２７、ロで浄記電圧比較器２０の第１の入力
波形（三角波）２８を示している。
用いて、コンデンサ２への充放電電流源３，４
を、スイツチ５で切り換えることにより、三角波
発振器を構成している。６は回路電源（電源電圧
VCC）である。シユミツト・トリガ回路１の動作
は以下のとおりである。スイツチ５が充電電流源
３側と接続し、電圧比較器２０の第１の入力端電
圧（コンデンサ２との接続端電圧）が上昇してい
く時は、スイツチ回路２１は、抵抗２２，２３、
可変抵抗２４で構成した基準電圧源２５の第１の
基準電圧値VON側（抵抗２２と可変抵抗２４の接
続点側）と接続しており、上記電圧比較器２０の
第２の入力としての基準電圧入力も第１の基準圧
値VONとなつている。そこで、電圧比較器の第１
の入力がVONを越えると、前記シユミツト・トリ
ガ回路１の出力（スイツチ２１の固定接点端子出
力）が変化し、スイツチ５が放電電流源４側と接
続する。その後、上記電圧比較器２０の第１の入
力端電圧が下降していく時は、スイツチ回路２１
は、基準電圧源２５の第２の基準電圧値VOFF側
（可変抵抗２４と抵抗２３の接続点側：VON＞
VOFF）と接続しており、上記電圧比較器２０の第
２の入力としての基準電圧入力も第２の基準電圧
値VOFFとなつている。そこで、電圧比較器の第１
の入力端電圧がVOFFよりも小さくなると、前記シ
ユミツト・トリガ回路１の出力が変化し、スイツ
チ５が充電電流源３側と接続する。その後、上記
電圧比較器２０の第１の入力端電圧は上昇する。
このシユミツト・トリガ回路１の動作は、第５図
に示すようになる。そこで、VONとVOFF間の任意
の電圧を端子２６に取り出すことができる。第６
図は、イで前記シユミツト・トリガ回路１の出力
波形２７、ロで浄記電圧比較器２０の第１の入力
波形（三角波）２８を示している。
第７図の、前記シユミツト・トリガ回路１を具
体的に示した回路図を説明する。第４図の電圧比
較器を、トランジスタ２９，３０、定電流源３１
で構成する。スイツチ回路２１を、ダイオード３
２，３３，３４、トランジスタ３５，３６，３７
で構成する。第１の基準電圧値VONを、PNPトラ
ンジスタ３８、基準電圧源２５で設定し、第２の
基準電圧値VOFFを、NPNトランジスタ３９、基
準電圧源２５で設定する。
体的に示した回路図を説明する。第４図の電圧比
較器を、トランジスタ２９，３０、定電流源３１
で構成する。スイツチ回路２１を、ダイオード３
２，３３，３４、トランジスタ３５，３６，３７
で構成する。第１の基準電圧値VONを、PNPトラ
ンジスタ３８、基準電圧源２５で設定し、第２の
基準電圧値VOFFを、NPNトランジスタ３９、基
準電圧源２５で設定する。
トランジスタ２９の入力電圧が上昇していく時
（すなわち、スイツチ５が充電電流源３側と接続
し接続している時）、トランジスタ３０が導通し
ており、ダイオード３２、トランジスタ３５が導
通することになる。その時ダイオード３５、トラ
ンジスタ３６は導通しないから、ダイオード３
４、トランジスタ３７も導通しないことになる。
よつて、トランジスタ３５のコレクタ電流は、
PNPトランジスタ３８に吸い込まれて、トラン
ジスタ３０のベース電位は基準電圧VONに固定さ
れる。そこで、トランジスタ２９の入力電圧が
VONを越えると、トランジスタ２９が導通して、
ダイオード３３、トランジスタ３６が導通するか
ら、ダイオード３４、トランジスタ３７が導通す
ることになる。この時、ダイオード３２、トラン
ジスタ３５は導通しないから、トランジスタ３７
のコレクタ電流は、NPNトランジスタ３９から
供給されて、トランジスタ３０のベース電位は基
準電圧VOFFに変化する。この時、スイツチ５は、
放電電流源４側と接続される。よつて、トランジ
スタ２９の入力端電圧は下降する。トランジスタ
２９の入力電圧が下降していく時は、トランジス
タ３０のベース電位はVOFFからVONに変化するこ
とがわかる。よつて、第５図の特性を持つ、シユ
ミツト・トリガ回路１を得ることができる。した
がつて、シユミツト・トリガ回路１で、回路に依
存しないでヒステリシス電圧を与えることができ
るので、そのハイ、ロー・レベル間の任意の電圧
を、端子２６に容易に取り出すことができる。そ
こで、前述した例で三角波２８とそれとの比較電
圧を入力とするPWM波発生回路について、任意
のパルス幅を得るための、前記三角波２８との比
較電圧の設定が容易にできる。
（すなわち、スイツチ５が充電電流源３側と接続
し接続している時）、トランジスタ３０が導通し
ており、ダイオード３２、トランジスタ３５が導
通することになる。その時ダイオード３５、トラ
ンジスタ３６は導通しないから、ダイオード３
４、トランジスタ３７も導通しないことになる。
よつて、トランジスタ３５のコレクタ電流は、
PNPトランジスタ３８に吸い込まれて、トラン
ジスタ３０のベース電位は基準電圧VONに固定さ
れる。そこで、トランジスタ２９の入力電圧が
VONを越えると、トランジスタ２９が導通して、
ダイオード３３、トランジスタ３６が導通するか
ら、ダイオード３４、トランジスタ３７が導通す
ることになる。この時、ダイオード３２、トラン
ジスタ３５は導通しないから、トランジスタ３７
のコレクタ電流は、NPNトランジスタ３９から
供給されて、トランジスタ３０のベース電位は基
準電圧VOFFに変化する。この時、スイツチ５は、
放電電流源４側と接続される。よつて、トランジ
スタ２９の入力端電圧は下降する。トランジスタ
２９の入力電圧が下降していく時は、トランジス
タ３０のベース電位はVOFFからVONに変化するこ
とがわかる。よつて、第５図の特性を持つ、シユ
ミツト・トリガ回路１を得ることができる。した
がつて、シユミツト・トリガ回路１で、回路に依
存しないでヒステリシス電圧を与えることができ
るので、そのハイ、ロー・レベル間の任意の電圧
を、端子２６に容易に取り出すことができる。そ
こで、前述した例で三角波２８とそれとの比較電
圧を入力とするPWM波発生回路について、任意
のパルス幅を得るための、前記三角波２８との比
較電圧の設定が容易にできる。
本発明によれば、三角波発振器で、その構成と
なるシユミツト・トリガ回路のヒステリシス電圧
を、全くそのシユミツト・トリガ回路に依存しな
いで設定できるので、そのハイ、ローレベル、す
なわち発生する三角波の最大及び、最小電圧間の
任意の電圧設定が容易にできる効果がある。
なるシユミツト・トリガ回路のヒステリシス電圧
を、全くそのシユミツト・トリガ回路に依存しな
いで設定できるので、そのハイ、ローレベル、す
なわち発生する三角波の最大及び、最小電圧間の
任意の電圧設定が容易にできる効果がある。
第１図は、従来の三角波発振器で、シユミツ
ト・トリガ回路を具体的に示した回路図、第２図
は、第１図のシユミツト・トリガ回路の動作説明
図、第３図は、第１図の三角波発振器の各部波形
図、第４図は、本発明の一実施例のブロツク図、
第５図は、第４図のシユミツト・トリガ回路の動
作説明図、第６図は、第４図の三角波発振器の各
部波形図、第７図は、第４図のシユミツト・トリ
ガ回路を具体的に示した回路図である。 １……シユミツト・トリガ回路、２９，３０，
３５，３６，３７……トランジスタ、３１……定
電流源、３２，３３，３４……ダイオード、３８
……PNPトランジスタ、３９……NPNトランジ
スタ、２５……基準電圧源、２２，２３……抵
抗、２４……可変抵抗。
ト・トリガ回路を具体的に示した回路図、第２図
は、第１図のシユミツト・トリガ回路の動作説明
図、第３図は、第１図の三角波発振器の各部波形
図、第４図は、本発明の一実施例のブロツク図、
第５図は、第４図のシユミツト・トリガ回路の動
作説明図、第６図は、第４図の三角波発振器の各
部波形図、第７図は、第４図のシユミツト・トリ
ガ回路を具体的に示した回路図である。 １……シユミツト・トリガ回路、２９，３０，
３５，３６，３７……トランジスタ、３１……定
電流源、３２，３３，３４……ダイオード、３８
……PNPトランジスタ、３９……NPNトランジ
スタ、２５……基準電圧源、２２，２３……抵
抗、２４……可変抵抗。
Claims (1)
- 【特許請求の範囲】 １ 第１の基準電位と接続した第１の電流源と、
第２の基準電位と接続した第２の電流源と、該２
つの電流源とコンデンサの接続を切り換え、弛張
発振出力信号を出力する切り換え手段と、該切り
換え手段の出力が入力されそれぞれ異なる２つの
しきい値電圧を持ち該２つのしきい値電圧に対応
した２つの制御信号を出力し該制御信号により上
記切り換え手段を制御する比較器と、を備えた弛
張発振器において、 上記比較器が、 上記切り換え手段の出力信号と比較される第１
及び第２の基準電圧源と、 該第１及び第２の基準電圧源のうち一方を選択
出力し上記切り換え手段を制御する選択回路と、 上記切り換え手段の出力信号と、該選択回路の
出力信号を比較し、該比較結果により該選択回路
を制御する比較手段と、 を備えて成ることを特徴とする弛張発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106905A JPS58223914A (ja) | 1982-06-23 | 1982-06-23 | 弛張発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106905A JPS58223914A (ja) | 1982-06-23 | 1982-06-23 | 弛張発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58223914A JPS58223914A (ja) | 1983-12-26 |
| JPH0451091B2 true JPH0451091B2 (ja) | 1992-08-18 |
Family
ID=14445464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106905A Granted JPS58223914A (ja) | 1982-06-23 | 1982-06-23 | 弛張発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223914A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652837A (en) * | 1985-11-15 | 1987-03-24 | Texas Instruments Incorporated | Integrated circuit oscillator |
| JPH0722253B2 (ja) * | 1986-04-16 | 1995-03-08 | 日本電装株式会社 | 発振回路 |
| JP2812739B2 (ja) * | 1989-10-19 | 1998-10-22 | 三菱電機株式会社 | 三角波発生器 |
| KR101039384B1 (ko) | 2009-05-28 | 2011-06-08 | 한국기초과학지원연구원 | 스핀소자를 이용한 이완발진기 |
-
1982
- 1982-06-23 JP JP57106905A patent/JPS58223914A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58223914A (ja) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883953B2 (ja) | 弛張発振器 | |
| JPH0451091B2 (ja) | ||
| JPS632418A (ja) | 電圧制御発振器 | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| JPH10214306A (ja) | 積分回路 | |
| US3178609A (en) | Stabilized two-transistor flasher circuit | |
| US3961207A (en) | Output retaining electronic circuit | |
| JPS5947971A (ja) | 安定化電源回路の保護回路 | |
| JPH039393Y2 (ja) | ||
| JPS6410134B2 (ja) | ||
| US4757280A (en) | NPN transistor RC oscillator | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPH057778Y2 (ja) | ||
| JPS645384Y2 (ja) | ||
| JPS5829635Y2 (ja) | 同期発振回路 | |
| JPH0526825Y2 (ja) | ||
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS6122345Y2 (ja) | ||
| JPH0122273Y2 (ja) | ||
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| KR790001723B1 (ko) | 발진회로 | |
| JPS5936035Y2 (ja) | サイリスタ発振回路 | |
| JPS5939758B2 (ja) | チャイム音発生装置 | |
| JPS5921555Y2 (ja) | タイマ装置 | |
| JP2796866B2 (ja) | チャージポンプ回路 |