JPS58223914A - 弛張発振器 - Google Patents
弛張発振器Info
- Publication number
- JPS58223914A JPS58223914A JP57106905A JP10690582A JPS58223914A JP S58223914 A JPS58223914 A JP S58223914A JP 57106905 A JP57106905 A JP 57106905A JP 10690582 A JP10690582 A JP 10690582A JP S58223914 A JPS58223914 A JP S58223914A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- trigger circuit
- schmitt trigger
- input
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、弛張発振器に係す、ｅに三角波の最大及び、
最小電圧の検出に好適な発振器＆ｌｆする。
最小電圧の検出に好適な発振器＆ｌｆする。
たとえば、従来の三角波発振器では、三角波の最大及び
、最小電圧、すなわち、上゛記発振器を構成するシュミ
ット・トリガ回路のヒステリシス電圧をその回路内で形
成している。具体的に第１図〜第３図で説明する。第１
図は、シーきット・トリガ回路を具体的に示した。三角
波発振器の回路図である。第２図は第１図のシュミット
・トリガ回路の動作説明図、第３図は発掘器の各部波形
図である。シュミットφトリガ回路１の出力を用いて、
容量２への充電電流源６．４を、スイッチ５で切シ換え
ることによシ。
、最小電圧、すなわち、上゛記発振器を構成するシュミ
ット・トリガ回路のヒステリシス電圧をその回路内で形
成している。具体的に第１図〜第３図で説明する。第１
図は、シーきット・トリガ回路を具体的に示した。三角
波発振器の回路図である。第２図は第１図のシュミット
・トリガ回路の動作説明図、第３図は発掘器の各部波形
図である。シュミットφトリガ回路１の出力を用いて、
容量２への充電電流源６．４を、スイッチ５で切シ換え
ることによシ。
三角波発振器を構成している。６は回路電源（電源電圧
Ｖｃｃ ）である。シーミツト・トリガ回路１で、７，
８，９．１０はトランジスタ、 １１ 、１２゜１３．
１４．はそれぞれトランジスタ７．８のコレクタ抵抗、
エミッタ抵抗であシ、抵抗値はＲ１゜Ｒ２，Ｒｓ 、
Ｒａ （Ｒｓ’＞Ｒａ ）である。１５はトランジスタ
８０ベース抵抗である。トランジスタ７のオン、オフレ
ベルＶａｎ 、 Ｖａｒｙは、概略抵抗１２，１５及び
、１１，１４の比で定まシ１次のように表わされる。
Ｖｃｃ ）である。シーミツト・トリガ回路１で、７，
８，９．１０はトランジスタ、 １１ 、１２゜１３．
１４．はそれぞれトランジスタ７．８のコレクタ抵抗、
エミッタ抵抗であシ、抵抗値はＲ１゜Ｒ２，Ｒｓ 、
Ｒａ （Ｒｓ’＞Ｒａ ）である。１５はトランジスタ
８０ベース抵抗である。トランジスタ７のオン、オフレ
ベルＶａｎ 、 Ｖａｒｙは、概略抵抗１２，１５及び
、１１，１４の比で定まシ１次のように表わされる。
５
１’ｏｙ ＝ −Ｖｃｃ −４−ＶＢｇ ・・団・
（１）７？２＋−７＜ｓ ４ １ａ′ｙ ＝＝耐〒１１’ｃｃ −１−Ｖａｎ −−
−−−（２）ここで ｌｈｔにはトランジスタ７．８の
導通時のベース・エミッ久間電圧（約０．７ Ｖ ）で
ある。抵抗１６．１７はトランジスタ１０のオン・レベ
ルヲ適当に定めるための抵抗である。第２図は、トラン
ジスタ８の出力を示したものである。＃！５図は、（イ
）でトランジスタ８の出力波形１８．（ロ）でトランジ
スタ７の入力波形（三角波）１９を示してイ、 ′
″る・以上ｏ；ｖｋから・ Ｆ′７９：ｚ１７０＃：ｙ
・オフレベル、すなわち三角波１９の最大及び、最小電
圧の検出忙際しては、上記Ｖｏｐｔ 、 Ｖａｒｙ
を別途設定しなければならない。そこで、素子数の増加
につながるし、ＩＣ内では各素子間のばらつきも考慮し
なければならないという問題がある。したがって１例え
ば上記三角波１９を入力とするＰＷＭ波（パルス幅変調
波）発生回路について、任意のパルス幅を得るための、
前記三角波１９との比較電圧の設定が難しくなるという
問題点があった。
（１）７？２＋−７＜ｓ ４ １ａ′ｙ ＝＝耐〒１１’ｃｃ −１−Ｖａｎ −−
−−−（２）ここで ｌｈｔにはトランジスタ７．８の
導通時のベース・エミッ久間電圧（約０．７ Ｖ ）で
ある。抵抗１６．１７はトランジスタ１０のオン・レベ
ルヲ適当に定めるための抵抗である。第２図は、トラン
ジスタ８の出力を示したものである。＃！５図は、（イ
）でトランジスタ８の出力波形１８．（ロ）でトランジ
スタ７の入力波形（三角波）１９を示してイ、 ′
″る・以上ｏ；ｖｋから・ Ｆ′７９：ｚ１７０＃：ｙ
・オフレベル、すなわち三角波１９の最大及び、最小電
圧の検出忙際しては、上記Ｖｏｐｔ 、 Ｖａｒｙ
を別途設定しなければならない。そこで、素子数の増加
につながるし、ＩＣ内では各素子間のばらつきも考慮し
なければならないという問題がある。したがって１例え
ば上記三角波１９を入力とするＰＷＭ波（パルス幅変調
波）発生回路について、任意のパルス幅を得るための、
前記三角波１９との比較電圧の設定が難しくなるという
問題点があった。
本発明の目的は、前記した従来技術の欠点を改善し、発
生した三角波の最大及び最小電圧間の任意の電圧設定を
容易にした。三角波発振器を提出することにある。
生した三角波の最大及び最小電圧間の任意の電圧設定を
容易にした。三角波発振器を提出することにある。
三角波発振器を構成するシュミット・トリガ回路のヒス
テリシス電圧のハイ、ローレベルカ。
テリシス電圧のハイ、ローレベルカ。
発生する三角波の最大及び、最小電圧になる。
そこで１本発明では、上記シュミット・トリガ回路のヒ
ステリシス電圧のハイ、ローレベルを。
ステリシス電圧のハイ、ローレベルを。
その回路の外部で形成する。そして、その電圧レベル間
の任意の電圧設定を容易処するものである。
の任意の電圧設定を容易処するものである。
以下１本発明の一実施例を第４図〜第７図によシ説明す
る。第４図は本実施例のブロック図。
る。第４図は本実施例のブロック図。
第５図は第４図のシュミット・トリガ回路の動作説明図
、第６図は三角波発振器の各部波形図。
、第６図は三角波発振器の各部波形図。
第７図はシュミット・トリガ回路を具体的に示した。三
角波発振器の回路図である。
角波発振器の回路図である。
第４図で、シュミット・トリガ回路１の出力を用いて、
容量２への充放電電流源６，４を。
容量２への充放電電流源６，４を。
スイッチ５で切シ換えることによシ、三角波発振器を構
成している。６は回路電源（電源電圧Ｖｃｃ）である。
成している。６は回路電源（電源電圧Ｖｃｃ）である。
シーミツト・トリガ回路１の動作は以下のとおシである
。電圧比較器２０の第１の入力が上昇していく時は、ス
イッチ回路２１は。
。電圧比較器２０の第１の入力が上昇していく時は、ス
イッチ回路２１は。
抵抗２２ 、２３．可変抵抗２４で構成した基準電圧源
２５の第１の基準電圧値１’ｏｎ側と接続しており。
２５の第１の基準電圧値１’ｏｎ側と接続しており。
上記電圧比較器２０の第２の入力としての基準電圧入力
も第１の基準電圧値Ｖａｎとなっている。
も第１の基準電圧値Ｖａｎとなっている。
そこで、電圧比較器の第１の入力がＶａｎを越えると、
前記シュミット・トリガ回路１の出力は変化する。次に
、上記電圧比較器２０の第１の入力が下降していく時は
、スイッチ回路２１は、基準電圧源２５の第２の基準電
圧値Ｖａｒｙ側（Ｖａｎ ＞Ｖｏｐｙ）と接続しており
、上記電圧比較器２０の第２の入力としての基準電圧入
力も第２の基準電圧値節ＦＦとなっている。そこで、電
圧比較器の第１の入力がＶａｒｙよシも小さくなると、
前記シーミツト・トリガ回路１の出力は変化する。この
シュミット・トリガ回路１の動作は、第５図に示すよう
になる。そこで、 Ｖｏｙとｉｆ□ｐｙ間の任意の電圧
を端子２６に取り出すことができる。第６図は。
前記シュミット・トリガ回路１の出力は変化する。次に
、上記電圧比較器２０の第１の入力が下降していく時は
、スイッチ回路２１は、基準電圧源２５の第２の基準電
圧値Ｖａｒｙ側（Ｖａｎ ＞Ｖｏｐｙ）と接続しており
、上記電圧比較器２０の第２の入力としての基準電圧入
力も第２の基準電圧値節ＦＦとなっている。そこで、電
圧比較器の第１の入力がＶａｒｙよシも小さくなると、
前記シーミツト・トリガ回路１の出力は変化する。この
シュミット・トリガ回路１の動作は、第５図に示すよう
になる。そこで、 Ｖｏｙとｉｆ□ｐｙ間の任意の電圧
を端子２６に取り出すことができる。第６図は。
（イ）で前記シュミット・トリガ回路１の出力波形２７
、（０）で上記電圧比較器２０の第１の入力波形（三角
波）２８を示している。
、（０）で上記電圧比較器２０の第１の入力波形（三角
波）２８を示している。
第７図の、前記シュミット・トリガ回路１を具体的に示
した回路図を説明する。第４図の電圧比較器を、トラン
ジスタ２９ 、５０．定電流源３１で構成する。スイッ
チ回路２１を、ダイオード３２゜５５ 、５４． ）
ランジスタ！１５ ｍ ５６ ｙ ５７で構成する。
した回路図を説明する。第４図の電圧比較器を、トラン
ジスタ２９ 、５０．定電流源３１で構成する。スイッ
チ回路２１を、ダイオード３２゜５５ 、５４． ）
ランジスタ！１５ ｍ ５６ ｙ ５７で構成する。
第１の基準電圧値１’ｏｎを、ＰＮＰトランジスタ５８
、基準電圧源２５で設定し、第２の基準電圧値１／□ｐ
ｙを、ＮＰＮトランジスタ５９．基準電圧源２５で設定
する。
、基準電圧源２５で設定し、第２の基準電圧値１／□ｐ
ｙを、ＮＰＮトランジスタ５９．基準電圧源２５で設定
する。
トランジスタ２９の入力電圧が上昇していく時、。
トランジスタ５０が導通しておシ、ダイオード６２？ト
ランジスタ６５が導通することになる。その時ダイオー
ド３３．トランジスタ３６は導通しないから、ダイオー
ド５４．トランジスタ５７も導通しないことになる。よ
って、トランジスタ５５のコレクタ電流は、ＰＮＰトラ
ンジスタ３８に吸い込まれて、トランジスタ５０のベー
ス電位は基準電圧ＶＯＨに固定される。そこで、トラン
ジスタ２９の入力電圧がＶｏｐｔを越えると、トランジ
スタ２９が導通して、ダイオード３３、トランジスタ３
６が導通するから、ダイオード３４．トランジスタ５７
が導通することになる。この時、ダイオード６２゜トラ
ンジスタ５５は導通しないから、トランジスタ５７のコ
レクタ電流は、ＮＰＮトランジスタ３９− から供
給されて、トランジスタ５０のベース電位は基準電圧Ｖ
ｏｐｙに変化する。トランジスタ２９０入力電圧が下降
していく時は、トランジスタ３０のベース電位はＶｏｐ
ｒからＶｏＮ Ｋ変化することがわかる。よって、第５
図の特性を持つ、シュミット・トリガ回路１を得ること
ができる。したがって、シュミット・トリガ回路１で１
回路に依存しないでヒステリシス電圧を与えることがで
きるので、そのハイ、ロー・レベル間の任意の電圧を、
端子２６に容易に取シ出すことができる。そこで、前述
した例で三角波２８を入力とするＰＷＭ波発生回路につ
いて、任意のパルス幅を得るための、前記三角波２８と
の比較電圧の設定が容易にできる。
ランジスタ６５が導通することになる。その時ダイオー
ド３３．トランジスタ３６は導通しないから、ダイオー
ド５４．トランジスタ５７も導通しないことになる。よ
って、トランジスタ５５のコレクタ電流は、ＰＮＰトラ
ンジスタ３８に吸い込まれて、トランジスタ５０のベー
ス電位は基準電圧ＶＯＨに固定される。そこで、トラン
ジスタ２９の入力電圧がＶｏｐｔを越えると、トランジ
スタ２９が導通して、ダイオード３３、トランジスタ３
６が導通するから、ダイオード３４．トランジスタ５７
が導通することになる。この時、ダイオード６２゜トラ
ンジスタ５５は導通しないから、トランジスタ５７のコ
レクタ電流は、ＮＰＮトランジスタ３９− から供
給されて、トランジスタ５０のベース電位は基準電圧Ｖ
ｏｐｙに変化する。トランジスタ２９０入力電圧が下降
していく時は、トランジスタ３０のベース電位はＶｏｐ
ｒからＶｏＮ Ｋ変化することがわかる。よって、第５
図の特性を持つ、シュミット・トリガ回路１を得ること
ができる。したがって、シュミット・トリガ回路１で１
回路に依存しないでヒステリシス電圧を与えることがで
きるので、そのハイ、ロー・レベル間の任意の電圧を、
端子２６に容易に取シ出すことができる。そこで、前述
した例で三角波２８を入力とするＰＷＭ波発生回路につ
いて、任意のパルス幅を得るための、前記三角波２８と
の比較電圧の設定が容易にできる。
本発明によれば、三角波発振器で、その構成となるシュ
ミット・トリガ回路のヒステリシス電圧を、全く回路に
依存しないで設定できるので、そのハイ、ローレベル、
すなわち発生する三角波の最大及び、最小電圧間の任意
の電圧設定が容易にで′きる効果がある。
ミット・トリガ回路のヒステリシス電圧を、全く回路に
依存しないで設定できるので、そのハイ、ローレベル、
すなわち発生する三角波の最大及び、最小電圧間の任意
の電圧設定が容易にで′きる効果がある。
第１図は、従来の三角波発振器で、シーミツト・トリガ
回路を具体的に示した回路図、第２図は、第１図のクユ
ミット・トリガ回路の動作説明図、第３図は、第１図の
三角波発振器の各部波形図、第４図は１本発明の一実施
例のブロック図、第５図は、第４図のシュミット・トリ
ガ回路の動作説明図、第６図は、第４図の三角波発振器
の各部波形図、第７図は、第４図のシーミツト・トリガ
回路を具体的釦示した回路図である。 １・・・シュミット・ トリガ回路。 ２９、５０．３５．５６ｘ ５７・・・トランジスタ。 ６１・・・定電流源。 ５２ 、３３ 、５４・・・ダイオード、３日・・・Ｐ
ＮＰ ）ランジスタ。 ５９・・・ＮＰＮトランジスタ。 ２５・・・基準電圧源。 ２２ 、２３・・・抵抗。 ２４・・・可変抵抗。 第１図
回路を具体的に示した回路図、第２図は、第１図のクユ
ミット・トリガ回路の動作説明図、第３図は、第１図の
三角波発振器の各部波形図、第４図は１本発明の一実施
例のブロック図、第５図は、第４図のシュミット・トリ
ガ回路の動作説明図、第６図は、第４図の三角波発振器
の各部波形図、第７図は、第４図のシーミツト・トリガ
回路を具体的釦示した回路図である。 １・・・シュミット・ トリガ回路。 ２９、５０．３５．５６ｘ ５７・・・トランジスタ。 ６１・・・定電流源。 ５２ 、３３ 、５４・・・ダイオード、３日・・・Ｐ
ＮＰ ）ランジスタ。 ５９・・・ＮＰＮトランジスタ。 ２５・・・基準電圧源。 ２２ 、２３・・・抵抗。 ２４・・・可変抵抗。 第１図
Claims (1)
- 【特許請求の範囲】 シュミット・トリガ回路と、第１の基準電位と接続した
第１の定電流源と、第２の基準電位と接続した第２の定
電流源と、該第１あるいは第２の定電流源から充放電す
る容量よシ成シ。 前記シュミット・トリガ回路の出力で、上記充放電を切
シ換える弛張発振器において、上記シＩ！ミツト・トリ
ガ回路を、上記第１あるいは。 第２の定電流源と容量の接続点を第１の入力とする電圧
比較手段と、該電圧比較手段の出力で切シ換える第３及
び第４の基準電圧源と、吏忙該第３あるいは第４の基準
電圧源を前記電圧比較手段の第２の入力と接続して構成
し、また該第３あるいは、第４の基準電圧源を上記シュ
ミット・トリガ回路の出力とすることによって。 該シュミット・トリガ回路のヒステリシス電圧のハイ、
ロー・レベルを、上記第３及び第４の基準電圧値とし、
該ハイ、ロー・レベル間の任意の電圧を上記基準電圧源
から容易に取シ出せることを特徴とした弛張発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106905A JPS58223914A (ja) | 1982-06-23 | 1982-06-23 | 弛張発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106905A JPS58223914A (ja) | 1982-06-23 | 1982-06-23 | 弛張発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58223914A true JPS58223914A (ja) | 1983-12-26 |
| JPH0451091B2 JPH0451091B2 (ja) | 1992-08-18 |
Family
ID=14445464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106905A Granted JPS58223914A (ja) | 1982-06-23 | 1982-06-23 | 弛張発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223914A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163411A (ja) * | 1985-11-15 | 1987-07-20 | テキサス インスツルメンツ インコ−ポレイテツド | 多相クロック回路 |
| JPS62243414A (ja) * | 1986-04-16 | 1987-10-23 | Nippon Denso Co Ltd | 発振回路 |
| JPH03135107A (ja) * | 1989-10-19 | 1991-06-10 | Mitsubishi Electric Corp | 三角波発生器 |
| KR101039384B1 (ko) | 2009-05-28 | 2011-06-08 | 한국기초과학지원연구원 | 스핀소자를 이용한 이완발진기 |
-
1982
- 1982-06-23 JP JP57106905A patent/JPS58223914A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163411A (ja) * | 1985-11-15 | 1987-07-20 | テキサス インスツルメンツ インコ−ポレイテツド | 多相クロック回路 |
| JPS62243414A (ja) * | 1986-04-16 | 1987-10-23 | Nippon Denso Co Ltd | 発振回路 |
| JPH03135107A (ja) * | 1989-10-19 | 1991-06-10 | Mitsubishi Electric Corp | 三角波発生器 |
| KR101039384B1 (ko) | 2009-05-28 | 2011-06-08 | 한국기초과학지원연구원 | 스핀소자를 이용한 이완발진기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451091B2 (ja) | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63227210A (ja) | 特にスイッチ−モード電力供給のための周期信号の発生器 | |
| JP2883953B2 (ja) | 弛張発振器 | |
| US5420530A (en) | Voltage comparator with hysteresis | |
| JPS58223914A (ja) | 弛張発振器 | |
| JPS607414B2 (ja) | ミュ−テイング回路 | |
| JPS598430A (ja) | ゼロクロス制御回路 | |
| JPS5831614A (ja) | 三角波発振器 | |
| JPH0294918A (ja) | エミッタ結合論理回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0413695Y2 (ja) | ||
| JPH057778Y2 (ja) | ||
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JPH0344459B2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JP3509633B2 (ja) | 非安定マルチバイブレータ | |
| JPH0625943B2 (ja) | 充放電回路 | |
| JPH0246020A (ja) | エミッタ結合論理回路 | |
| US4757280A (en) | NPN transistor RC oscillator | |
| JPH062345Y2 (ja) | 近接スイツチ | |
| JPS628969B2 (ja) | ||
| JPS5811763B2 (ja) | デンアツセイギヨハツシンキ | |
| JPS60148220A (ja) | チヤ−ジポンプ回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス |