JPH0625943B2 - 充放電回路 - Google Patents
充放電回路Info
- Publication number
- JPH0625943B2 JPH0625943B2 JP2891284A JP2891284A JPH0625943B2 JP H0625943 B2 JPH0625943 B2 JP H0625943B2 JP 2891284 A JP2891284 A JP 2891284A JP 2891284 A JP2891284 A JP 2891284A JP H0625943 B2 JPH0625943 B2 JP H0625943B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- emitter
- control voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電圧制御発振器に印加する制御電圧を発生す
るような場合に用いることのできる充放電回路に関する
ものである。
るような場合に用いることのできる充放電回路に関する
ものである。
従来例の構成とその問題点 従来の充放電回路の一例を第１図に示す。
図において、端子Ａは抵抗１を介してトランジスタ３の
ベースに接続され、そのコレクタは抵抗２を介して電源
に接続され、そのエミッタは抵抗４を介して接地される
とともにトランジスタ６のベースに接続されている。ト
ランジスタ６のエミッタは接地されており、コレクタは
抵抗５を介して電源に接続されるとともにトランジスタ
８のベースに接続されている。トランジスタ８のエミッ
タは接地され、コレクタは抵抗７を介して電源に接続さ
れるとともにトランジスタ１１のベースとダイオード９
のアノードに接続されている。ダイオード９のカソード
は抵抗１０を介して接地されている。トランジスタ１１
のエミッタは抵抗１２を介して接地され、そのコレクタ
はトランジスタ１５のベースとトランジスタ１４のコレ
クタに接続されている。トランジスタ１４のエミッタは
抵抗１３を介して最大制御電圧に接続され、そのベース
はトランジスタ１７のベースとトランジスタ１５のエミ
ッタに接続され、トランジスタ１５のコレクタは接地さ
れている。トランジスタ１７のエミッタは抵抗１６を介
して最大制御電圧に接続されている。
ベースに接続され、そのコレクタは抵抗２を介して電源
に接続され、そのエミッタは抵抗４を介して接地される
とともにトランジスタ６のベースに接続されている。ト
ランジスタ６のエミッタは接地されており、コレクタは
抵抗５を介して電源に接続されるとともにトランジスタ
８のベースに接続されている。トランジスタ８のエミッ
タは接地され、コレクタは抵抗７を介して電源に接続さ
れるとともにトランジスタ１１のベースとダイオード９
のアノードに接続されている。ダイオード９のカソード
は抵抗１０を介して接地されている。トランジスタ１１
のエミッタは抵抗１２を介して接地され、そのコレクタ
はトランジスタ１５のベースとトランジスタ１４のコレ
クタに接続されている。トランジスタ１４のエミッタは
抵抗１３を介して最大制御電圧に接続され、そのベース
はトランジスタ１７のベースとトランジスタ１５のエミ
ッタに接続され、トランジスタ１５のコレクタは接地さ
れている。トランジスタ１７のエミッタは抵抗１６を介
して最大制御電圧に接続されている。
また、端子Ｂは抵抗１８を介してトランジスタ２０のベ
ースに接続され、そのコレクタは抵抗１９を介して電源
に接続され、そのエミッタは抵抗２１を介して接地され
るとともにトランジスタ２３のベースに接続されてい
る。トランジスタ２３のエミッタは接地されており、コ
レクタは抵抗２２を介して電源に接続されるとともにト
ランジスタ２４のベースに接続されている。そのエミッ
タは接地され、コレクタは抵抗２５を介して電源に接続
されると共にトランジスタ２９のベースとダイオード２
６のアノードに接続され、そのカソードは抵抗２７を介
して接地されている。トランジスタ２９のエミッタは抵
抗２８を介して接地され、そのコレクタはトランジスタ
１７のコレクタと接続されるとともに端子Ｃに接続さ
れ、またコンデンサ３０で接地されている。
ースに接続され、そのコレクタは抵抗１９を介して電源
に接続され、そのエミッタは抵抗２１を介して接地され
るとともにトランジスタ２３のベースに接続されてい
る。トランジスタ２３のエミッタは接地されており、コ
レクタは抵抗２２を介して電源に接続されるとともにト
ランジスタ２４のベースに接続されている。そのエミッ
タは接地され、コレクタは抵抗２５を介して電源に接続
されると共にトランジスタ２９のベースとダイオード２
６のアノードに接続され、そのカソードは抵抗２７を介
して接地されている。トランジスタ２９のエミッタは抵
抗２８を介して接地され、そのコレクタはトランジスタ
１７のコレクタと接続されるとともに端子Ｃに接続さ
れ、またコンデンサ３０で接地されている。
次にこの回路の動作を説明する。
制御電圧上昇信号と降下信号は同時に入力されないもの
とする。
とする。
まず、端子Ａより制御電圧上昇信号が入力されると、ト
ランジスタ３，６が導通し、トランジスタ８が非導通と
なり、ダイオード９と抵抗１０，及びトランジスタ１
４，１５，１７および抵抗１３，１６より構成されるカ
レントミラー回路によって同一電流が抵抗１３と１６に
流れ、導通状態となったトランジスタ１７を介してコン
デンサ３０を充電し、端子Ｃより出力される制御電圧を
上昇させる。この時、トランジスタ２９は非導通状態で
ある。次に端子Ｂに制御電圧降下信号が入力すると、ト
ランジスタ２０，２３が導通、トランジスタ２４が非導
通となり、ダイオード２６と抵抗２７及びトランジスタ
２９と抵抗２８で構成される定電流回路によって一定の
放電電流がトランジスタ２９と抵抗２８を介して流れ、
コンデンサ３０を放電し、端子Ｃより出力される制御電
圧を降下させる。この時トランジスタ１７は非導通であ
る。
ランジスタ３，６が導通し、トランジスタ８が非導通と
なり、ダイオード９と抵抗１０，及びトランジスタ１
４，１５，１７および抵抗１３，１６より構成されるカ
レントミラー回路によって同一電流が抵抗１３と１６に
流れ、導通状態となったトランジスタ１７を介してコン
デンサ３０を充電し、端子Ｃより出力される制御電圧を
上昇させる。この時、トランジスタ２９は非導通状態で
ある。次に端子Ｂに制御電圧降下信号が入力すると、ト
ランジスタ２０，２３が導通、トランジスタ２４が非導
通となり、ダイオード２６と抵抗２７及びトランジスタ
２９と抵抗２８で構成される定電流回路によって一定の
放電電流がトランジスタ２９と抵抗２８を介して流れ、
コンデンサ３０を放電し、端子Ｃより出力される制御電
圧を降下させる。この時トランジスタ１７は非導通であ
る。
ところがこの回路をＩＣ内に構成する場合、ＩＣ内で大
面積を占めるＰＮＰトランジスタが３個も必要となり、
また定電流回路を設けることで素子数が増え、その面積
が大きくなるという欠点がある。
面積を占めるＰＮＰトランジスタが３個も必要となり、
また定電流回路を設けることで素子数が増え、その面積
が大きくなるという欠点がある。
発明の目的 本発明は、上記の欠点を除去し、ＩＣ内でＮＰＮトラン
ジスタよりも大面積をしめるＰＮＰトランジスタの素子
数を減少し、任意の制御電圧の範囲内では定電流の充放
電電圧を出力することのできる充放電回路を提供するこ
とを目的とする。
ジスタよりも大面積をしめるＰＮＰトランジスタの素子
数を減少し、任意の制御電圧の範囲内では定電流の充放
電電圧を出力することのできる充放電回路を提供するこ
とを目的とする。
発明の構成 本発明においては、電圧制御発振器の制御電圧を上昇さ
せる信号が抵抗を介してベースに入った時導通状態とな
り、そのコレクタを直流電源電圧に接続したスイッチン
グトランジスタを設け、このトランジスタのエミッタ
に、抵抗を介してベースに入った時導通状態となり、エ
ミッタを接地し、ベースは抵抗を介して接地したトラン
ジスタを設けそのコレクタに、抵抗を介してベースに入
った時導通状態となり、そのエミッタを抵抗を介して最
大制御直流電源電圧に接続し、そのベースを抵抗を介し
て最大制御直流電源電圧に接続したＰＮＰトランジスタ
を説け、そのコレクタをベースに接続するとともに抵抗
を介してエミッタに接続し、またそのエミッタをコレク
タに接続するとともに抵抗を介して最大制御直流電源電
圧に接続したトランジスタのエミッタと、電圧制御発振
器の制御電圧を下降させる信号が抵抗を介してベースに
入った時導通状態となり、そのコレクタを直流電源電圧
に接続したスイッチングトランジスタのエミッタに、抵
抗を介してベースに入ると共に抵抗を介して接地し、そ
のエミッタを接地しコレクタは抵抗を介して直流電源電
圧に接続したトランジスタのコレクタをベースに接続
し、そのエミッタを接地し、コレクタを抵抗を介して直
流電源電圧に接続したトランジスタのコレクタをベース
に抵抗を介して接続するとともにそのベースを抵抗を介
してアースし、エミッタを抵抗を介してアースしたトラ
ンジスタのコレクタとを接続したことを特徴とするもの
であり、ＩＣ内で大面積をしめるＰＮＰトランジスタの
素子数を減少し、任意の制御電圧範囲内では定電流の充
放電電圧を出力することができるものである。
せる信号が抵抗を介してベースに入った時導通状態とな
り、そのコレクタを直流電源電圧に接続したスイッチン
グトランジスタを設け、このトランジスタのエミッタ
に、抵抗を介してベースに入った時導通状態となり、エ
ミッタを接地し、ベースは抵抗を介して接地したトラン
ジスタを設けそのコレクタに、抵抗を介してベースに入
った時導通状態となり、そのエミッタを抵抗を介して最
大制御直流電源電圧に接続し、そのベースを抵抗を介し
て最大制御直流電源電圧に接続したＰＮＰトランジスタ
を説け、そのコレクタをベースに接続するとともに抵抗
を介してエミッタに接続し、またそのエミッタをコレク
タに接続するとともに抵抗を介して最大制御直流電源電
圧に接続したトランジスタのエミッタと、電圧制御発振
器の制御電圧を下降させる信号が抵抗を介してベースに
入った時導通状態となり、そのコレクタを直流電源電圧
に接続したスイッチングトランジスタのエミッタに、抵
抗を介してベースに入ると共に抵抗を介して接地し、そ
のエミッタを接地しコレクタは抵抗を介して直流電源電
圧に接続したトランジスタのコレクタをベースに接続
し、そのエミッタを接地し、コレクタを抵抗を介して直
流電源電圧に接続したトランジスタのコレクタをベース
に抵抗を介して接続するとともにそのベースを抵抗を介
してアースし、エミッタを抵抗を介してアースしたトラ
ンジスタのコレクタとを接続したことを特徴とするもの
であり、ＩＣ内で大面積をしめるＰＮＰトランジスタの
素子数を減少し、任意の制御電圧範囲内では定電流の充
放電電圧を出力することができるものである。
実施例の説明 以下、本発明の一実施例について図面を参照して説明す
る。第２図において、端子Ａより制御電圧上昇信号が入
力され、抵抗Ｒ1を介してトランジスタＱ1のベースに接
続される。トランジスタＱ1のコレクタはＢ電源に接続
され、エミッタは抵抗Ｒ2を介してトランジスタＱ2のベ
ースに接続されている。トランジスタＱ2のベースは抵
抗Ｒ3を介して接地されエミッタも接地されている。ト
ランジスタＱ2のコレクタは抵抗Ｒ4を介してトランジス
タＱ3のベースに接続され、Ｑ3のベースは抵抗Ｒ5を介
して最大制御電圧に接続されている。トランジスタＱ3
のエミッタはトランジスタＱ4のコレクタに接続される
とともに抵抗Ｒ6を介して最大制御電圧に接続されてい
る。トランジスタＱ3のコレクタはＱ4のベースに接続さ
れるとともに抵抗Ｒ7を介してＱ4のエミッタに接続され
ている。
る。第２図において、端子Ａより制御電圧上昇信号が入
力され、抵抗Ｒ1を介してトランジスタＱ1のベースに接
続される。トランジスタＱ1のコレクタはＢ電源に接続
され、エミッタは抵抗Ｒ2を介してトランジスタＱ2のベ
ースに接続されている。トランジスタＱ2のベースは抵
抗Ｒ3を介して接地されエミッタも接地されている。ト
ランジスタＱ2のコレクタは抵抗Ｒ4を介してトランジス
タＱ3のベースに接続され、Ｑ3のベースは抵抗Ｒ5を介
して最大制御電圧に接続されている。トランジスタＱ3
のエミッタはトランジスタＱ4のコレクタに接続される
とともに抵抗Ｒ6を介して最大制御電圧に接続されてい
る。トランジスタＱ3のコレクタはＱ4のベースに接続さ
れるとともに抵抗Ｒ7を介してＱ4のエミッタに接続され
ている。
また端子Ｂより制御電圧降下信号が入力され、抵抗Ｒ8
を介してトランジスタＱ5のベースに接続される。トラ
ンジスタＱ5のコレクタはＢ電源に接続され、エミッタ
は抵抗Ｒ9を介してトランジスタＱ6のベースに接続され
ている。トランジスタＱ6のベースは抵抗Ｒ10を介して
接地され、エミッタも接地されている。トランジスタＱ
6のコレクタは抵抗Ｒ11を介してＢ電源に接続されると
共に、トランジスタＱ7のベースに接続されている。Ｑ7
のエミッタは接地されており、コレクタは抵抗Ｒ12を介
してＢ電源に接続されるとともに抵抗Ｒ13を介して接地
され、さらにトランジスタＱ8のベースに接続されてい
る。トランジスタＱ8のエミッタは抵抗Ｒ14を介して接
地されており、コレクタはトランジスタＱ4のエミッタ
に接続されるとともにコンデンサＣ1を介して接地さ
れ、コンデンサＣ1の両端の電位差として制御電圧が出
力される。
を介してトランジスタＱ5のベースに接続される。トラ
ンジスタＱ5のコレクタはＢ電源に接続され、エミッタ
は抵抗Ｒ9を介してトランジスタＱ6のベースに接続され
ている。トランジスタＱ6のベースは抵抗Ｒ10を介して
接地され、エミッタも接地されている。トランジスタＱ
6のコレクタは抵抗Ｒ11を介してＢ電源に接続されると
共に、トランジスタＱ7のベースに接続されている。Ｑ7
のエミッタは接地されており、コレクタは抵抗Ｒ12を介
してＢ電源に接続されるとともに抵抗Ｒ13を介して接地
され、さらにトランジスタＱ8のベースに接続されてい
る。トランジスタＱ8のエミッタは抵抗Ｒ14を介して接
地されており、コレクタはトランジスタＱ4のエミッタ
に接続されるとともにコンデンサＣ1を介して接地さ
れ、コンデンサＣ1の両端の電位差として制御電圧が出
力される。
次にこの回路の動作を説明する。端子Ａから入力される
制御電圧上昇信号と端子Ｂから入力される制御電圧降下
信号は同時に入力されることはないものとする。
制御電圧上昇信号と端子Ｂから入力される制御電圧降下
信号は同時に入力されることはないものとする。
まず、充電方向つまり制御電圧上昇時の動作を説明す
る。端子Ａより制御電圧上昇信号が入力され、トランジ
スタＱ1が導通状態となる。Ｑ1が導通することによりＱ
2が導通し、トランジスタＱ3のベースに抵抗Ｒ5とＲ4に
よって最大制御電圧を分圧した電圧ＶB1が加わる。この
時、ＶB1は となる。
る。端子Ａより制御電圧上昇信号が入力され、トランジ
スタＱ1が導通状態となる。Ｑ1が導通することによりＱ
2が導通し、トランジスタＱ3のベースに抵抗Ｒ5とＲ4に
よって最大制御電圧を分圧した電圧ＶB1が加わる。この
時、ＶB1は となる。
これによりトランジスタＱ4が導通状態となり抵抗Ｒ6に
充電電流ｉuが流れ、トランジスタＱ8は非導通状態であ
るから、ｉuによりコンデンサＣ1が充電されて制御電圧
Ｖが上昇する。この時の制御電圧と充電電流ｉuの関係
を第３図に示す。第３図におけるｉumaxの値は、最大制
御電圧Ｖ1と抵抗Ｒ5，Ｒ4，Ｒ6によって決定される。制
御電圧ＶがＶu以下の時は、トランジスタＱ4のコレクタ
電位ＶC4はトランジスタＱ3のエミッタ−ベース間電位
をＶBE3とすると、(1)式より、 となる。
充電電流ｉuが流れ、トランジスタＱ8は非導通状態であ
るから、ｉuによりコンデンサＣ1が充電されて制御電圧
Ｖが上昇する。この時の制御電圧と充電電流ｉuの関係
を第３図に示す。第３図におけるｉumaxの値は、最大制
御電圧Ｖ1と抵抗Ｒ5，Ｒ4，Ｒ6によって決定される。制
御電圧ＶがＶu以下の時は、トランジスタＱ4のコレクタ
電位ＶC4はトランジスタＱ3のエミッタ−ベース間電位
をＶBE3とすると、(1)式より、 となる。
したがって、ｉumaxは、 となる。
制御電圧ＶがＶu以上の時は Ｖ1−Ｖ＝Ｒ6ｉu ……(4) の関係で充電電流ｉuが流れる。
(4)式において、ＶにＶu，ｉuにｉumaxを代入すると、 Ｖ1−Ｖu＝Ｒ6ｉumax Ｖu＝Ｖ1−Ｒ6ｉumax ＝Ｖ1−（Ｖ1−ＶC4） ＝ＶC4 となり、Ｖuは(2)式より決定される。
したがって、充電時においては、制御電圧ＶがＶu以下
では充電電流ｉumaxによりコンデンサＣ1が充電されて
制御電圧Ｖが端子Ｃより出力される。またＶがＶu以上
の時には充電電流 によってＣ1が充電される。
では充電電流ｉumaxによりコンデンサＣ1が充電されて
制御電圧Ｖが端子Ｃより出力される。またＶがＶu以上
の時には充電電流 によってＣ1が充電される。
次に、放電方向つまり制御電圧降下時の動作を説明す
る。端子Ｂより制御電圧降下信号が入力され、トランジ
スタＱ5が導通状態となる。トランジスタＱ5が導通状態
になることでトランジスタＱ6が導通し、それによりト
ランジスタＱ7が非導通となりトランジスタＱ8のベース
に、抵抗Ｒ12とＲ13によってＢ電源を分圧した電圧ＶB8
が印加される。
る。端子Ｂより制御電圧降下信号が入力され、トランジ
スタＱ5が導通状態となる。トランジスタＱ5が導通状態
になることでトランジスタＱ6が導通し、それによりト
ランジスタＱ7が非導通となりトランジスタＱ8のベース
に、抵抗Ｒ12とＲ13によってＢ電源を分圧した電圧ＶB8
が印加される。
この時、ＶB8は、 となる。
したがって、コンデンサＣ1に充電されていた電荷は、
トランジスタＱ4が非導通状態であるから導通状態とな
ったトランジスタＱ8を通り抵抗Ｒ14に流れる放電電流
ｉdによって放電され、制御電圧Ｖは降下する。この時
の制御電圧と放電電流ｉdの関係を第４図に示す。第４
図におけるｉdmaxの値は、Ｂ電源電圧と抵抗Ｒ12，
Ｒ13，Ｒ14によって決定される。制御電圧ＶがＶd以上
の時は、第２図のトランジスタＱ8のエミッタ電位ＶE8
は、トランジスタＱ8のエミッタ−ベース間電位をＶBE8
とすると、(5)式より、 となる。
トランジスタＱ4が非導通状態であるから導通状態とな
ったトランジスタＱ8を通り抵抗Ｒ14に流れる放電電流
ｉdによって放電され、制御電圧Ｖは降下する。この時
の制御電圧と放電電流ｉdの関係を第４図に示す。第４
図におけるｉdmaxの値は、Ｂ電源電圧と抵抗Ｒ12，
Ｒ13，Ｒ14によって決定される。制御電圧ＶがＶd以上
の時は、第２図のトランジスタＱ8のエミッタ電位ＶE8
は、トランジスタＱ8のエミッタ−ベース間電位をＶBE8
とすると、(5)式より、 となる。
したがって、ｉdmaxは となる。
制御電圧ＶがＶd以下の時は Ｖ＝Ｒ14×ｉd ……(8) の関係で放電電流ｉdが流れる。
(8)式において、ＶにＶd，ｉdにｉdmaxを代入すると、 Ｖd＝Ｒ14×ｉdmax ＝ＶE8 となり、Ｖdは(6)式より決定される。
したがって、放電時においては、制御電圧ＶがＶd以上
では放電電流ｉdmaxによりコンデンサＣ1が放電されて
制御電圧Ｖが端子Ｃより出力される。
では放電電流ｉdmaxによりコンデンサＣ1が放電されて
制御電圧Ｖが端子Ｃより出力される。
また、ＶがＶd以下の時は、放電電流 によってＣ1が放電される。
すなわち、任意の制御電圧範囲内では、定電流回路設け
ることなく、一定電流によって、コンデンサＣ1の電荷
を充放電する事ができ、ＩＣ内で大面積を示すＰＮＰト
ランジスタの使用は１個ですむので、小形化することが
できる。
ることなく、一定電流によって、コンデンサＣ1の電荷
を充放電する事ができ、ＩＣ内で大面積を示すＰＮＰト
ランジスタの使用は１個ですむので、小形化することが
できる。
発明の効果 以上のように、本発明によれば、ＩＣ内で大面積を占め
るＰＮＰトランジスタの素子数を減少し、定電流回路を
設けることなく、任意の制御電圧範囲内では定電流の充
放電電流により制御電圧を出力することができる。
るＰＮＰトランジスタの素子数を減少し、定電流回路を
設けることなく、任意の制御電圧範囲内では定電流の充
放電電流により制御電圧を出力することができる。
第１図は従来例における充放電回路の電気的結線図、第
２図は本発明の一実施例における充放電回路の電気的結
線図、第３図は本発明の一実施例である充放電回路にお
ける制御電圧と充電電流の関係を示す特性図、第４図は
本発明の一実施例である充放電回路における制御電圧と
放電電流の関係を示す特性図である。 Ｒ1〜Ｒ14……抵抗、Ｃ1……コンデンサ、Ｑ1，Ｑ2，Ｑ
4，Ｑ5，Ｑ6，Ｑ7，Ｑ8……ＮＰＮトランジスタ、Ｑ3…
…ＰＮＰトランジスタ。
２図は本発明の一実施例における充放電回路の電気的結
線図、第３図は本発明の一実施例である充放電回路にお
ける制御電圧と充電電流の関係を示す特性図、第４図は
本発明の一実施例である充放電回路における制御電圧と
放電電流の関係を示す特性図である。 Ｒ1〜Ｒ14……抵抗、Ｃ1……コンデンサ、Ｑ1，Ｑ2，Ｑ
4，Ｑ5，Ｑ6，Ｑ7，Ｑ8……ＮＰＮトランジスタ、Ｑ3…
…ＰＮＰトランジスタ。
Claims (1)
- 【請求項１】制御電圧上昇信号入力により導通状態とな
るトランジスタのエミッタを接地し、そのコレクタを抵
抗を介してＰＮＰトランジスタのベースに接続し、この
ＰＮＰトランジスタのベースを抵抗を介して最大制御電
圧に接続し、そのＰＮＰトランジスタのエミッタを抵抗
を介して上記最大制御電圧に接続するとともに、このＰ
ＮＰトランジスタのコレクタをＮＰＮトランジスタのベ
ースに接続し、このＮＰＮトランジスタのコレクタを上
記ＰＮＰトランジスタのエミッタに接続し、このＮＰＮ
トランジスタのエミッタを抵抗を介してそのベースに接
続して形成される充電電流発生回路と、制御電圧降下信
号により非導通状態となるトランジスタのエミッタを接
地し、そのコレクタを抵抗を介して電源に接続するとと
もに抵抗を介して接地し、このトランジスタのコレクタ
をＮＰＮトランジスタのベースに接続し、そのＮＰＮト
ランジスタのエミッタを抵抗を介して接地し、そのコレ
クタを前記充電電流発生回路のＮＰＮトランジスタのエ
ミッタに接続して形成される放電電流発生回路と、前記
充電電流発生回路と前記放電電流発生回路とに接続され
たコンデンサとを有することを特徴とする充放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2891284A JPH0625943B2 (ja) | 1984-02-17 | 1984-02-17 | 充放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2891284A JPH0625943B2 (ja) | 1984-02-17 | 1984-02-17 | 充放電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60173616A JPS60173616A (ja) | 1985-09-07 |
| JPH0625943B2 true JPH0625943B2 (ja) | 1994-04-06 |
Family
ID=12261608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2891284A Expired - Lifetime JPH0625943B2 (ja) | 1984-02-17 | 1984-02-17 | 充放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0625943B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4894425B2 (ja) * | 2006-09-15 | 2012-03-14 | 富士電機株式会社 | 電圧源回路 |
-
1984
- 1984-02-17 JP JP2891284A patent/JPH0625943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60173616A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPS63227210A (ja) | 特にスイッチ−モード電力供給のための周期信号の発生器 | |
| JP2883953B2 (ja) | 弛張発振器 | |
| US5519307A (en) | DC/DC converter for outputting multiple signals | |
| JPH0625943B2 (ja) | 充放電回路 | |
| EP0165748B2 (en) | Oscillator circuit | |
| US4636659A (en) | Sample and hold circuit | |
| US5327070A (en) | Power supply circuit for driving a light emitting element | |
| US4450415A (en) | Alterable mode oscillator | |
| EP0081891B1 (en) | Fixed frequency voltage regulator | |
| EP0354357A2 (en) | Delay device | |
| JPS598430A (ja) | ゼロクロス制御回路 | |
| US4414569A (en) | Transistor circuit | |
| EP0086334B1 (en) | Pulse duty conversion circuit | |
| JPS6134715B2 (ja) | ||
| US3721834A (en) | Stored energy regulating circuit | |
| US4757280A (en) | NPN transistor RC oscillator | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JPH0124983Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPH0451091B2 (ja) | ||
| JP4493450B2 (ja) | 充放電回路 | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| JP2521374B2 (ja) | 充放電回路 |