JP2521374B2 - 充放電回路 - Google Patents
充放電回路Info
- Publication number
- JP2521374B2 JP2521374B2 JP2408339A JP40833990A JP2521374B2 JP 2521374 B2 JP2521374 B2 JP 2521374B2 JP 2408339 A JP2408339 A JP 2408339A JP 40833990 A JP40833990 A JP 40833990A JP 2521374 B2 JP2521374 B2 JP 2521374B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- electrode
- transistor
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンデンサの充放電を
利用して他の回路装置の動作を制御する充放電回路に関
する。
利用して他の回路装置の動作を制御する充放電回路に関
する。
【０００２】
【従来の技術】図２は、この種の充放電回路の従来例を
示す回路図である。
示す回路図である。
【０００３】図のようにこの充放電回路は、オンオフ可
能な第一，第二の二つの定電流源（１），（２）と、一
つのコンデンサ（３）と、一つのＰＮＰ型の放電用トラ
ンジスタ（４）（以下単にトランジスタ（４）と呼ぶ）
と、一つの放電阻止用抵抗（５）（以下単に抵抗（５）
と呼ぶ）とから構成されている。コンデンサ（３）は、
その一方の電極（以下、単に一端という）が第一定電流
源（１）の電流供給端に接続され（以下、単に接続され
るという）、他方の電極（以下、単に他端という）が接
地されている。またトランジスタ（４）は、エミッタ電
極（以下、単にエミッタという）が第一定電流源（１）
に接続され、ベース電極（以下、単にベースという）が
第二定電流源（２）の電流供給端に接続され（以下、単
に接続されるという）、コレクタ電極（以下、単にコレ
クタという）が接地されている。更に抵抗（５）は、一
端が第二定電流源（２）に接続され、他端が接地されて
いる。そしてこの充放電回路の、第一定電流源（１）と
コンデンサ（３）とトランジスタ（４）との接続点Ａ
に、制御しようとする他の回路装置（６）が接続されて
いる。
能な第一，第二の二つの定電流源（１），（２）と、一
つのコンデンサ（３）と、一つのＰＮＰ型の放電用トラ
ンジスタ（４）（以下単にトランジスタ（４）と呼ぶ）
と、一つの放電阻止用抵抗（５）（以下単に抵抗（５）
と呼ぶ）とから構成されている。コンデンサ（３）は、
その一方の電極（以下、単に一端という）が第一定電流
源（１）の電流供給端に接続され（以下、単に接続され
るという）、他方の電極（以下、単に他端という）が接
地されている。またトランジスタ（４）は、エミッタ電
極（以下、単にエミッタという）が第一定電流源（１）
に接続され、ベース電極（以下、単にベースという）が
第二定電流源（２）の電流供給端に接続され（以下、単
に接続されるという）、コレクタ電極（以下、単にコレ
クタという）が接地されている。更に抵抗（５）は、一
端が第二定電流源（２）に接続され、他端が接地されて
いる。そしてこの充放電回路の、第一定電流源（１）と
コンデンサ（３）とトランジスタ（４）との接続点Ａ
に、制御しようとする他の回路装置（６）が接続されて
いる。
【０００４】上記充放電回路において、二つの定電流源
（１），（２）をオン状態にすると、コンデンサ（３）
が第一定電流源（１）の電流Ｉ1 により充電されて、接
続点Ａの電圧が上昇する。またこのときには、第二定電
流源（２）と抵抗（５）とトランジスタ（４）との接続
点Ｂの電圧、つまり第二定電流源（２）の電流Ｉ2 と抵
抗（５）の抵抗値との積で決まる電圧が、トランジスタ
（４）のベース，エミッタ間が逆バイアスになるように
設定されているため、トランジスタ（４）がオフ状態と
なり、コンデンサ（３）の放電は阻止される。
（１），（２）をオン状態にすると、コンデンサ（３）
が第一定電流源（１）の電流Ｉ1 により充電されて、接
続点Ａの電圧が上昇する。またこのときには、第二定電
流源（２）と抵抗（５）とトランジスタ（４）との接続
点Ｂの電圧、つまり第二定電流源（２）の電流Ｉ2 と抵
抗（５）の抵抗値との積で決まる電圧が、トランジスタ
（４）のベース，エミッタ間が逆バイアスになるように
設定されているため、トランジスタ（４）がオフ状態と
なり、コンデンサ（３）の放電は阻止される。
【０００５】一方、二つの定電流源（１），（２）をオ
フ状態にすると、接続点Ｂの電圧が低下してトランジス
タ（４）がオン状態になるため、そのトランジスタ
（４）のエミッタ電流によりコンデンサ（３）が放電
し、接続点Ａの電圧が低下する。
フ状態にすると、接続点Ｂの電圧が低下してトランジス
タ（４）がオン状態になるため、そのトランジスタ
（４）のエミッタ電流によりコンデンサ（３）が放電
し、接続点Ａの電圧が低下する。
【０００６】上記コンデンサ（３）の充放電による接続
点Ａの電圧変化によって、回路装置（６）の動作を制御
する。
点Ａの電圧変化によって、回路装置（６）の動作を制御
する。
【０００７】
【発明が解決しようとする課題】しかし上記放電回路の
場合、コンデンサ（３）の放電は、接続点Ａの電圧が、
トランジスタ（４）のベース電流と抵抗（５）の抵抗値
との積で決まる接続点Ｂの電圧と、トランジスタ（４）
のベース，エミッタ間の電圧との和より低くなった時点
で、トランジスタ（４）がオフ状態になって止まってし
まう。
場合、コンデンサ（３）の放電は、接続点Ａの電圧が、
トランジスタ（４）のベース電流と抵抗（５）の抵抗値
との積で決まる接続点Ｂの電圧と、トランジスタ（４）
のベース，エミッタ間の電圧との和より低くなった時点
で、トランジスタ（４）がオフ状態になって止まってし
まう。
【０００８】このため従来の放電回路では、接続点Ａの
電圧を、トランジスタ４のベース，エミッタ間の電圧以
下に下げることができず、よって制御しようとする回路
装置６の動作電圧も、上記ベース，エミッタ間の電圧以
下に下げることができないという問題点があった。
電圧を、トランジスタ４のベース，エミッタ間の電圧以
下に下げることができず、よって制御しようとする回路
装置６の動作電圧も、上記ベース，エミッタ間の電圧以
下に下げることができないという問題点があった。
【０００９】本発明は、上記問題点を解決するためにな
されたもので、コンデンサが、より低い電圧まで放電し
得る充放電回路を得ることを目的とする。
されたもので、コンデンサが、より低い電圧まで放電し
得る充放電回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る充放電回路では、コンデンサの放電を
行うために、放電用ＰＮＰ型トランジスタと、ダイオー
ド素子とを設け、このダイオード素子のアノード電極を
上記放電用ＰＮＰ型トランジスタのエミッタ電極に接続
し、カソード電極を上記放電用ＰＮＰ型トランジスタの
ベース電極に接続する構成とした。
に、本発明に係る充放電回路では、コンデンサの放電を
行うために、放電用ＰＮＰ型トランジスタと、ダイオー
ド素子とを設け、このダイオード素子のアノード電極を
上記放電用ＰＮＰ型トランジスタのエミッタ電極に接続
し、カソード電極を上記放電用ＰＮＰ型トランジスタの
ベース電極に接続する構成とした。
【００１１】
【作用】上記構成の充放電回路は、二つの定電流源をオ
フ状態とすることにより放電用ＰＮＰ型トランジスタ及
び放電用ダイオードを導通状態となりコンデンサの放電
が開始する。コンデンサの放電によって出力ノードの電
圧が低下し、放電用ＰＮＰ型トランジスタが非導通状態
になった後にもダイオード素子によって、コンデンサは
さらに放電される。従って、コンデンサは、放電用トラ
ンジスタのみを用いて放電する場合に比べて、より低い
電圧まで放電される。
フ状態とすることにより放電用ＰＮＰ型トランジスタ及
び放電用ダイオードを導通状態となりコンデンサの放電
が開始する。コンデンサの放電によって出力ノードの電
圧が低下し、放電用ＰＮＰ型トランジスタが非導通状態
になった後にもダイオード素子によって、コンデンサは
さらに放電される。従って、コンデンサは、放電用トラ
ンジスタのみを用いて放電する場合に比べて、より低い
電圧まで放電される。
【００１２】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。
明する。
【００１３】図１は本発明に係る充放電回路の回路図で
ある。尚、図１において、図２に示した従来例と相違な
い構成要素には、同一の符号を付して説明を省略する。
ある。尚、図１において、図２に示した従来例と相違な
い構成要素には、同一の符号を付して説明を省略する。
【００１４】図に示すように、この充放電回路の従来例
との相違は、放電用ダイオード素子（７）（以下単にダ
イオード（７）と呼ぶ）を備えた点にある。そのダイオ
ード（７）のアノード電極（以下単にアノードという）
は放電用トランジスタ（４）（以下単にトランジスタ
（４）と呼ぶ）のエミッタに、カソード電極（以下単に
カソードという）は、トランジスタ（４）のベースにそ
れぞれ接続されている。
との相違は、放電用ダイオード素子（７）（以下単にダ
イオード（７）と呼ぶ）を備えた点にある。そのダイオ
ード（７）のアノード電極（以下単にアノードという）
は放電用トランジスタ（４）（以下単にトランジスタ
（４）と呼ぶ）のエミッタに、カソード電極（以下単に
カソードという）は、トランジスタ（４）のベースにそ
れぞれ接続されている。
【００１５】次にこの充放電回路の動作を説明する。
【００１６】二つの定電流源（１），（２）をオン状態
にすると、コンデンサ（３）が第一定電流源（１）の電
流Ｉ1 により充電されて、接続点Ａの電圧が上昇する。
それと同時に、第二定電流源（２）の電流Ｉ2 が流れる
放電阻止用抵抗（５）のために、接続点Ｂの電圧が上昇
して、トランジスタ（４）およびダイオード（７）がオ
フ状態になり、コンデンサ（３）の放電が阻止される。
にすると、コンデンサ（３）が第一定電流源（１）の電
流Ｉ1 により充電されて、接続点Ａの電圧が上昇する。
それと同時に、第二定電流源（２）の電流Ｉ2 が流れる
放電阻止用抵抗（５）のために、接続点Ｂの電圧が上昇
して、トランジスタ（４）およびダイオード（７）がオ
フ状態になり、コンデンサ（３）の放電が阻止される。
【００１７】一方、二つの定電流源（１），（２）をオ
フ状態にすると、接続点Ｂの電圧が低下してトランジス
タ（４）およびダイオード（７）がオン状態になるた
め、コンデンサ（３）が放電し、接続点Ａの電圧が低下
する。このとき、トランジスタ（４）によるコンデンサ
（３）の放電は、従来例で説明したように、接続点Ａの
電圧が、接続点Ｂの電圧と、トランジスタ（４）のベー
ス，エミッタ間の電圧との和より低くなった時点で、ト
ランジスタ（４）がオフ状態になって止まってしまう。
ところが、トランジスタ（４）がオフ状態になった後
も、ダイオード（７）はオン状態にあるため、コンデン
サ（３）の放電はさらに続く。このダイオード（７）に
よるコンデンサ（３）の放電は、接続点Ａの電圧と接続
点Ｂの電圧との差が、ダイオード（７）の順方向電圧以
下になるまで続く。
フ状態にすると、接続点Ｂの電圧が低下してトランジス
タ（４）およびダイオード（７）がオン状態になるた
め、コンデンサ（３）が放電し、接続点Ａの電圧が低下
する。このとき、トランジスタ（４）によるコンデンサ
（３）の放電は、従来例で説明したように、接続点Ａの
電圧が、接続点Ｂの電圧と、トランジスタ（４）のベー
ス，エミッタ間の電圧との和より低くなった時点で、ト
ランジスタ（４）がオフ状態になって止まってしまう。
ところが、トランジスタ（４）がオフ状態になった後
も、ダイオード（７）はオン状態にあるため、コンデン
サ（３）の放電はさらに続く。このダイオード（７）に
よるコンデンサ（３）の放電は、接続点Ａの電圧と接続
点Ｂの電圧との差が、ダイオード（７）の順方向電圧以
下になるまで続く。
【００１８】即ち、この充放電回路では、コンデンサ
（３）が、トランジスタ（４）のみで放電する場合に比
べ、より低い電圧まで放電し、それだけ、回路装置
（６）への出力ノードである接続点Ａの電圧が低くな
る。
（３）が、トランジスタ（４）のみで放電する場合に比
べ、より低い電圧まで放電し、それだけ、回路装置
（６）への出力ノードである接続点Ａの電圧が低くな
る。
【００１９】
【発明の効果】以上説明したとおり、本発明に係る充放
電回路によれば、充放電用ＰＮＰ型トランジスタのエミ
ッタ−ベース間にダイオード素子を接続したものとした
ので、コンデンサをより低い電圧まで放電させることが
できる。その結果、出力ノードから制御対象である回路
装置へ供給する動作電圧、つまり接地側の動作電圧をさ
らに下げることができる。
電回路によれば、充放電用ＰＮＰ型トランジスタのエミ
ッタ−ベース間にダイオード素子を接続したものとした
ので、コンデンサをより低い電圧まで放電させることが
できる。その結果、出力ノードから制御対象である回路
装置へ供給する動作電圧、つまり接地側の動作電圧をさ
らに下げることができる。
【図１】本発明の実施例を示す充放電回路の回路図。
【図２】従来例を示す放電回路の回路図。
（１），（２） 定電流源 （３） コンデンサ （４） 放電用トランジスタ （５） 放電阻止用抵抗 （６） 回路装置 （７） 放電用ダイオード
Claims (1)
- 【請求項１】オンオフ制御可能な第一及び第二定電流源
と、一方の電極が出力ノードに接続されるとともに上記第一
の定電流源の電流供給端 に接続され、他方の電極が接地
されるコンデンサと、 エミッタ電極が上記出力ノードに接続されるとともにベ
ース電極が上記第二の定電流源の電流供給端に接続さ
れ、コレクタ電極が接地される放電用ＰＮＰ型トランジ
スタと、 一端が上記第二の定電流源の電流供給端に接続され、他
端が接地される抵抗素子と、 アノード電極が上記放電用ＰＮＰ型トランジスタのエミ
ッタ電極に接続され、カソード電極が上記放電用ＰＮＰ
型トランジスタのベース電極に接続されるダイオード素
子と、 を備えたことを特徴とする充放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408339A JP2521374B2 (ja) | 1990-12-27 | 1990-12-27 | 充放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408339A JP2521374B2 (ja) | 1990-12-27 | 1990-12-27 | 充放電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04225615A JPH04225615A (ja) | 1992-08-14 |
| JP2521374B2 true JP2521374B2 (ja) | 1996-08-07 |
Family
ID=18517803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408339A Expired - Lifetime JP2521374B2 (ja) | 1990-12-27 | 1990-12-27 | 充放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521374B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6675304B1 (en) * | 1999-11-29 | 2004-01-06 | Intel Corporation | System for transitioning a processor from a higher to a lower activity state by switching in and out of an impedance on the voltage regulator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214317A (ja) * | 1983-05-19 | 1984-12-04 | Nec Ic Microcomput Syst Ltd | 信号発生回路 |
-
1990
- 1990-12-27 JP JP2408339A patent/JP2521374B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04225615A (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| JPS62174814A (ja) | 安定化電源回路 | |
| JP2521374B2 (ja) | 充放電回路 | |
| US4001723A (en) | Oscillator circuits | |
| US4339669A (en) | Current ramping controller circuit | |
| US3883775A (en) | Gas discharge display system with current suppression means | |
| KR930006230B1 (ko) | 스피리어스 신호 발생 감소 장치 | |
| JP2001209441A (ja) | 定電圧電源回路 | |
| JP4315959B2 (ja) | 電源装置 | |
| JP2796866B2 (ja) | チャージポンプ回路 | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| JPS6213099Y2 (ja) | ||
| JP2687159B2 (ja) | 電源投入時のリセットパルス生成回路 | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JPH05315903A (ja) | パワー制御回路内で使用するメモリ・デバイス | |
| JP2647725B2 (ja) | 電圧比較器 | |
| US4216441A (en) | Astable multivibrator circuit | |
| JP3743125B2 (ja) | クランプ回路 | |
| US4757280A (en) | NPN transistor RC oscillator | |
| JP2000243915A (ja) | 基準電圧回路 | |
| JPS6113429B2 (ja) | ||
| JP4315958B2 (ja) | 電源装置 | |
| JPS589379Y2 (ja) | 選局安定化回路 | |
| TW202113545A (zh) | 輸出穩壓電路 | |
| JP2543725Y2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 15 |