JP2693874B2 - 遅延パルス発生回路 - Google Patents
遅延パルス発生回路Info
- Publication number
- JP2693874B2 JP2693874B2 JP3052024A JP5202491A JP2693874B2 JP 2693874 B2 JP2693874 B2 JP 2693874B2 JP 3052024 A JP3052024 A JP 3052024A JP 5202491 A JP5202491 A JP 5202491A JP 2693874 B2 JP2693874 B2 JP 2693874B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- current
- transistor
- delay pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Description
【０００１】
【産業上の利用分野】本発明は遅延パルス発生回路に関
し、特に集積回路化された遅延パルス発生回路に関す
る。
し、特に集積回路化された遅延パルス発生回路に関す
る。
【０００２】
【従来の技術】従来のこの種の遅延パルス発生回路は、
図２に示すように、ＰＮＰ形のトランジスタＱ１，Ｑ２
およびＲ１，Ｒ２からなるカレントミラー回路と、コン
パレータ回路２と、カレントミラー回路１の出力電流を
設定する定電流源３と、コンパレータ回路２の一方の入
力に接続されしきい値電圧を設定する基準電圧源４と、
一端が接地され他の一端がコンパレータ回路２の他の一
方の入力に接続されカレントミラー回路１の出力電流が
充電されるコンデンサＣ１と、ベースに接続された抵抗
Ｒ３を有するコンデンサＣ１の放電用のＮＰＮ形のトラ
ンジスタＱ３とから構成されていた。
図２に示すように、ＰＮＰ形のトランジスタＱ１，Ｑ２
およびＲ１，Ｒ２からなるカレントミラー回路と、コン
パレータ回路２と、カレントミラー回路１の出力電流を
設定する定電流源３と、コンパレータ回路２の一方の入
力に接続されしきい値電圧を設定する基準電圧源４と、
一端が接地され他の一端がコンパレータ回路２の他の一
方の入力に接続されカレントミラー回路１の出力電流が
充電されるコンデンサＣ１と、ベースに接続された抵抗
Ｒ３を有するコンデンサＣ１の放電用のＮＰＮ形のトラ
ンジスタＱ３とから構成されていた。
【０００３】次に、動作について説明する。
【０００４】図３は、遅延パルス発生回路の動作を説明
するタイムチャートである。まず、入力端子ＴＰからト
ランジスタＱ３のベースに、設定されたタイミングで″
Ｌ″レベルの入力パルスＰが印加されると、トランジス
タＱ３はオフとなる。次に、カレントミラー回路１から
定電流源３により設定された電流Ｉ１によりコンデンサ
Ｃ１を充電し始める。図３に示すように、Ｅ点の電圧が
上昇し、基準電圧源４により設定されたコンパレータ２
のしきい値電圧ＶＴを越えると、コンパレータが動作
し、出力端子ＴＯに″Ｈ″レベルのパルス出力Ｏを出力
する。
するタイムチャートである。まず、入力端子ＴＰからト
ランジスタＱ３のベースに、設定されたタイミングで″
Ｌ″レベルの入力パルスＰが印加されると、トランジス
タＱ３はオフとなる。次に、カレントミラー回路１から
定電流源３により設定された電流Ｉ１によりコンデンサ
Ｃ１を充電し始める。図３に示すように、Ｅ点の電圧が
上昇し、基準電圧源４により設定されたコンパレータ２
のしきい値電圧ＶＴを越えると、コンパレータが動作
し、出力端子ＴＯに″Ｈ″レベルのパルス出力Ｏを出力
する。
【０００５】この時、入力パルスＰと出力パルスＯの遅
延時間ｔｄは次式で表される。
延時間ｔｄは次式で表される。
【０００６】 ｔｄ＝（Ｃ１・ＶＴ）／Ｉ１………………………………………………（１） ここで、Ｃ１はコンデンサＣ１の容量値を示す。
【０００７】大遅延時間を設定するためには、コンデン
サＣ１の容量を大きくするか、あるいは、充電電流の値
を小さくする必要がある。一般に、集積回路の内部に形
成するコンデンサの容量値はあまり大きくすることは困
難であり、チップ面積との兼ねあいもあるが３０ｐＦ程
度が限界である。
サＣ１の容量を大きくするか、あるいは、充電電流の値
を小さくする必要がある。一般に、集積回路の内部に形
成するコンデンサの容量値はあまり大きくすることは困
難であり、チップ面積との兼ねあいもあるが３０ｐＦ程
度が限界である。
【０００８】一方、充電電流の値を小さくして、大遅延
時間を設定する場合について検討すると次のようにな
る。たとえば、Ｃ１を３０ｐＦ、基準電圧を３．０Ｖと
とすると、遅延時間を１００ｍＳに設定する場合は、充
電電流Ｉ１の値は極めて微小な値である約０．９ｎＡと
なる。
時間を設定する場合について検討すると次のようにな
る。たとえば、Ｃ１を３０ｐＦ、基準電圧を３．０Ｖと
とすると、遅延時間を１００ｍＳに設定する場合は、充
電電流Ｉ１の値は極めて微小な値である約０．９ｎＡと
なる。
【０００９】ここで、コンデンサＣ１のスイッチ用のト
ランジスタＱ３にはリーク電流が流れている。このリー
ク電流は、接合温度が２５℃のときは約０．２ｐＡであ
るが、温度が８〜１０℃上昇するごとに２倍の割合で増
大し、コンデンサＣ１の充電電流を差引くように作用す
る。したがって、図４に示すＢ曲線のように接合温度の
上昇にともない、遅延時間が増加する。そして、１２５
℃では１ｎＡ程度の電流値となる。この値は前述の充電
電流とほぼ同じ値であり、したがって、１２５℃のとき
は、カレントミラー回路１からコンデンサＣ１への充電
電流は、全部トランジスタＱ３のリーク電流として消費
されてしまい、コンデンサＣ１は充電されることなくＥ
点の電位は０Ｖのままである。したがって、この場合に
は、″Ｌ″レベルの入力パルスＰが印加されてもコンパ
レータは動作せず、したがって、出力パルスＯも出力さ
れなくなるというものであった。
ランジスタＱ３にはリーク電流が流れている。このリー
ク電流は、接合温度が２５℃のときは約０．２ｐＡであ
るが、温度が８〜１０℃上昇するごとに２倍の割合で増
大し、コンデンサＣ１の充電電流を差引くように作用す
る。したがって、図４に示すＢ曲線のように接合温度の
上昇にともない、遅延時間が増加する。そして、１２５
℃では１ｎＡ程度の電流値となる。この値は前述の充電
電流とほぼ同じ値であり、したがって、１２５℃のとき
は、カレントミラー回路１からコンデンサＣ１への充電
電流は、全部トランジスタＱ３のリーク電流として消費
されてしまい、コンデンサＣ１は充電されることなくＥ
点の電位は０Ｖのままである。したがって、この場合に
は、″Ｌ″レベルの入力パルスＰが印加されてもコンパ
レータは動作せず、したがって、出力パルスＯも出力さ
れなくなるというものであった。
【００１０】
【発明が解決しようとする課題】上述した従来の遅延パ
ルス発生回路は、集積回路内のコンデンサの容量値を大
きくできないので、長い遅延時間を設定するためには、
定電流源の電流値を微小に設定する必要があり、高温時
における動作において、スイッチ用のトランジスタのリ
ーク電流に影響されて遅延時間の設定が困難になるとい
う欠点を有している。さらに、スイッチ用のトランジス
タのリーク電流により遂には誤動作をするという欠点を
有している。
ルス発生回路は、集積回路内のコンデンサの容量値を大
きくできないので、長い遅延時間を設定するためには、
定電流源の電流値を微小に設定する必要があり、高温時
における動作において、スイッチ用のトランジスタのリ
ーク電流に影響されて遅延時間の設定が困難になるとい
う欠点を有している。さらに、スイッチ用のトランジス
タのリーク電流により遂には誤動作をするという欠点を
有している。
【００１１】
【課題を解決するための手段】本発明の遅延パルス発生
回路は、一方の入力に他端を接地したコンデンサの一端
が接続されこのコンデンサの充電電圧が他の一方の入力
に印加された基準電圧を越えたときパルスを出力するコ
ンパレータ回路と、コレクタを前記コンデンサの一端に
接続しエミッタを接地して前記充電電圧を予め定められ
たタイミングで放電するよう導通させる所定の導電形の
第一のトランジスタと、定電流源により予め設定した電
流値の電流を前記コンデンサに供給するカレントミラー
回路と、エミッタとベースとを共通接続し、前記定電流
源と並列に接続し前記第一のトランジスタと同一の導電
形の第二のトランジスタとを備えて構成されている。
回路は、一方の入力に他端を接地したコンデンサの一端
が接続されこのコンデンサの充電電圧が他の一方の入力
に印加された基準電圧を越えたときパルスを出力するコ
ンパレータ回路と、コレクタを前記コンデンサの一端に
接続しエミッタを接地して前記充電電圧を予め定められ
たタイミングで放電するよう導通させる所定の導電形の
第一のトランジスタと、定電流源により予め設定した電
流値の電流を前記コンデンサに供給するカレントミラー
回路と、エミッタとベースとを共通接続し、前記定電流
源と並列に接続し前記第一のトランジスタと同一の導電
形の第二のトランジスタとを備えて構成されている。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の遅延パルス発生回路の一実
施例を示す回路図である。
施例を示す回路図である。
【００１４】本実施例の遅延パルス発生回路は、図１に
示すように、前述の従来の例と同様のＰＮＰ形のトラン
ジスタＱ１，Ｑ２およびＲ１，Ｒ２からなるカレントミ
ラー回路と、コンパレータ回路２と、カレントミラー回
路１の出力電流を設定する定電流源３と、コンパレータ
回路２の一方の入力に接続されしきい値電圧を設定する
基準電圧源４と、一端が接地され他の一端がコンパレー
タ回路２の他の一方の入力に接続されカレントミラー回
路１の出力電流が充電されるコンデンサＣ１と、ベース
に接続された抵抗Ｒ３を有するコンデンサＣ１の放電用
のＮＰＮ形のトランジスタＱ３とに加えて、エミッタと
ベースとを共通接続し定電流源３と並列に接続したＮＰ
Ｎ型のトランジスタＱ４を備えて構成されている。
示すように、前述の従来の例と同様のＰＮＰ形のトラン
ジスタＱ１，Ｑ２およびＲ１，Ｒ２からなるカレントミ
ラー回路と、コンパレータ回路２と、カレントミラー回
路１の出力電流を設定する定電流源３と、コンパレータ
回路２の一方の入力に接続されしきい値電圧を設定する
基準電圧源４と、一端が接地され他の一端がコンパレー
タ回路２の他の一方の入力に接続されカレントミラー回
路１の出力電流が充電されるコンデンサＣ１と、ベース
に接続された抵抗Ｒ３を有するコンデンサＣ１の放電用
のＮＰＮ形のトランジスタＱ３とに加えて、エミッタと
ベースとを共通接続し定電流源３と並列に接続したＮＰ
Ｎ型のトランジスタＱ４を備えて構成されている。
【００１５】次に、本実施例の動作について説明する。
【００１６】遅延回路の一般的な動作は、前述の従来の
例に示したものと共通部分であり、説明が重複しないよ
うここでは省略する。
例に示したものと共通部分であり、説明が重複しないよ
うここでは省略する。
【００１７】一般に、同一集積回路内の同一サイズ同一
極性のトランジスタ、本実施例ではＮＰＮ形のトランジ
スタにおいて、コレクタからＰ形基板である接地へのリ
ーク電流は等しいということがいえる。
極性のトランジスタ、本実施例ではＮＰＮ形のトランジ
スタにおいて、コレクタからＰ形基板である接地へのリ
ーク電流は等しいということがいえる。
【００１８】ここで、トランジスタＱ３のリーク電流を
ＩＬ３、トランジスタＱ４のリーク電流をＩＬ４とする
と、両者の関係は次式のようになる。
ＩＬ３、トランジスタＱ４のリーク電流をＩＬ４とする
と、両者の関係は次式のようになる。
【００１９】 ＩＬ３＝ＩＬ４………………………………………………………………（２） このときの充電電流Ｉ１は、次式で表される。
【００２０】 Ｉ１＝Ａ（Ｉ３＋ｎＩＬ４）−ｍＩＬ３…………………………………（３） ここで、Ａはカレントミラー回路１の利得である。
【００２１】ｍ，ｎをトランジスタＱ３，Ｑ４のそれぞ
れの個数またはサイズとし、ｎ＝ｍ／Ａとすると、Ｉ１
は次式で表される。
れの個数またはサイズとし、ｎ＝ｍ／Ａとすると、Ｉ１
は次式で表される。
【００２２】 ∴ Ｉ１＝ＡＩ３……………………………………………………………（４） すなわち、充電電流Ｉ１は、トランジスタＱ３のリーク
電流ＩＬ３の影響は受けず、ほぼ一定の値を保持する。
電流ＩＬ３の影響は受けず、ほぼ一定の値を保持する。
【００２３】したがって、接合温度が上昇しても、図４
の曲線Ａに示すように、遅延時間の値は一定の値を保持
する。
の曲線Ａに示すように、遅延時間の値は一定の値を保持
する。
【００２４】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。
明は上記実施例に限られることなく種々の変形が可能で
ある。
【００２５】たとえば、本実施例では、Ａ＝ｍ＝ｎ＝１
として説明したが、（３），（４）に示すように他の数
値、たとえば、Ａ＝０．５、ｍ＝１、ｎ＝２の場合でも
成立することは明らかであり、本発明の主旨を逸脱しな
い限り適用できることは勿論である。
として説明したが、（３），（４）に示すように他の数
値、たとえば、Ａ＝０．５、ｍ＝１、ｎ＝２の場合でも
成立することは明らかであり、本発明の主旨を逸脱しな
い限り適用できることは勿論である。
【００２６】この場合、定電流源の電流値を変更せず
に、充電電流を変化することができるので、実用上の効
果は大きい。
に、充電電流を変化することができるので、実用上の効
果は大きい。
【００２７】
【発明の効果】以上説明したように、本発明の遅延パル
ス発生回路は、エミッタとベースとを共通接続し、定電
流源に順方向の極性で並列に接続したトランジスタを備
えることにより、高温時の動作におけるスイッチ用のト
ランジスタのリーク電流に影響されずに微小な電流値の
充電電流を安定に設定できるので、大遅延時間を容易に
設定できるという効果がある。さらに、スイッチ用のト
ランジスタのリーク電流による誤動作を抑圧できるとい
う効果を有している。
ス発生回路は、エミッタとベースとを共通接続し、定電
流源に順方向の極性で並列に接続したトランジスタを備
えることにより、高温時の動作におけるスイッチ用のト
ランジスタのリーク電流に影響されずに微小な電流値の
充電電流を安定に設定できるので、大遅延時間を容易に
設定できるという効果がある。さらに、スイッチ用のト
ランジスタのリーク電流による誤動作を抑圧できるとい
う効果を有している。
【図１】本発明の遅延パルス発生回路の一実施例を示す
回路図である。
回路図である。
【図２】従来の遅延パルス発生回路の一例を示すブロッ
ク図である。
ク図である。
【図３】本実施例および従来の遅延パルス発生回路にお
ける動作を説明するタイムチャートである。
ける動作を説明するタイムチャートである。
【図４】本実施例および従来の遅延パルス発生回路にお
ける遅延時間の温度特性を示す図である。
ける遅延時間の温度特性を示す図である。
１ カレントミラー回路 ２ コンパレータ回路 ３ 定電流源 ４ 基準電圧源 Ｃ１ コンデンサ Ｑ１〜Ｑ４ トランジスタ Ｒ１〜Ｒ３ 抵抗
Claims (3)
- 【請求項１】 一方の入力に他端を接地したコンデンサ
の一端が接続されこのコンデンサの充電電圧が他の一方
の入力に印加された基準電圧を越えたときパルスを出力
するコンパレータ回路と、コレクタを前記コンデンサの一端に接続しエミッタを接
地して 前記充電電圧を予め定められたタイミングで放電
するよう導通させる所定の導電形の第一のトランジスタ
と、 定電流源により予め設定した電流値の電流を前記コンデ
ンサに供給するカレントミラー回路と、 エミッタとベースとを共通接続し、前記定電流源と並列
に接続し前記第一のトランジスタと同一の導電形の第二
のトランジスタとを備えることを特徴とする遅延パルス
発生回路。 - 【請求項２】 前記第一および前記第二のトランジスタ
がＮＰＮ形であり、前記定電流源および前記充電電圧が
正極性であることを特徴とする請求項１記載の遅延パル
ス発生回路。 - 【請求項３】 前記第一，第二のトランジスタのサイズ
または同一サイズの場合は個数をそれぞれｍ，ｎとし、
前記カレントミラー回路の電流利得をＡとしたときｎ＝
ｍ／Ａなる関係を有することを特徴とする請求項１また
は２記載の遅延パルス発生回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052024A JP2693874B2 (ja) | 1991-03-18 | 1991-03-18 | 遅延パルス発生回路 |
| KR1019920004321A KR960016010B1 (ko) | 1991-03-18 | 1992-03-17 | 지연-펄스 발생기 |
| US08/212,395 US5384505A (en) | 1991-03-18 | 1994-03-10 | Delayed-pulse generator having means for stabilizing the charging current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052024A JP2693874B2 (ja) | 1991-03-18 | 1991-03-18 | 遅延パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287515A JPH04287515A (ja) | 1992-10-13 |
| JP2693874B2 true JP2693874B2 (ja) | 1997-12-24 |
Family
ID=12903248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052024A Expired - Fee Related JP2693874B2 (ja) | 1991-03-18 | 1991-03-18 | 遅延パルス発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5384505A (ja) |
| JP (1) | JP2693874B2 (ja) |
| KR (1) | KR960016010B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5667600A (en) * | 1991-10-02 | 1997-09-16 | Brush Wellman, Inc. | Aluminum alloys containing beryllium and investment casting of such alloys |
| FR2707058B1 (ja) * | 1993-06-23 | 1995-09-15 | Sgs Thomson Microelectronics | |
| US5543740A (en) * | 1995-04-10 | 1996-08-06 | Philips Electronics North America Corporation | Integrated half-bridge driver circuit |
| US5900771A (en) * | 1996-12-12 | 1999-05-04 | Nat Semiconductor Corp | Capacitive multiplier for timing generation |
| US5854564A (en) * | 1997-05-12 | 1998-12-29 | Microchip Technology Incorporated | Direct sensor interface (DSI) module |
| US5907250A (en) * | 1997-05-16 | 1999-05-25 | International Business Machines Corporation | Transition detector with timer |
| JPH117783A (ja) * | 1997-06-13 | 1999-01-12 | Seiko Instr Inc | 半導体集積回路装置 |
| US6929465B1 (en) | 2002-02-04 | 2005-08-16 | R. W. Beckett Corporation | Timer circuit for valve activation in oil burner system |
| JP5060852B2 (ja) * | 2007-07-06 | 2012-10-31 | ローム株式会社 | 半導体装置 |
| FR3042876B1 (fr) * | 2015-10-27 | 2017-12-15 | STMicroelectronics (Alps) SAS | Detection de perturbations d'une alimentation |
| CN110880926B (zh) * | 2018-09-05 | 2023-07-28 | 欧姆龙株式会社 | 开关驱动电路以及电气设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4503381A (en) * | 1983-03-07 | 1985-03-05 | Precision Monolithics, Inc. | Integrated circuit current mirror |
| IT1189575B (it) * | 1986-06-18 | 1988-02-04 | Sgs Microelettronica Spa | Circuito di recupero della corrente di polarizzazione,in particolare per generatori di rampa |
| GB2222884A (en) * | 1988-09-19 | 1990-03-21 | Philips Electronic Associated | Temperature sensing circuit |
-
1991
- 1991-03-18 JP JP3052024A patent/JP2693874B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-17 KR KR1019920004321A patent/KR960016010B1/ko not_active IP Right Cessation
-
1994
- 1994-03-10 US US08/212,395 patent/US5384505A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04287515A (ja) | 1992-10-13 |
| KR920019076A (ko) | 1992-10-22 |
| US5384505A (en) | 1995-01-24 |
| KR960016010B1 (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| US4843253A (en) | Monolithically integratable circuit for the generation of extremely short duration current pulses | |
| JP2687159B2 (ja) | 電源投入時のリセットパルス生成回路 | |
| JP3509497B2 (ja) | 不感応コンパレータ回路 | |
| JPH10289024A (ja) | 定電圧回路 | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JPS61112416A (ja) | 波形遅延回路 | |
| JPH0560284B2 (ja) | ||
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JP2521374B2 (ja) | 充放電回路 | |
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JP3852924B2 (ja) | 発振回路 | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH0419679Y2 (ja) | ||
| JPH0344459B2 (ja) | ||
| JP3036280B2 (ja) | タイマー回路 | |
| JPS6243367B2 (ja) | ||
| CN115189681A (zh) | 一种稳定脉冲输出的上电复位电路 | |
| JPS6019313A (ja) | 高出力用集積回路の出力トランジスタ保護回路 | |
| JP2002353754A (ja) | エミッタフォロワ回路 | |
| JPS5928313B2 (ja) | 水平発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |