JPS5928313B2 - 水平発振回路 - Google Patents
水平発振回路Info
- Publication number
- JPS5928313B2 JPS5928313B2 JP15404479A JP15404479A JPS5928313B2 JP S5928313 B2 JPS5928313 B2 JP S5928313B2 JP 15404479 A JP15404479 A JP 15404479A JP 15404479 A JP15404479 A JP 15404479A JP S5928313 B2 JPS5928313 B2 JP S5928313B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 title claims description 23
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000007599 discharging Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 4
- 238000009738 saturating Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明はテレビジョン受像機の水平発振回路に関するも
ので、電源電圧を下げたとき水平発振周波数を高くして
セット電流を減少させ、スイッチオン時にスムーズな出
画をさせることを目的とする。
ので、電源電圧を下げたとき水平発振周波数を高くして
セット電流を減少させ、スイッチオン時にスムーズな出
画をさせることを目的とする。
従来用いられてきた弛張発振型の水平発振回路のブロッ
クダイヤグラムを第１図に示す。
クダイヤグラムを第１図に示す。
弛張発振器は、周期的に充電および放電されるタイミン
グキャパシタの端子間に生ずる電主を基。
グキャパシタの端子間に生ずる電主を基。
準電位信号と比較して出力信号を発生する。この出力信
号はタイミングキャパシタの端子間電圧が基準信号電位
よりも正であるか負であるかによつて決まる第１の値と
第２の値を持つている。比較回路の出力信号の値が変わ
ると、基準信号電位もその値を変えさせられる。そして
、この比較回路の出力信号に応動する制御信号が、発振
サイクルの次の期間中にタイミングキャパシタを充電す
べきか放電すべきかを決定する。第１図において、タイ
ミングキャパシタ３は充電電流源１および放電電流源２
に接続されている。
号はタイミングキャパシタの端子間電圧が基準信号電位
よりも正であるか負であるかによつて決まる第１の値と
第２の値を持つている。比較回路の出力信号の値が変わ
ると、基準信号電位もその値を変えさせられる。そして
、この比較回路の出力信号に応動する制御信号が、発振
サイクルの次の期間中にタイミングキャパシタを充電す
べきか放電すべきかを決定する。第１図において、タイ
ミングキャパシタ３は充電電流源１および放電電流源２
に接続されている。
これら電流源１と２は後述するように制御回路８に接続
されており、その動作を行なわせるか停止させるかは制
御回路８によつて制御される。電流源１と２から供給さ
れる直流電流は互いに逆極性であつて、ここでは説明の
都合上、前者を正、後者を負と仮定する。制御回路８に
より放電電流源２が動作しない様に制御されているとき
、充電電流源１からキヤパシタ３に電荷が供給さべその
端子間電圧ＣＡＰＰ値は増大する。制御回路８により放
電電流源２が動作し、充電電流源１が動作しない様に制
御されているとき、キヤパシタ３から電荷が放出し、Ｃ
ＡＰの値は減少する。制御回路８が同一時間巾の規則正
しい繰返し周期で充電電流源１と放電電流源２を制御す
れば、キヤパシタ３の端子間電位の波形は鋸歯状になる
。キャパシタ３の端子間電位を検知するため電圧比較回
路４が使用され、この切換作用を行なうタイミングを決
定する。電圧比較回路４は基準電圧ＶＲＥＦが供給され
る基準電圧端子４１と他の回路へ信号ＶＯＵＴを供給す
る端子４２とを有している。端子４２は信号ＶＯＵＴを
スイツチ５に供給してスイツチ５の状態を制御するため
のものである。キヤパシタ３の端子間電位ＶＣＡＰが基
準電圧端子４１に供給される基準電圧ＶＲＥＦより低い
と、０ＵＴは第１の状態を、ＣＡＰがＲＥＦより高いと
ＶＯＯＴは第２の状態をとる。また、ＶＯＵＴは制衝回
路８にも供給される。第１図の動作を第２図を用いて説
明する。
されており、その動作を行なわせるか停止させるかは制
御回路８によつて制御される。電流源１と２から供給さ
れる直流電流は互いに逆極性であつて、ここでは説明の
都合上、前者を正、後者を負と仮定する。制御回路８に
より放電電流源２が動作しない様に制御されているとき
、充電電流源１からキヤパシタ３に電荷が供給さべその
端子間電圧ＣＡＰＰ値は増大する。制御回路８により放
電電流源２が動作し、充電電流源１が動作しない様に制
御されているとき、キヤパシタ３から電荷が放出し、Ｃ
ＡＰの値は減少する。制御回路８が同一時間巾の規則正
しい繰返し周期で充電電流源１と放電電流源２を制御す
れば、キヤパシタ３の端子間電位の波形は鋸歯状になる
。キャパシタ３の端子間電位を検知するため電圧比較回
路４が使用され、この切換作用を行なうタイミングを決
定する。電圧比較回路４は基準電圧ＶＲＥＦが供給され
る基準電圧端子４１と他の回路へ信号ＶＯＵＴを供給す
る端子４２とを有している。端子４２は信号ＶＯＵＴを
スイツチ５に供給してスイツチ５の状態を制御するため
のものである。キヤパシタ３の端子間電位ＶＣＡＰが基
準電圧端子４１に供給される基準電圧ＶＲＥＦより低い
と、０ＵＴは第１の状態を、ＣＡＰがＲＥＦより高いと
ＶＯＯＴは第２の状態をとる。また、ＶＯＵＴは制衝回
路８にも供給される。第１図の動作を第２図を用いて説
明する。
最初、制御回路８が放電々流源２を動作させない第１の
状態になつた時点ｔ＝ｔ１より考える。このとき、キヤ
パシタ３は充電電流源１で充電さへＶＣＡＰはリニアに
増加する（期間Ｔ１の間）。ＣＡＰが第１の閾値電位Ｖ
Ｈに達する（ｔ＝Ｔ２になつたとき）と、電圧比較回路
４はこれに応答してＶＯＵＴを第１の状態から第２の状
態に切換える。この第１の閾値電圧はスイツチ５が１の
状態にあるときに電圧比較回路４に与える高いバイアス
電圧Ｈに相当し、高バイアス電圧電源６より供給される
。スイツチ５は端子４２の出力信号ＶＯＵＴが第１の状
態にあるときは１の状態にあり、ＶＯＵＴが第２の状態
にあると２の状態にある。スイツチ５か２の状態にある
とき、電圧比較回路４の端子４１に低バイアス電圧電源
７より低バイアス電圧Ｌが供給される。このとき制御回
路８も第１の状態（放電電流源２を動作させない状態）
から第２の状態（充電電流源１を動作させない状態）に
切換わる。したがつてｔ＝Ｔ２でキヤパシタ３の電荷は
放電さ瓢端子間電圧ＣＡＰはリニアに減少する。
状態になつた時点ｔ＝ｔ１より考える。このとき、キヤ
パシタ３は充電電流源１で充電さへＶＣＡＰはリニアに
増加する（期間Ｔ１の間）。ＣＡＰが第１の閾値電位Ｖ
Ｈに達する（ｔ＝Ｔ２になつたとき）と、電圧比較回路
４はこれに応答してＶＯＵＴを第１の状態から第２の状
態に切換える。この第１の閾値電圧はスイツチ５が１の
状態にあるときに電圧比較回路４に与える高いバイアス
電圧Ｈに相当し、高バイアス電圧電源６より供給される
。スイツチ５は端子４２の出力信号ＶＯＵＴが第１の状
態にあるときは１の状態にあり、ＶＯＵＴが第２の状態
にあると２の状態にある。スイツチ５か２の状態にある
とき、電圧比較回路４の端子４１に低バイアス電圧電源
７より低バイアス電圧Ｌが供給される。このとき制御回
路８も第１の状態（放電電流源２を動作させない状態）
から第２の状態（充電電流源１を動作させない状態）に
切換わる。したがつてｔ＝Ｔ２でキヤパシタ３の電荷は
放電さ瓢端子間電圧ＣＡＰはリニアに減少する。
キヤパシタ３の端子間電圧ＶＣＡＰが第２の閾値電圧Ｌ
になる（ｔ＝Ｔ３のとき）と、電圧比較回路４の端子４
２の出力信号ＶＯＵＴは第２の状態から第１の状態にな
り、スイツチ５を２の状態から１の状態に切換丸同時に
制御回路８を第１の状態にし、放電電流源２を動作しな
い第１の状態に切換える。以上の動作がくり返され、発
振動作が行なわれることになる。具体的に従来用いられ
てきた実施回路例を第３図に示す。
になる（ｔ＝Ｔ３のとき）と、電圧比較回路４の端子４
２の出力信号ＶＯＵＴは第２の状態から第１の状態にな
り、スイツチ５を２の状態から１の状態に切換丸同時に
制御回路８を第１の状態にし、放電電流源２を動作しな
い第１の状態に切換える。以上の動作がくり返され、発
振動作が行なわれることになる。具体的に従来用いられ
てきた実施回路例を第３図に示す。
第１図のプロツク図と対応するプロツクには同じ符号を
付してある。Ｑｌ，Ｑ２，Ｑ３，Ｑ４，ＱｌｌおよびＲ
ｌ，Ｒ２，ＲＨで構成する回路は充電電流源１および放
電電流源２の電流を決定する電流源回路である。
付してある。Ｑｌ，Ｑ２，Ｑ３，Ｑ４，ＱｌｌおよびＲ
ｌ，Ｒ２，ＲＨで構成する回路は充電電流源１および放
電電流源２の電流を決定する電流源回路である。
Ｑ５，Ｑ６，Ｑ７，Ｑ８はカレントミラー回路で構成さ
れた充電電流回路で、Ｑｌｌのエミツタ電流１Ｅ１１の
約１／２倍の電流がタイミングキヤパシタ３の充電電流
１ｃとなる。一方、ＱｌＯ力倣電電流源回路で、Ｑｌｌ
のエミツタ電流１Ｅ１１がタイミングキヤパシタ３の放
電電流１ｄとほぼ等しくなる。Ｑ９，ＱｌＯの差動増巾
器は制御回路８のレベルにより充電電流源回路１と放電
電流源回路２の動作を交互に切換える。Ｑｌ６，Ｑｌ７
の差動増巾器とＱｌ３，Ｑｌ４，Ｑｌ５のカレントミラ
ー回路と電源電圧に比例した電流を供給するＱｌ２，Ｑ
８，Ｒ，，Ｒ６，Ｒ７からなる電流源回路とＱｌ９，Ｒ
，９からなる定電流負荷とで電圧比較回路４を構成し、
Ｑｌ７のベースＢ点に基準電圧ＶｌｌおよびＬが印加さ
へＱｌ４のコレク引こ現われる信号が前述のＶＯＵＴと
なる。Ｑ２ＯおよびＲｌｌ・Ｒ１２２Ｒ１３ラＲ１４の
回路がスイツチを構成し、Ｑ２Ｏがｔ−Ｔ２でオン、ｔ
＝Ｔ３でオフすることにより、Ｑｌ７のベースに引加さ
れる基準電圧を低バイアス１、および高バイアスＶＨに
切換える。Ｑ２ｌおよびＲｌ６，Ｒｌ７，Ｒｌ８，Ｒｌ
９の回路が制御回路８を構成し、Ｒｌ７とＲｌ８の接続
点Ｃの信号により差動増巾器Ｑ２，ＱｌＯを制御してい
る。上記の様に構成された水平発振回路において不都合
な点について考える。
れた充電電流回路で、Ｑｌｌのエミツタ電流１Ｅ１１の
約１／２倍の電流がタイミングキヤパシタ３の充電電流
１ｃとなる。一方、ＱｌＯ力倣電電流源回路で、Ｑｌｌ
のエミツタ電流１Ｅ１１がタイミングキヤパシタ３の放
電電流１ｄとほぼ等しくなる。Ｑ９，ＱｌＯの差動増巾
器は制御回路８のレベルにより充電電流源回路１と放電
電流源回路２の動作を交互に切換える。Ｑｌ６，Ｑｌ７
の差動増巾器とＱｌ３，Ｑｌ４，Ｑｌ５のカレントミラ
ー回路と電源電圧に比例した電流を供給するＱｌ２，Ｑ
８，Ｒ，，Ｒ６，Ｒ７からなる電流源回路とＱｌ９，Ｒ
，９からなる定電流負荷とで電圧比較回路４を構成し、
Ｑｌ７のベースＢ点に基準電圧ＶｌｌおよびＬが印加さ
へＱｌ４のコレク引こ現われる信号が前述のＶＯＵＴと
なる。Ｑ２ＯおよびＲｌｌ・Ｒ１２２Ｒ１３ラＲ１４の
回路がスイツチを構成し、Ｑ２Ｏがｔ−Ｔ２でオン、ｔ
＝Ｔ３でオフすることにより、Ｑｌ７のベースに引加さ
れる基準電圧を低バイアス１、および高バイアスＶＨに
切換える。Ｑ２ｌおよびＲｌ６，Ｒｌ７，Ｒｌ８，Ｒｌ
９の回路が制御回路８を構成し、Ｒｌ７とＲｌ８の接続
点Ｃの信号により差動増巾器Ｑ２，ＱｌＯを制御してい
る。上記の様に構成された水平発振回路において不都合
な点について考える。
この回路の水平発振周波数ＦＨＯを求めると次の様にな
る。ＶＨ−Ｌ＝−Ｖ−Ｃとし第２図のＴｌ，Ｔ２を求め
ると、じ０Ｃ０ より、Ｔ１＝−ＶＣ，Ｔ２＝−ＶＣとなり、よつてＲＴ
ｄとなる。
る。ＶＨ−Ｌ＝−Ｖ−Ｃとし第２図のＴｌ，Ｔ２を求め
ると、じ０Ｃ０ より、Ｔ１＝−ＶＣ，Ｔ２＝−ＶＣとなり、よつてＲＴ
ｄとなる。
また、Ｉｃ＝フＩＥｌｌ，Ｉｄ＝ＩＥｌｌであり、ＶＨ
，ＶＬを電源電圧Ｃｃに比例させることによりＶｃも電
源電圧Ｖｃｃに比例し、式（１）は次の様に表わさここ
で、Ｑｌｌのエミツタ電流１Ｅ１１は前記Ｑｌ，９２ラ
９３，Ｑ４，Ｑ１１およびＲｌ，Ｒ２，ＲＩｌで構成す
る電流源回路より決定され、Ｒ，＝３Ｒ２とするＶｃｃ
二↓二。
，ＶＬを電源電圧Ｃｃに比例させることによりＶｃも電
源電圧Ｖｃｃに比例し、式（１）は次の様に表わさここ
で、Ｑｌｌのエミツタ電流１Ｅ１１は前記Ｑｌ，９２ラ
９３，Ｑ４，Ｑ１１およびＲｌ，Ｒ２，ＲＩｌで構成す
る電流源回路より決定され、Ｒ，＝３Ｒ２とするＶｃｃ
二↓二。
”伸？（−Ｘ＝Ｘ＝関係に一定となる。
しかし、電源電圧Ｖｃｃを下げていくとＱｌｌのエミツ
タ電圧は第４図の実線で示す様な特性になる。これは電
源電圧Ｖｃｃを下げていくと、ダイオードＱｌ，Ｑ２，
Ｑ３，Ｑ４を流れる電流が微小となるため、ダイオード
の順方向電圧がトランジスタＱｌｌのベース・エミツタ
間電圧より小さくなるためである。よつてトランジスタ
Ｑｌｌのエミツタ電流１Ｅ１１も前記Ｑｌｌのエミツタ
電圧と同様な特性を示し、その結果水平発振周波数ＦＨ
Ｏは第５図に示す様に電源電圧を下げた時に低くなると
いつた電源電圧特性を示す。テレビセツトではＦＨＯが
低くなると電流が増加する。
タ電圧は第４図の実線で示す様な特性になる。これは電
源電圧Ｖｃｃを下げていくと、ダイオードＱｌ，Ｑ２，
Ｑ３，Ｑ４を流れる電流が微小となるため、ダイオード
の順方向電圧がトランジスタＱｌｌのベース・エミツタ
間電圧より小さくなるためである。よつてトランジスタ
Ｑｌｌのエミツタ電流１Ｅ１１も前記Ｑｌｌのエミツタ
電圧と同様な特性を示し、その結果水平発振周波数ＦＨ
Ｏは第５図に示す様に電源電圧を下げた時に低くなると
いつた電源電圧特性を示す。テレビセツトではＦＨＯが
低くなると電流が増加する。
ここで、問題となるのはセツト電流が増加した場合、セ
ツトのスイツチをオンしても安定化電源回路（以下ＡＶ
Ｒ回路と称する）が動作しないことがある点であり、こ
れはセツト電流が増加したため、ＡＶＲ回路の出力制御
トランジスタを起動しうるベース電流を流せないことに
よつておこる。スイツチオン時において、ＡＶＲ出力電
圧はＯから所定電圧に立ち上るわけであるが、この水平
発振回路では電源電圧を下げた時にＦＨＯが低くなり、
その分だけセツト電流が増えてくるのでスイツチオン時
のＡＶＲ回路の不動作あるいはスムーズな出画が得られ
ないといつた不都合が考えられる。本発明は上記従来の
欠点を除去するものである。
ツトのスイツチをオンしても安定化電源回路（以下ＡＶ
Ｒ回路と称する）が動作しないことがある点であり、こ
れはセツト電流が増加したため、ＡＶＲ回路の出力制御
トランジスタを起動しうるベース電流を流せないことに
よつておこる。スイツチオン時において、ＡＶＲ出力電
圧はＯから所定電圧に立ち上るわけであるが、この水平
発振回路では電源電圧を下げた時にＦＨＯが低くなり、
その分だけセツト電流が増えてくるのでスイツチオン時
のＡＶＲ回路の不動作あるいはスムーズな出画が得られ
ないといつた不都合が考えられる。本発明は上記従来の
欠点を除去するものである。
第６図に本発明の一実施例を示す。本発明の特徴とする
点は前記電圧比較回路４を構成する差動増巾器Ｑｌ６，
Ｑｌ７の共通エミツタとＱｌ２，Ｑｌ８，Ｒ５，Ｒ６，
Ｒ７で構成する電流源との間にツエナーダイオードＱ２
２を入れることにより、電源電圧を下げた時にトランジ
スタＱｌ８を飽和させて水平発振周波数ＦＨＯを高くし
ている。次にこの動作を説明すると、電源電圧を下げた
時にＱｌ８を飽和させることにより、Ｑｌ８のコレクタ
電流が電源電圧に比例した所定の電流値より小になる→
Ｑ２Ｏのスイツチング動作が不十分→低バイアスＶＬが
高くなる→−Ｖ−Ｃ＝ＶＨ−ＶＬが小→ＦＨＯが高くな
る。
点は前記電圧比較回路４を構成する差動増巾器Ｑｌ６，
Ｑｌ７の共通エミツタとＱｌ２，Ｑｌ８，Ｒ５，Ｒ６，
Ｒ７で構成する電流源との間にツエナーダイオードＱ２
２を入れることにより、電源電圧を下げた時にトランジ
スタＱｌ８を飽和させて水平発振周波数ＦＨＯを高くし
ている。次にこの動作を説明すると、電源電圧を下げた
時にＱｌ８を飽和させることにより、Ｑｌ８のコレクタ
電流が電源電圧に比例した所定の電流値より小になる→
Ｑ２Ｏのスイツチング動作が不十分→低バイアスＶＬが
高くなる→−Ｖ−Ｃ＝ＶＨ−ＶＬが小→ＦＨＯが高くな
る。
さらに電源電圧を下げるとＱｌ８のコレクタ電流がさら
に減少し、Ｑ２Ｏをドライブ出来なくなり水平発振はス
トツプしてしまう。このＦＨＯの電源電圧特性を第７図
に示す。これを実施することにより、電源電圧を下げた
時、ＦＨＯを高めセツト電流を減少させることが出来る
。第８図に本発明の他の実施例を示す。第８図の特徴は
Ｑｌ６，Ｑｌ７の共通エミツタとＱｌ２，Ｑｌ８，Ｒ５
，Ｒ６，Ｒ７で構成する電流源の間にダイオードＱ２３
を１個ないし直列にｎイ臥れることより電源電圧を下げ
た時、Ｑｌ８を飽和させてＦＨＯを高くし、セツト電流
を減少させている。これらダイオードによる効果は前記
実施例と同じである。前記２つの実施例から明らかな様
に本発明は、前記電圧比較回路を構成する差動増巾器に
供給される電流は電源電圧に比例した値であるが、電源
電圧を下げた時前記電流をこの電源電圧に比例した電流
値よりも小さくすることにより前記差動増巾器の出力に
接続されたスイツチング回路の動作を不十分にし、ＦＨ
Ｏを高くしてセツト電流を減少させているもので、これ
によりスイツチオン時のＡＶＲ回路の不動作あるいはス
ムーズな出画が得られないといつたことを防止出来る。
に減少し、Ｑ２Ｏをドライブ出来なくなり水平発振はス
トツプしてしまう。このＦＨＯの電源電圧特性を第７図
に示す。これを実施することにより、電源電圧を下げた
時、ＦＨＯを高めセツト電流を減少させることが出来る
。第８図に本発明の他の実施例を示す。第８図の特徴は
Ｑｌ６，Ｑｌ７の共通エミツタとＱｌ２，Ｑｌ８，Ｒ５
，Ｒ６，Ｒ７で構成する電流源の間にダイオードＱ２３
を１個ないし直列にｎイ臥れることより電源電圧を下げ
た時、Ｑｌ８を飽和させてＦＨＯを高くし、セツト電流
を減少させている。これらダイオードによる効果は前記
実施例と同じである。前記２つの実施例から明らかな様
に本発明は、前記電圧比較回路を構成する差動増巾器に
供給される電流は電源電圧に比例した値であるが、電源
電圧を下げた時前記電流をこの電源電圧に比例した電流
値よりも小さくすることにより前記差動増巾器の出力に
接続されたスイツチング回路の動作を不十分にし、ＦＨ
Ｏを高くしてセツト電流を減少させているもので、これ
によりスイツチオン時のＡＶＲ回路の不動作あるいはス
ムーズな出画が得られないといつたことを防止出来る。
第１図は弛張発振型の水平発振回路のプロツク図、第２
図は第１図の動作を説明するための波形図、第３図は従
来用いられてきた水平発振回路の回路図、第４図は第３
図の回路の減電圧特性を示す図、第５図は第３図の回路
の水平発振周波数の減電圧特性を示す図、第６図は本発
明の一実施例における水平発振回路の回路図、第７図は
第６図の回路の水平発振周波数の減雷圧省性を示す図、
第８図は本発明の他の実施例こおける水平発振回路の回
路図である。 １・・・・・・充電電流源、２・・・・・・放電電流源
、３・・・・・・タイミングキヤパシタ、４・・・・・
・電圧比較器、５・・・・・・スイツチ、６・・・・・
・高バイアス電圧源、７・・・・・・低バイアス電圧源
、８・・・・・・制御回路、Ｑｌ６，Ｑｌ７・・・・・
・差動増巾器を構成するトランジスタ、Ｑｌ８・・・・
・・トランジスタ、Ｑ２２・・・・・・ツエナーダイオ
ード、Ｑ２３・・・・・・ダイオ一ド。
図は第１図の動作を説明するための波形図、第３図は従
来用いられてきた水平発振回路の回路図、第４図は第３
図の回路の減電圧特性を示す図、第５図は第３図の回路
の水平発振周波数の減電圧特性を示す図、第６図は本発
明の一実施例における水平発振回路の回路図、第７図は
第６図の回路の水平発振周波数の減雷圧省性を示す図、
第８図は本発明の他の実施例こおける水平発振回路の回
路図である。 １・・・・・・充電電流源、２・・・・・・放電電流源
、３・・・・・・タイミングキヤパシタ、４・・・・・
・電圧比較器、５・・・・・・スイツチ、６・・・・・
・高バイアス電圧源、７・・・・・・低バイアス電圧源
、８・・・・・・制御回路、Ｑｌ６，Ｑｌ７・・・・・
・差動増巾器を構成するトランジスタ、Ｑｌ８・・・・
・・トランジスタ、Ｑ２２・・・・・・ツエナーダイオ
ード、Ｑ２３・・・・・・ダイオ一ド。
Claims (1)
- 【特許請求の範囲】 １ 第１の差動増巾器を構成する第１および第２のトラ
ンジスタの共通エミッタを定電流源回路に、上記第１、
第２のトランジスタのコレクタをカレントミラー回路に
各々接続し、かつ前記第２のトランジスタのコレクタと
前記カレントミラー回路の接続点に電荷蓄積用コンデン
サを接続して充放電回路を構成し、第３および第４のト
ランジスタで構成される第２の差動増巾器の共通エミッ
タを電流源回路に接続し、上記第３、第４のトランジス
タのベースに加えられる電圧の相対的なレベルを比較し
て第１および第２のレベルを有する出力信号を発生する
電圧比較回路を設け、前記充放電回路の電荷蓄積用コン
デンサの出力端子を前記電圧比較回路の一方のトランジ
スタのベースに接続し、前記電圧比較回路の他方のトラ
ンジスタのベースにバイアス回路を接続し、前記電圧比
較回路の出力端子を前記バイアス回路中に設けた第５の
トランジスタに接続し、前記電圧比較回路の出力信号の
第１および第２のレベルに各々応動して前記第５のトラ
ンジスタを制御して第１および第２のレベルを持ちかつ
前記電流源回路の電流値が小さくなつたときに前記第１
、第２のレベルの差を小さくして発振周波数を高くする
ような基準電圧信号を前記電圧比較回路の前記他方のト
ランジスタのベースに供給するようにするとともに、前
記電圧比較回路の出力信号を前記充放電回路の一方のト
ランジスタのベースに帰還して前記充放電回路の充電動
作と放電動作を交互に切換えるスイッチングトランジス
タ回路を有する制御回路を設け、電源電圧が所定値以下
に低下したときに前記電圧比較回路を構成する第２の差
動増巾器に電流を供給する前記電流源回路の電流を電源
電圧に比較する電流値よりも小さくするように前記第２
の差動増巾器の共通エミッタと前記電流源回路との間に
直列に定電圧素子を接続したことを特徴とする水平発振
回路。 ２ 定電圧素子としてツェナーダイオードあるいはダイ
オードを１個ないしｎ個直列に接続した回路を使用する
ことを特徴とする特許請求の範囲第１項記載の水平発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15404479A JPS5928313B2 (ja) | 1979-11-27 | 1979-11-27 | 水平発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15404479A JPS5928313B2 (ja) | 1979-11-27 | 1979-11-27 | 水平発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676686A JPS5676686A (en) | 1981-06-24 |
| JPS5928313B2 true JPS5928313B2 (ja) | 1984-07-12 |
Family
ID=15575684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15404479A Expired JPS5928313B2 (ja) | 1979-11-27 | 1979-11-27 | 水平発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928313B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119801A (ja) * | 1988-10-29 | 1990-05-07 | J S Shoko Kk | 装飾品等への宝石類の取着方法 |
| JPH045862U (ja) * | 1990-05-02 | 1992-01-20 |
-
1979
- 1979-11-27 JP JP15404479A patent/JPS5928313B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119801A (ja) * | 1988-10-29 | 1990-05-07 | J S Shoko Kk | 装飾品等への宝石類の取着方法 |
| JPH045862U (ja) * | 1990-05-02 | 1992-01-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676686A (en) | 1981-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6042519Y2 (ja) | 積分回路 | |
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| JPS5928313B2 (ja) | 水平発振回路 | |
| JPS6026326B2 (ja) | 水平発振回路 | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| US4626702A (en) | Saw-tooth wave generating circuit | |
| JPS6341838Y2 (ja) | ||
| US3961207A (en) | Output retaining electronic circuit | |
| JP2999781B2 (ja) | 発振回路 | |
| JP3509497B2 (ja) | 不感応コンパレータ回路 | |
| GB1587740A (en) | Electrical circuit for an alarm system | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| US5237222A (en) | Comparator circuit for an integrator | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JPH0526825Y2 (ja) | ||
| JPH0244174B2 (ja) | ||
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JPH0385014A (ja) | Ｐｗｍ／ｄｃ電圧変換回路 | |
| JPS5838683Y2 (ja) | テレビジョン受像機の垂直ブランキングパルス作成回路 | |
| JP3202436B2 (ja) | ホールド回路 |