JPS6341838Y2 - - Google Patents
Info
- Publication number
- JPS6341838Y2 JPS6341838Y2 JP1980100975U JP10097580U JPS6341838Y2 JP S6341838 Y2 JPS6341838 Y2 JP S6341838Y2 JP 1980100975 U JP1980100975 U JP 1980100975U JP 10097580 U JP10097580 U JP 10097580U JP S6341838 Y2 JPS6341838 Y2 JP S6341838Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- power supply
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 2
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/29—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using pulse modulation
- H02P7/2913—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using pulse modulation whereby the speed is regulated by measuring the motor speed and comparing it with a given physical value
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P1/00—Arrangements for starting electric motors or dynamo-electric converters
- H02P1/16—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters
- H02P1/18—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters for starting an individual dc motor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/906—Proportional-integral system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/921—Timer or time delay means
Description
【考案の詳細な説明】
この考案は、たとえばサーボモータに適用され
る速度制御装置の起動特性を改善する起動特性補
正回路に関する。
る速度制御装置の起動特性を改善する起動特性補
正回路に関する。
テープレコーダのキヤプスタン駆動などには、
負荷変動その他の外乱に影響されずに安定な定速
回転の得られるモータを使用することが望まし
い。このようなモータとしては種々な形式のもの
が開発されているが、バツテリ動作形のポータブ
ルテープレコーダに好適なものの一つに、パルス
カウント形の周波数／電圧変換器（Ｆ／Ｖ変換
器）をサーボループに含むDCサーボモータがあ
る。この種のサーボモータに適用されるモータ制
御装置としては、たとえば特公昭54−32126号公
報に開示されたものがある。上記公報に示される
ようなモータ制御装置のサーボループ内には、積
分キヤパシタが含まれる。この積分キヤパシタ
は、サーボループの正常な動作に欠かせないもの
である。前記サーボループが作動しているとき
は、前記積分キヤパシタにはある一定範囲の電荷
が充放電される。したがつて、前記モータ制御装
置の電源を一旦オフとし再び電源オンとした場合
に、積分キヤパシタに不特定の電荷が残つている
と、電源オン後のモータの起動特性が上記不特定
な残留電荷によつてまちまちになつてしまう。す
なわち、上述したサーボモータが使用される機器
の使用者は、全く任意に電源をオン／オフさせる
ので、この機器の起動が電源スイツチのオン／オ
フ操作によつて不特定にばらついてしまう。
負荷変動その他の外乱に影響されずに安定な定速
回転の得られるモータを使用することが望まし
い。このようなモータとしては種々な形式のもの
が開発されているが、バツテリ動作形のポータブ
ルテープレコーダに好適なものの一つに、パルス
カウント形の周波数／電圧変換器（Ｆ／Ｖ変換
器）をサーボループに含むDCサーボモータがあ
る。この種のサーボモータに適用されるモータ制
御装置としては、たとえば特公昭54−32126号公
報に開示されたものがある。上記公報に示される
ようなモータ制御装置のサーボループ内には、積
分キヤパシタが含まれる。この積分キヤパシタ
は、サーボループの正常な動作に欠かせないもの
である。前記サーボループが作動しているとき
は、前記積分キヤパシタにはある一定範囲の電荷
が充放電される。したがつて、前記モータ制御装
置の電源を一旦オフとし再び電源オンとした場合
に、積分キヤパシタに不特定の電荷が残つている
と、電源オン後のモータの起動特性が上記不特定
な残留電荷によつてまちまちになつてしまう。す
なわち、上述したサーボモータが使用される機器
の使用者は、全く任意に電源をオン／オフさせる
ので、この機器の起動が電源スイツチのオン／オ
フ操作によつて不特定にばらついてしまう。
上記問題を解決するためには、前記積分キヤパ
シタに電源オフ後の残留電荷を放電させるダイオ
ードを並列接続することが考えられる。しかしダ
イオード並列接続法の場合、積分キヤパシタの充
電電圧がこのダイオードの順方向導通電圧VF以
下になると、もはや積分キヤパシタの残留電荷を
放電させることができない。したがつて、このダ
イオード並列接続法では、上記問題を満足に解決
することはできない。
シタに電源オフ後の残留電荷を放電させるダイオ
ードを並列接続することが考えられる。しかしダ
イオード並列接続法の場合、積分キヤパシタの充
電電圧がこのダイオードの順方向導通電圧VF以
下になると、もはや積分キヤパシタの残留電荷を
放電させることができない。したがつて、このダ
イオード並列接続法では、上記問題を満足に解決
することはできない。
この考案は上記事情にかんがみなされたもの
で、制御系に積分キヤパシタを含む制御装置にお
いて、この制御装置の電源がオンされたあとの制
御装置の起動特性を均一化させる起動特性補正回
路を提供せんとすることを目的とする。
で、制御系に積分キヤパシタを含む制御装置にお
いて、この制御装置の電源がオンされたあとの制
御装置の起動特性を均一化させる起動特性補正回
路を提供せんとすることを目的とする。
上記目的を達成するために、この考案に係る起
動特性補正回路は、制御装置の電源電圧が所定の
電圧範囲内に対応する間に積分キヤパシタ中の電
荷を強制放電させるスイツチ回路を備えている。
このスイツチ回路による強制放電によつて、前記
制御装置の電源がオンされる場合に、前記積分キ
ヤパシタは、常時ほぼ一定の条件で充電される。
したがつて、前記制御装置がサーボモータ用の速
度制御装置であるとすれば、電源オン後のこのサ
ーボモータの起動特性は、常に一定となる。
動特性補正回路は、制御装置の電源電圧が所定の
電圧範囲内に対応する間に積分キヤパシタ中の電
荷を強制放電させるスイツチ回路を備えている。
このスイツチ回路による強制放電によつて、前記
制御装置の電源がオンされる場合に、前記積分キ
ヤパシタは、常時ほぼ一定の条件で充電される。
したがつて、前記制御装置がサーボモータ用の速
度制御装置であるとすれば、電源オン後のこのサ
ーボモータの起動特性は、常に一定となる。
次に図面を参照してこの考案に係る起動特性補
正回路を説明する。説明にあたつて、冗長な説明
を避けるために、複数の図面にわたり共通または
類似部分には共通または類似の参照符号を用い、
説明を簡易化する。
正回路を説明する。説明にあたつて、冗長な説明
を避けるために、複数の図面にわたり共通または
類似部分には共通または類似の参照符号を用い、
説明を簡易化する。
第１図はこの考案に係る起動特性補正回路を適
用できるサーボモータ用速度制御装置の構成を示
す。この構成そのものは、この考案の主題ではな
く、かつ公知である。したがつてこの構成の説明
はごく簡易に行なう。
用できるサーボモータ用速度制御装置の構成を示
す。この構成そのものは、この考案の主題ではな
く、かつ公知である。したがつてこの構成の説明
はごく簡易に行なう。
DCモータ８には、周波数発電機１が結合され
ている。発電機１から出力される検出出力Ａは、
モータ８の回転速度Ｎに比例している。出力Ａは
波形整形回路２によつて短形波信号Ｂに変換され
る。信号Ｂはトリガパルス発生回路３に入力され
る。回路３は信号Ｂの立上りエツジによつてトリ
ガされ、インパルス状のトリガパルスＣを発生す
る。パルスＣはタイマー４に入力され、これを始
動させる。すると、タイマー４は所定時間ローレ
ベルとなる制御信号Ｄを発生する。信号Ｄは制御
型定電流源５に入力される。定電流源５は、信号
Ｄのロジツクレベルに応じて、ローパスフイルタ
６内の積分キヤパシタＣ１を充放電する。キヤパ
シタＣ１に対する充電電位Ｅ（充電電圧VC）は、
信号Ｄがローレベルである期間と信号Ｄがハイレ
ベルである期間との比に対応して変化する。すな
わち、電位Ｅの時間平均値は、トリガパルスＣの
周期に反比例する。換言すれば、電位Ｅは、モー
タ８の回転速度Ｎがはやいほど低くなる。電位Ｅ
はバツフア７を介して給電信号Ｆに変換され、モ
ータ８に与えられる。
ている。発電機１から出力される検出出力Ａは、
モータ８の回転速度Ｎに比例している。出力Ａは
波形整形回路２によつて短形波信号Ｂに変換され
る。信号Ｂはトリガパルス発生回路３に入力され
る。回路３は信号Ｂの立上りエツジによつてトリ
ガされ、インパルス状のトリガパルスＣを発生す
る。パルスＣはタイマー４に入力され、これを始
動させる。すると、タイマー４は所定時間ローレ
ベルとなる制御信号Ｄを発生する。信号Ｄは制御
型定電流源５に入力される。定電流源５は、信号
Ｄのロジツクレベルに応じて、ローパスフイルタ
６内の積分キヤパシタＣ１を充放電する。キヤパ
シタＣ１に対する充電電位Ｅ（充電電圧VC）は、
信号Ｄがローレベルである期間と信号Ｄがハイレ
ベルである期間との比に対応して変化する。すな
わち、電位Ｅの時間平均値は、トリガパルスＣの
周期に反比例する。換言すれば、電位Ｅは、モー
タ８の回転速度Ｎがはやいほど低くなる。電位Ｅ
はバツフア７を介して給電信号Ｆに変換され、モ
ータ８に与えられる。
構成要素１ないし８はパルスカウント形のサー
ボループを形成しており、ローパスフイルタ６が
Ｆ／Ｖ変換を行なつている。モータ８の回転速度
Ｎは、たとえばタイマー４の前記所定時間を変更
することで、調整できる。
ボループを形成しており、ローパスフイルタ６が
Ｆ／Ｖ変換を行なつている。モータ８の回転速度
Ｎは、たとえばタイマー４の前記所定時間を変更
することで、調整できる。
上述したような、制御系（サーボループ）内に
電荷が蓄積される積分キヤパシタＣ１を含む制御
装置では、このままでは前述したモータ８の起動
特性のばらつきが生じる。
電荷が蓄積される積分キヤパシタＣ１を含む制御
装置では、このままでは前述したモータ８の起動
特性のばらつきが生じる。
第２図は、上記起動特性のばらつきを押える起
動特性補正回路が第１図の構成に対してどのよう
に適用されるかを示している。積分キヤパシタＣ
１は、制御型定電流源５および電源スイツチ１２
が接続される正電源回路１０を介して、電源１４
の正極に接続される。定電流源５は前述した特公
昭54−32126号公報に示されるものと同一の公知
回路である。また、定電流源５の回路構成そのも
のは本願考案の要旨ではない。そこで、以下にお
いて、定電流源５に関しては必要な事項のみを説
明する。スイツチ１２がオンされている期間にお
いて、タイマー４から出力される制御信号Ｄがロ
ーレベルであるときは、NPNトランジスタＱ５1
はオフされる。するとNPNトランジスタＱ５2が
オンされ、キヤパシタＣ１は、トランジスタＱ５
２のコレタ電流とPNPトランジスタＱ５3のコレク
タ電流との差分によつて充電される。一方、信号
ＤがハイレベルであるときはトランジスタＱ５2
はオフされ、キヤパシタＣ１はトランジスタＱ５
３のコレクタ電流によつて放電される。ここで重
要なことは、スイツチ１２がオフされたあとはト
ランジスタＱ５2およびＱ５3がカツトオフされ、
定電流源５中にキヤパシタＣ１に蓄積された電荷
の逃げ道がない、ということである。スイツチ１
２がオフされると、キヤパシタＣ１の電荷は、ト
ランジスタＱ５2，Ｑ５3のコレクタリーク電流お
よび第１図のバツフア７の入力バイアス電流の形
でしか放出されない。したがつて、このままで
は、キヤパシタＣ１の放電時定数が数10秒という
極めて大きなものとなる。
動特性補正回路が第１図の構成に対してどのよう
に適用されるかを示している。積分キヤパシタＣ
１は、制御型定電流源５および電源スイツチ１２
が接続される正電源回路１０を介して、電源１４
の正極に接続される。定電流源５は前述した特公
昭54−32126号公報に示されるものと同一の公知
回路である。また、定電流源５の回路構成そのも
のは本願考案の要旨ではない。そこで、以下にお
いて、定電流源５に関しては必要な事項のみを説
明する。スイツチ１２がオンされている期間にお
いて、タイマー４から出力される制御信号Ｄがロ
ーレベルであるときは、NPNトランジスタＱ５1
はオフされる。するとNPNトランジスタＱ５2が
オンされ、キヤパシタＣ１は、トランジスタＱ５
２のコレタ電流とPNPトランジスタＱ５3のコレク
タ電流との差分によつて充電される。一方、信号
ＤがハイレベルであるときはトランジスタＱ５2
はオフされ、キヤパシタＣ１はトランジスタＱ５
３のコレクタ電流によつて放電される。ここで重
要なことは、スイツチ１２がオフされたあとはト
ランジスタＱ５2およびＱ５3がカツトオフされ、
定電流源５中にキヤパシタＣ１に蓄積された電荷
の逃げ道がない、ということである。スイツチ１
２がオフされると、キヤパシタＣ１の電荷は、ト
ランジスタＱ５2，Ｑ５3のコレクタリーク電流お
よび第１図のバツフア７の入力バイアス電流の形
でしか放出されない。したがつて、このままで
は、キヤパシタＣ１の放電時定数が数10秒という
極めて大きなものとなる。
前記正電源回路１０は、抵抗Ｒ１０を介して、
NPNトランジスタＱ１０およびＱ１２のベース
に接続される。トランジスタＱ１２のエミツタ
は、電源１４の負電源回路１６に接続される。ト
ランジスタＱ１０のエミツタは、抵抗Ｒ１２を介
して、回路１６に接続される。トランジスタＱ１
０のベースはPNPトランジスタＱ１４のコレク
タに接続され、トランジスタＱ１４のベースはト
ランジスタＱ１０のコレクタに接続される。トラ
ンジスタＱ１４のエミツタは、抵抗Ｒ１４を介し
て回路１０に接続される。トランジスタＱ１０お
よびＱ１４は、サイリスタ接続されている。この
ため、回路１０および１６間の電源回路電圧VB
が第１所定電圧Ｖ１を超えると、トランジスタＱ
１０およびＱ１４は急速にターンオンされる。ト
ランジスタＱ１４がターンオンされると、トラン
ジスタＱ１４のコレクタ電流によつて、トランジ
スタＱ１２が強制的にオンされる。
NPNトランジスタＱ１０およびＱ１２のベース
に接続される。トランジスタＱ１２のエミツタ
は、電源１４の負電源回路１６に接続される。ト
ランジスタＱ１０のエミツタは、抵抗Ｒ１２を介
して、回路１６に接続される。トランジスタＱ１
０のベースはPNPトランジスタＱ１４のコレク
タに接続され、トランジスタＱ１４のベースはト
ランジスタＱ１０のコレクタに接続される。トラ
ンジスタＱ１４のエミツタは、抵抗Ｒ１４を介し
て回路１０に接続される。トランジスタＱ１０お
よびＱ１４は、サイリスタ接続されている。この
ため、回路１０および１６間の電源回路電圧VB
が第１所定電圧Ｖ１を超えると、トランジスタＱ
１０およびＱ１４は急速にターンオンされる。ト
ランジスタＱ１４がターンオンされると、トラン
ジスタＱ１４のコレクタ電流によつて、トランジ
スタＱ１２が強制的にオンされる。
前記第１所定電圧Ｖ１は、トランジスタＱ１０
が導通を開始する直前の、回路１０および１６間
の電圧に相当する。この電圧Ｖ１は、トランジス
タＱ１０のベース・エミツタ間電圧VBE，トラン
ジスタＱ１０の電流増幅率および抵抗Ｒ１０の抵
抗値などに応じて決定される。構成要素Ｒ１０な
いしＲ１４およびＱ１０ないしＱ１４は、電源回
路電圧VBと第１所定電圧Ｖ１とを比較する第１
比較回路１８を構成している。
が導通を開始する直前の、回路１０および１６間
の電圧に相当する。この電圧Ｖ１は、トランジス
タＱ１０のベース・エミツタ間電圧VBE，トラン
ジスタＱ１０の電流増幅率および抵抗Ｒ１０の抵
抗値などに応じて決定される。構成要素Ｒ１０な
いしＲ１４およびＱ１０ないしＱ１４は、電源回
路電圧VBと第１所定電圧Ｖ１とを比較する第１
比較回路１８を構成している。
前記トランジスタＱ１２のコレクタは、NPN
トランジスタＱ１６のベースに接続される。トラ
ンジスタＱ１６のエミツタは前記回路１６に接続
される。トランジスタＱ１６のベースは、抵抗Ｒ
１６を介して、前記回路１０に接続される。トラ
ンジスタＱ１６は、トランジスタＱ１２がオンさ
れている間はオフされる。トランジスタＱ１２が
オフであつて前記電圧VBが第２所定電圧Ｖ２以
上であるときは、トランジスタＱ１６はオンされ
る。換言すれば、電圧VBが、前記第１所定電圧
Ｖ１以下であり、第２所定電圧Ｖ２以上であると
きに、トランジスタＱ１６はオンされる。第２所
定電圧Ｖ２は、トランジスタＱ１６のベース・エ
ミツタ間電圧VBE，このトランジスタの電流増幅
率および抵抗Ｒ１６の抵抗値などに応じて決定さ
れる。構成要素Ｑ１６およびＲ１６は、電源回路
電圧VBと第２所定電圧Ｖ２とを比較する第２比
較回路２０を構成している。
トランジスタＱ１６のベースに接続される。トラ
ンジスタＱ１６のエミツタは前記回路１６に接続
される。トランジスタＱ１６のベースは、抵抗Ｒ
１６を介して、前記回路１０に接続される。トラ
ンジスタＱ１６は、トランジスタＱ１２がオンさ
れている間はオフされる。トランジスタＱ１２が
オフであつて前記電圧VBが第２所定電圧Ｖ２以
上であるときは、トランジスタＱ１６はオンされ
る。換言すれば、電圧VBが、前記第１所定電圧
Ｖ１以下であり、第２所定電圧Ｖ２以上であると
きに、トランジスタＱ１６はオンされる。第２所
定電圧Ｖ２は、トランジスタＱ１６のベース・エ
ミツタ間電圧VBE，このトランジスタの電流増幅
率および抵抗Ｒ１６の抵抗値などに応じて決定さ
れる。構成要素Ｑ１６およびＲ１６は、電源回路
電圧VBと第２所定電圧Ｖ２とを比較する第２比
較回路２０を構成している。
前記トランジスタＱ１６のコレクタは、PNP
トランジスタＱ１８のベースに接続される。トラ
ンジスタＱ１８のエミツタおよびコレクタは、前
記積分キヤパシタＣ１の両端に接続される。トラ
ンジスタＱ１８は、トランジスタＱ１６がオンさ
れるとオンされる。トランジスタＱ１８がオンさ
れるとキヤパシタＣ１は急放電される。この放電
によつて、キヤパシタＣ１の両端電圧は、トラン
ジスタＱ１８のコレクタ・エミツタ間飽和電圧
VCE（SAT）に向つて強制的に低下される。構成
要素Ｑ１８は、電源回路電圧VBが第１所定電圧
Ｖ１と第２所定電圧Ｖ２との間の電圧に対応する
ときに、積分キヤパシタＣ１中の電荷を放電させ
るスイツチ回路２２を構成している。
トランジスタＱ１８のベースに接続される。トラ
ンジスタＱ１８のエミツタおよびコレクタは、前
記積分キヤパシタＣ１の両端に接続される。トラ
ンジスタＱ１８は、トランジスタＱ１６がオンさ
れるとオンされる。トランジスタＱ１８がオンさ
れるとキヤパシタＣ１は急放電される。この放電
によつて、キヤパシタＣ１の両端電圧は、トラン
ジスタＱ１８のコレクタ・エミツタ間飽和電圧
VCE（SAT）に向つて強制的に低下される。構成
要素Ｑ１８は、電源回路電圧VBが第１所定電圧
Ｖ１と第２所定電圧Ｖ２との間の電圧に対応する
ときに、積分キヤパシタＣ１中の電荷を放電させ
るスイツチ回路２２を構成している。
第３Ａ図および第３Ｂ図は、第２図に示す起動
補正回路の動作を示すタイミングチヤートであ
る。時間ｔ１０以前では電源スイツチ１２はオン
されており、第１図および第２図に示す速度制御
装置は正常なサーボ動作を行なつている。この場
合、積分キヤパシタＣ１に対する充電電圧VCに
はリプルが含されるが、わかりやすくするため
に、第３Ｂ図においては、このリプルは作図上無
視されている。時間ｔ１０においてスイツチ１２
がオフされると、キヤパシタＣ１に対する充電は
行なわれなくなる。
補正回路の動作を示すタイミングチヤートであ
る。時間ｔ１０以前では電源スイツチ１２はオン
されており、第１図および第２図に示す速度制御
装置は正常なサーボ動作を行なつている。この場
合、積分キヤパシタＣ１に対する充電電圧VCに
はリプルが含されるが、わかりやすくするため
に、第３Ｂ図においては、このリプルは作図上無
視されている。時間ｔ１０においてスイツチ１２
がオフされると、キヤパシタＣ１に対する充電は
行なわれなくなる。
いま、仮にトランジスタＱ１８が作動しない場
合を考えてみる。すると、時間ｔ１０以後、充電
電圧VCはカープ１００で示すようにゆつくりと
低下する。時間ｔ１０以後にスイツチ１２がオン
されると、キヤパシタＣ１は一定の電流で充電さ
れる。したがつて、スイツチ１２がオンされると
きの電圧VCの値によつて、スイツチ１２がオン
されてからキヤパシタＣ１が定常状態にチヤージ
アツプされるまでの時間が異なつてくる。たとえ
ば、時間ｔ１６でスイツチ１２がオンされると、
キヤパシタＣ１は電圧VC１からVCに向つて充電
される。時間ｔ２２でスイツチ１２がオンされる
と、キヤパシタＣ１は電圧VC２からVCに向つて
充電される。スイツチ１２がオフされて後かなり
長時間が経過されてからスイツチ１２がオンされ
る場合は、キヤパシタＣ１はほぼゼロボルトから
電圧VCに向つて充電される。このように、トラ
ンジスタＱ１８が作動しない場合は、スイツチ１
２をオンするタイミングによつて、キヤパシタＣ
１がチヤージアツプされるまでの時間が変わる。
すなわち、スイツチ１２のオン／オフタイミング
によつて、第１図に示すモータ８の起動特性が変
わつてしまう。
合を考えてみる。すると、時間ｔ１０以後、充電
電圧VCはカープ１００で示すようにゆつくりと
低下する。時間ｔ１０以後にスイツチ１２がオン
されると、キヤパシタＣ１は一定の電流で充電さ
れる。したがつて、スイツチ１２がオンされると
きの電圧VCの値によつて、スイツチ１２がオン
されてからキヤパシタＣ１が定常状態にチヤージ
アツプされるまでの時間が異なつてくる。たとえ
ば、時間ｔ１６でスイツチ１２がオンされると、
キヤパシタＣ１は電圧VC１からVCに向つて充電
される。時間ｔ２２でスイツチ１２がオンされる
と、キヤパシタＣ１は電圧VC２からVCに向つて
充電される。スイツチ１２がオフされて後かなり
長時間が経過されてからスイツチ１２がオンされ
る場合は、キヤパシタＣ１はほぼゼロボルトから
電圧VCに向つて充電される。このように、トラ
ンジスタＱ１８が作動しない場合は、スイツチ１
２をオンするタイミングによつて、キヤパシタＣ
１がチヤージアツプされるまでの時間が変わる。
すなわち、スイツチ１２のオン／オフタイミング
によつて、第１図に示すモータ８の起動特性が変
わつてしまう。
第３Ｂ図のカーブ２００は、トランジスタＱ１
８が作動する場合を示す。時間ｔ１０においてス
イツチ１２がオフされ、時間ｔ１２において電源
回路電圧VBが第１所定電圧Ｖ１まで低下したと
する。すると、時間ｔ１２以降トランジスタＱ１
２がオフされトランジスタＱ１６，Ｑ１８がオン
される。トランジスタＱ１８のオンによつて、キ
ヤパシタＣ１は急放電され、電圧VCはごく短時
間のうちに、トランジスタＱ１８のVCE（SAT）
（通常0.1ボルト以下）近くまで低下される。時間
ｔ１４において電圧VBが第２所定電圧Ｖ２まで
低下すると、トランジスタＱ１６およびＱ１８は
オフされる。したがつて、時間ｔ１４以降では、
キヤパシタＣ１の放電時定数はかなり大きくな
る。しかし、この時点では、キヤパシタＣ１の充
電電圧VCは、前記VCE（SAT）に近い電圧VC３
にまで低下している。
８が作動する場合を示す。時間ｔ１０においてス
イツチ１２がオフされ、時間ｔ１２において電源
回路電圧VBが第１所定電圧Ｖ１まで低下したと
する。すると、時間ｔ１２以降トランジスタＱ１
２がオフされトランジスタＱ１６，Ｑ１８がオン
される。トランジスタＱ１８のオンによつて、キ
ヤパシタＣ１は急放電され、電圧VCはごく短時
間のうちに、トランジスタＱ１８のVCE（SAT）
（通常0.1ボルト以下）近くまで低下される。時間
ｔ１４において電圧VBが第２所定電圧Ｖ２まで
低下すると、トランジスタＱ１６およびＱ１８は
オフされる。したがつて、時間ｔ１４以降では、
キヤパシタＣ１の放電時定数はかなり大きくな
る。しかし、この時点では、キヤパシタＣ１の充
電電圧VCは、前記VCE（SAT）に近い電圧VC３
にまで低下している。
時間ｔ１６においてスイツチ１２がオンされる
と、キヤパシタＣ１に対する充電が再開される。
時間ｔ１８において電圧VBが第２所定電圧Ｖ２
を超えると、トランジスタＱ１８がンされ、キヤ
パシタＣ１は強制放電される。時間ｔ２０におい
て電圧VBが第１所定電圧Ｖ１を超えると、トラ
ンジスタＱ１８は再びオフされ、それ以降は、キ
ヤパシタＣ１は一定の電流で充電される。スイツ
チ１２が時間ｔ２２でオンされた場合も全く同様
である。すなわち、スイツチ１２がオンされたあ
と、VB＜Ｖ２の間、キヤパシタＣ１はプリチヤ
ージされ、Ｖ２VBＶ１の間、キヤパシタＣ
１は放電される。そして、VB＞Ｖ１となると、
そのあとはキヤパシタＣ１はVC３からVCまで一
直線にチヤージアツプされる。
と、キヤパシタＣ１に対する充電が再開される。
時間ｔ１８において電圧VBが第２所定電圧Ｖ２
を超えると、トランジスタＱ１８がンされ、キヤ
パシタＣ１は強制放電される。時間ｔ２０におい
て電圧VBが第１所定電圧Ｖ１を超えると、トラ
ンジスタＱ１８は再びオフされ、それ以降は、キ
ヤパシタＣ１は一定の電流で充電される。スイツ
チ１２が時間ｔ２２でオンされた場合も全く同様
である。すなわち、スイツチ１２がオンされたあ
と、VB＜Ｖ２の間、キヤパシタＣ１はプリチヤ
ージされ、Ｖ２VBＶ１の間、キヤパシタＣ
１は放電される。そして、VB＞Ｖ１となると、
そのあとはキヤパシタＣ１はVC３からVCまで一
直線にチヤージアツプされる。
第３Ｂ図は、時間ｔ１４以後では、キヤパシタ
Ｃ１に対する充電のスタート電圧が常に一定の
VC３であることを示している。時間ｔ１０から
ｔ１４までの時間は、通常、数分の１秒以下に設
定できるので、この間に使用者がスイツチ１２を
オン／オフすることは考えられない。したがつ
て、第２図に示すような起動特性補正回路を用い
れば、積分キヤパシタＣ１を含む制御装置の電源
オン後の起動特性を均一化できる。しかも、本願
の考案の要部である回路１８，２０および２２
は、他の回路要素とともにIC化しやすい回路構
成を有している。
Ｃ１に対する充電のスタート電圧が常に一定の
VC３であることを示している。時間ｔ１０から
ｔ１４までの時間は、通常、数分の１秒以下に設
定できるので、この間に使用者がスイツチ１２を
オン／オフすることは考えられない。したがつ
て、第２図に示すような起動特性補正回路を用い
れば、積分キヤパシタＣ１を含む制御装置の電源
オン後の起動特性を均一化できる。しかも、本願
の考案の要部である回路１８，２０および２２
は、他の回路要素とともにIC化しやすい回路構
成を有している。
なお、回路１８，２０および２２の動作にヒス
テリシスが存在する場合は、電源オフ時のＶ１，
Ｖ２と、電源オン時のＶ１，Ｖ２とが一致しない
ことがある。しかし、このようなヒステリシスが
存在しても、この考案に係る起動特性補正回路の
本質は変らない。
テリシスが存在する場合は、電源オフ時のＶ１，
Ｖ２と、電源オン時のＶ１，Ｖ２とが一致しない
ことがある。しかし、このようなヒステリシスが
存在しても、この考案に係る起動特性補正回路の
本質は変らない。
第４図は、第２図の変形例を示す。第２図と第
４図のちがいは第１比較回路１８のみである。第
２図ではトランジスタＱ１０およびＱ１４からな
るサイリスタ回路を利用してトランジスタＱ１２
のターンオン速度を早めるとともに、このターン
オンを確実なものにしている。一方、第４図は、
この回路１８をより単純化したものである。すな
わち、トランジスタＱ１２のベースは、レベルシ
フトダイオードＤ１２および抵抗Ｒ１０を介し
て、正電源回路１０に接続されている。第４図の
回路１８における第１所定電圧Ｖ１は、主に、ト
ランジスタＱ１２のVBE，ダイオードＤ１２の順
方向電圧降下VF、トランジスタＱ１２の電流増
幅率および抵抗Ｒ１０によつて決定される。
４図のちがいは第１比較回路１８のみである。第
２図ではトランジスタＱ１０およびＱ１４からな
るサイリスタ回路を利用してトランジスタＱ１２
のターンオン速度を早めるとともに、このターン
オンを確実なものにしている。一方、第４図は、
この回路１８をより単純化したものである。すな
わち、トランジスタＱ１２のベースは、レベルシ
フトダイオードＤ１２および抵抗Ｒ１０を介し
て、正電源回路１０に接続されている。第４図の
回路１８における第１所定電圧Ｖ１は、主に、ト
ランジスタＱ１２のVBE，ダイオードＤ１２の順
方向電圧降下VF、トランジスタＱ１２の電流増
幅率および抵抗Ｒ１０によつて決定される。
第５図は、第２図の他の変形例を示す。第２図
と第５図とのちがいは、第１比較回路１８および
第２比較回路２０にある。第５図の回路１８は第
４図の回路１８とよく似ているが、トランジスタ
Ｑ１２のエミツタが抵抗Ｒ１３を介して負電源回
路１６に接続され、トランジスタＱ１２のコレク
タが正電源回路１０に直結されている点が異なつ
ている。トランジスタＱ１２のエミツタには、ト
ランジスタＱ１６のエミツタが接続される。トラ
ンジスタＱ１６のコレクタはトランジスタＱ１８
のベースに接続され、トランジスタＱ１６のベー
スはレベルクランプダイオードＤ１６のアノー
ド・カソード間を介して回路１６に接続される。
ダイオードＤ１６のアノードは、抵抗Ｒ１６を介
して回路１０に接続される。
と第５図とのちがいは、第１比較回路１８および
第２比較回路２０にある。第５図の回路１８は第
４図の回路１８とよく似ているが、トランジスタ
Ｑ１２のエミツタが抵抗Ｒ１３を介して負電源回
路１６に接続され、トランジスタＱ１２のコレク
タが正電源回路１０に直結されている点が異なつ
ている。トランジスタＱ１２のエミツタには、ト
ランジスタＱ１６のエミツタが接続される。トラ
ンジスタＱ１６のコレクタはトランジスタＱ１８
のベースに接続され、トランジスタＱ１６のベー
スはレベルクランプダイオードＤ１６のアノー
ド・カソード間を介して回路１６に接続される。
ダイオードＤ１６のアノードは、抵抗Ｒ１６を介
して回路１０に接続される。
負電源回路１６を基準にしたときに、トランジ
スタＱ１２のベース電位をＶ１２とし、トランジ
スタＱ１６のベース電位をＶ１６とし、トランジ
スタＱ１６のエミツタ電位をVEとする。ベース
電位Ｖ１６は、ダイオードＤ１６の順方向電圧
VFによつて決定される。この電圧VFは、トラン
ジスタＱ１６のVBEにVEを加えた電位に相当す
る。いま、第２図の電源スイツチ１２がオンさ
れ、電源回路電圧VBが回路１０および１６の間
に印加されている場合を考える。この場合、Ｖ１
２＞Ｖ１６となるように、ダイオードＤ１２によ
るシフトレベルVFおよび抵抗Ｒ１０が選ばれて
いる。Ｖ１２＞Ｖ１６では、トランジスタ１２は
オンされ、トランジスタＱ１６，Ｑ１８はオフさ
れる。この状態は、第３Ａ図および第３Ｂ図の時
間ｔ１０以前に対応する。時間ｔ１０で第２図の
スイツチ１２がオフされ、時間ｔ１２でＶ１２＜
Ｖ１６になつたとする。このときの回路１０の電
位VBが、第１所定電圧Ｖ１に相当する。Ｖ１２
＜Ｖ１６となると、トランジスタＱ１２はオフさ
れ、トランジスタＱ１６，Ｑ１８はオンされる。
スタＱ１２のベース電位をＶ１２とし、トランジ
スタＱ１６のベース電位をＶ１６とし、トランジ
スタＱ１６のエミツタ電位をVEとする。ベース
電位Ｖ１６は、ダイオードＤ１６の順方向電圧
VFによつて決定される。この電圧VFは、トラン
ジスタＱ１６のVBEにVEを加えた電位に相当す
る。いま、第２図の電源スイツチ１２がオンさ
れ、電源回路電圧VBが回路１０および１６の間
に印加されている場合を考える。この場合、Ｖ１
２＞Ｖ１６となるように、ダイオードＤ１２によ
るシフトレベルVFおよび抵抗Ｒ１０が選ばれて
いる。Ｖ１２＞Ｖ１６では、トランジスタ１２は
オンされ、トランジスタＱ１６，Ｑ１８はオフさ
れる。この状態は、第３Ａ図および第３Ｂ図の時
間ｔ１０以前に対応する。時間ｔ１０で第２図の
スイツチ１２がオフされ、時間ｔ１２でＶ１２＜
Ｖ１６になつたとする。このときの回路１０の電
位VBが、第１所定電圧Ｖ１に相当する。Ｖ１２
＜Ｖ１６となると、トランジスタＱ１２はオフさ
れ、トランジスタＱ１６，Ｑ１８はオンされる。
トランジスタＱ１８がオンされると、第３Ｂ図
のカーブ２００で示すように、キヤパシタＣ１は
強制放電される。時間ｔ１２以降VB＜Ｖ１とな
ると、トランジスタＱ１６がオンであるかオフで
あるかにかかわらず、トランジスタＱ１２はオフ
状態となる。第３Ｂ図の時間ｔ１４においてトラ
ンジスタＱ１６のベース電位Ｖ１６がVBE＋VE以
下に低下すると、トランジスタＱ１６およびＱ１
８はオフされる。次に時間ｔ１６でスイツチ１２
がオンされると、時間ｔ１８まではトランジスタ
Ｑ１６およびＱ１８がオフ状態にあるために、キ
ヤパシタＣ１はプリチヤージされる。時間ｔ１８
からｔ２０の間ではＶ１６＝VBE＋VEとなり、ト
ランジスタＱ１６およびＱ１８がオンされ、キヤ
パシタＣ１は強制放電される。時間ｔ２０におい
てトランジスタＱ１２がオンされ、Ｖ１２＞Ｖ１
６となると、すなわちVB＞Ｖ１となると、トラ
ンジスタＱ１６およびＱ１８はオフされ、キヤパ
シタＣ１は電圧VC３からVCに向つて、一定の割
合で充電される。
のカーブ２００で示すように、キヤパシタＣ１は
強制放電される。時間ｔ１２以降VB＜Ｖ１とな
ると、トランジスタＱ１６がオンであるかオフで
あるかにかかわらず、トランジスタＱ１２はオフ
状態となる。第３Ｂ図の時間ｔ１４においてトラ
ンジスタＱ１６のベース電位Ｖ１６がVBE＋VE以
下に低下すると、トランジスタＱ１６およびＱ１
８はオフされる。次に時間ｔ１６でスイツチ１２
がオンされると、時間ｔ１８まではトランジスタ
Ｑ１６およびＱ１８がオフ状態にあるために、キ
ヤパシタＣ１はプリチヤージされる。時間ｔ１８
からｔ２０の間ではＶ１６＝VBE＋VEとなり、ト
ランジスタＱ１６およびＱ１８がオンされ、キヤ
パシタＣ１は強制放電される。時間ｔ２０におい
てトランジスタＱ１２がオンされ、Ｖ１２＞Ｖ１
６となると、すなわちVB＞Ｖ１となると、トラ
ンジスタＱ１６およびＱ１８はオフされ、キヤパ
シタＣ１は電圧VC３からVCに向つて、一定の割
合で充電される。
なお、この明細書に開示され図面に図示された
この考案の実施例は、この考案を何ら限定するも
のではない。この考案の趣旨および実用新案登録
請求の範囲内において、種々の置換，変更が可能
である。たとえば、スイツチ回路２２は、FET
を利用して構成することもできる。もしこの考案
に係る起動特性補正回路の全てをIC化する必要
がないときは、スイツチ回路２２をリレーやリー
ドスイツチなどによつて構成してもよい。また、
図示された実施例では、第１比較回路１８と第２
比較回路２０そしてスイツチ回路２２が機能的に
直列接続されているが、この考案に係る回路は、
必ずしもこのような直列接続構成でなくてもよ
い。たとえば、VB＜Ｖ１でロジツク“１”を出
力する第１コンパレータ１８とVB＞Ｖ２でロジ
ツク“１”を出力する第２コンパレータ２０を用
意する。そして、これら第１および第２コンパレ
ータの出力の論理積でもつてスイツチ回路２２の
オン／オフを制御してもよい。この場合は、第１
比較回路１８に相当する第１コンパレータと第２
比較回路２０に相当する第２コンパレータとは並
列接続構成をとる。２つの比較回路１８および２
０が直列接続されていようが並列接続されていよ
うが、スイツチ回路２２がこれら２つの比較回路
に機能的に接続されていることに変りはない。
この考案の実施例は、この考案を何ら限定するも
のではない。この考案の趣旨および実用新案登録
請求の範囲内において、種々の置換，変更が可能
である。たとえば、スイツチ回路２２は、FET
を利用して構成することもできる。もしこの考案
に係る起動特性補正回路の全てをIC化する必要
がないときは、スイツチ回路２２をリレーやリー
ドスイツチなどによつて構成してもよい。また、
図示された実施例では、第１比較回路１８と第２
比較回路２０そしてスイツチ回路２２が機能的に
直列接続されているが、この考案に係る回路は、
必ずしもこのような直列接続構成でなくてもよ
い。たとえば、VB＜Ｖ１でロジツク“１”を出
力する第１コンパレータ１８とVB＞Ｖ２でロジ
ツク“１”を出力する第２コンパレータ２０を用
意する。そして、これら第１および第２コンパレ
ータの出力の論理積でもつてスイツチ回路２２の
オン／オフを制御してもよい。この場合は、第１
比較回路１８に相当する第１コンパレータと第２
比較回路２０に相当する第２コンパレータとは並
列接続構成をとる。２つの比較回路１８および２
０が直列接続されていようが並列接続されていよ
うが、スイツチ回路２２がこれら２つの比較回路
に機能的に接続されていることに変りはない。
さらに、この考案に係る起動特性補正回路は、
本願と同一出願人によつてなされた特願昭55−
20050号の特許出願「モータ制御装置」と併用で
きる。しかしながら、この考案は、モータ制御装
置のみにしか適用できないというものではない。
この考案は、制御系に電荷が蓄積されるキヤパシ
タを含むものであつて、電源オン時の起動特性を
均一化したい制御装置の全てに適用できる可能性
を有している。
本願と同一出願人によつてなされた特願昭55−
20050号の特許出願「モータ制御装置」と併用で
きる。しかしながら、この考案は、モータ制御装
置のみにしか適用できないというものではない。
この考案は、制御系に電荷が蓄積されるキヤパシ
タを含むものであつて、電源オン時の起動特性を
均一化したい制御装置の全てに適用できる可能性
を有している。
第１図はこの考案に係る起動特性補正回路を適
用できる一例としてのサーボモータ用速度制御装
置の構成を示すブロツク図；第２図はこの考案の
一実施例に係る起動特性補正回路を示す回路図；
第３Ａ図および第３Ｂ図は第２図に示す回路の動
作を説明するタイミングチヤート：第４図および
第５図は第２図の変形例を示す回路図である。 Ｃ１……積分キヤパシタ、４……タイマー、５
……制御型定電流源、１０……正電源回路、１２
……電源スイツチ、１４……電源、Ｄ……制御信
号、Ｑ１０，Ｑ１２，Ｑ１６……NPNトランジ
スタ、Ｑ１４，Ｑ１８……PNPトランジスタ、
１６………負電源回路、VB……電源回路電圧、
Ｖ１……第１所定電圧、１８……第１比較回路、
Ｖ２……第２所定電圧、２０……第２比較回路、
２２……スイツチ回路、VC……充電電圧、Ｄ１
２……レベルシフトダイオード、Ｄ１６……レベ
ルクランプダイオード。
用できる一例としてのサーボモータ用速度制御装
置の構成を示すブロツク図；第２図はこの考案の
一実施例に係る起動特性補正回路を示す回路図；
第３Ａ図および第３Ｂ図は第２図に示す回路の動
作を説明するタイミングチヤート：第４図および
第５図は第２図の変形例を示す回路図である。 Ｃ１……積分キヤパシタ、４……タイマー、５
……制御型定電流源、１０……正電源回路、１２
……電源スイツチ、１４……電源、Ｄ……制御信
号、Ｑ１０，Ｑ１２，Ｑ１６……NPNトランジ
スタ、Ｑ１４，Ｑ１８……PNPトランジスタ、
１６………負電源回路、VB……電源回路電圧、
Ｖ１……第１所定電圧、１８……第１比較回路、
Ｖ２……第２所定電圧、２０……第２比較回路、
２２……スイツチ回路、VC……充電電圧、Ｄ１
２……レベルシフトダイオード、Ｄ１６……レベ
ルクランプダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 自己の制御系内に設けられた積分キヤパシタの
充電状況に依存して制御対象に係る起動特性の補
正を行なう起動特性補正回路において、 前記制御系の電源回路に接続され、この電源回
路の電圧と第１所定電圧とを比較する第１比較回
路と； 前記電源回路に接続され、この電源回路の電圧
と前記第１所定電圧よりも低く設定された第２所
定電圧とを比較する第２比較回路と； 前記第１および第２比較回路と前記積分キヤパ
シタとに接続され、前記電源回路の電圧が前記第
１所定電圧と前記第２所定電圧との間の電圧に対
応するときに前記積分キヤパシタ中の電荷を放電
させるスイツチ回路とを備え； 前記制御系の電源がオンよりオフとなされてそ
の電圧値が降下する過程及び再び電源がオンにな
されてその電圧値が上昇する過程において上記第
１比較回路及び第２比較回路によつて電源電圧値
が前記第１所定電圧と第２所定電圧との間の値で
あることが検知されている時間区間では前記スイ
ツチ回路により前記積分キヤパシタの電荷を比較
的急速に強制放電させ、前記電源電圧値が前記第
１所定電圧と第２所定電圧との間にないことが検
知されている時間区間ではキヤパシタの電荷を比
較的緩慢に自然放電または充電させることにより
前記制御対象に係る起動特性を実質的に均一化す
ることを特徴とする起動特性補正回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980100975U JPS6341838Y2 (ja) | 1980-07-17 | 1980-07-17 | |
| US06/281,949 US4422023A (en) | 1980-07-17 | 1981-07-10 | Starting circuit for electronically controlled motor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980100975U JPS6341838Y2 (ja) | 1980-07-17 | 1980-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5727792U JPS5727792U (ja) | 1982-02-13 |
| JPS6341838Y2 true JPS6341838Y2 (ja) | 1988-11-02 |
Family
ID=14288345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980100975U Expired JPS6341838Y2 (ja) | 1980-07-17 | 1980-07-17 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4422023A (ja) |
| JP (1) | JPS6341838Y2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658195A (en) * | 1985-05-21 | 1987-04-14 | Pt Components, Inc. | Motor control circuit with automatic restart of cut-in |
| US4604563A (en) * | 1984-12-11 | 1986-08-05 | Pt Components, Inc. | Electronic switch for starting AC motor |
| US4622506A (en) * | 1984-12-11 | 1986-11-11 | Pt Components | Load and speed sensitive motor starting circuit |
| EP0441459A1 (en) * | 1985-07-02 | 1991-08-14 | Pioneer Electronic Corporation | Pulse-width modulation drive circuit |
| DE3689210T2 (de) * | 1985-07-02 | 1994-05-11 | Pioneer Electronic Corp | Pulsbreitenmodulationsansteuerschaltung. |
| CN102664587A (zh) * | 2012-05-30 | 2012-09-12 | 深圳市英锐芯电子科技有限公司 | 一种新型的电机驱动电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017626A (ja) * | 1973-06-14 | 1975-02-25 | ||
| JPS5529227A (en) * | 1978-08-17 | 1980-03-01 | Mitsubishi Electric Corp | Speed-control loop circuit for rotary machine |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875487A (en) * | 1973-05-01 | 1975-04-01 | Mobil Oil Corp | Method and apparatus for motor-starting control |
| GB1480063A (en) * | 1973-06-06 | 1977-07-20 | Lucas Industries Ltd | Control circuits for electrically driven vehicles |
| JPS535717A (en) * | 1976-07-05 | 1978-01-19 | Yamamoto Electric Ind Co Ltd | Speed control device for electric motor |
| US4149117A (en) * | 1977-03-17 | 1979-04-10 | Ampex Corporation | Circuit and method for servo speed control |
| JPS5833566B2 (ja) * | 1977-07-28 | 1983-07-20 | パイオニア株式会社 | 回転機器の速度及び位相制御回路 |
| US4211964A (en) * | 1978-01-31 | 1980-07-08 | Matsushita Electric Industrial Co., Ltd. | Speed control circuit |
| JPS593626Y2 (ja) * | 1978-11-01 | 1984-02-01 | 三菱電機株式会社 | 周波数．電圧変換回路 |
| US4218641A (en) * | 1978-11-16 | 1980-08-19 | International Business Machines Corporation | Analog DC motor velocity control loop |
| US4233549A (en) * | 1978-12-08 | 1980-11-11 | Baxter Travenol Laboratories, Inc. | Speed and torque control for fractional horsepower motors |
| CA1147798A (en) * | 1979-02-08 | 1983-06-07 | Yoshio Nagakubo | Helical scan recorder having capstan motor speed responsive to a frequency of a command signal |
| JPS56117591A (en) * | 1980-02-20 | 1981-09-16 | Olympus Optical Co Ltd | Controller for motor |
-
1980
- 1980-07-17 JP JP1980100975U patent/JPS6341838Y2/ja not_active Expired
-
1981
- 1981-07-10 US US06/281,949 patent/US4422023A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017626A (ja) * | 1973-06-14 | 1975-02-25 | ||
| JPS5529227A (en) * | 1978-08-17 | 1980-03-01 | Mitsubishi Electric Corp | Speed-control loop circuit for rotary machine |
Also Published As
| Publication number | Publication date |
|---|---|
| US4422023A (en) | 1983-12-20 |
| JPS5727792U (ja) | 1982-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6042519Y2 (ja) | 積分回路 | |
| JPS6341838Y2 (ja) | ||
| US5883504A (en) | Power supply unit | |
| JPS6026326B2 (ja) | 水平発振回路 | |
| JP2600103Y2 (ja) | 電源回路 | |
| US3944901A (en) | Circuit arrangement for maintaining the speed of a DC motor constant | |
| JPH018026Y2 (ja) | ||
| JPS6233837B2 (ja) | ||
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| JPH10289024A (ja) | 定電圧回路 | |
| JP3180188B2 (ja) | 蓄電池充電回路および電池充電装置 | |
| JP3180919B2 (ja) | ステップモータの定電流駆動回路 | |
| JPS586013Y2 (ja) | 直流電源回路における保護回路 | |
| JPH0813193B2 (ja) | モ−タ制御装置 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPH0336152Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPS6019313A (ja) | 高出力用集積回路の出力トランジスタ保護回路 | |
| JPS5914810Y2 (ja) | 電源制御回路 | |
| JPS639276Y2 (ja) | ||
| JPS6338718Y2 (ja) | ||
| JPS5928313B2 (ja) | 水平発振回路 | |
| JPH024500Y2 (ja) | ||
| JPS6311905Y2 (ja) | ||
| JPH0727836Y2 (ja) | モ−タ駆動回路 |