JPS6026326B2 - 水平発振回路 - Google Patents
水平発振回路Info
- Publication number
- JPS6026326B2 JPS6026326B2 JP54077790A JP7779079A JPS6026326B2 JP S6026326 B2 JPS6026326 B2 JP S6026326B2 JP 54077790 A JP54077790 A JP 54077790A JP 7779079 A JP7779079 A JP 7779079A JP S6026326 B2 JPS6026326 B2 JP S6026326B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistors
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Description
【発明の詳細な説明】
本発明はテレビジョン受像機の水平発振回路に関するも
ので、水平発振周波数の電源電圧特性を補償するとを目
的とする。
ので、水平発振周波数の電源電圧特性を補償するとを目
的とする。
従来、用いられてきた弛張発振型の水平発振回路のブロ
ックダイヤグラムを第１図に示す。
ックダイヤグラムを第１図に示す。
弛張発振器は、周期的に充電および放電されるタイミン
グキャパシタの端子間に生ずる電圧を基準電位信号と比
較して出力信号を発生する。この世力信号はタイミング
キャパシタの端子間電圧が基準信号電位よりも正である
か負であるかによって決まる第１の値と第２の値を持っ
ている。比較回路の出力信号の値が変わると、基準信号
電位もその値を変えさせるれる。そして、この比較回路
の出力信号に応敷する制御信号が、発振サイクルの次の
期間中にタイミングキャパシタを充電すべきか放電すべ
きかを決定する。第１図において、タイミングキャパシ
タ３は充電電流源１および放電電流源２に接続されてい
る。
グキャパシタの端子間に生ずる電圧を基準電位信号と比
較して出力信号を発生する。この世力信号はタイミング
キャパシタの端子間電圧が基準信号電位よりも正である
か負であるかによって決まる第１の値と第２の値を持っ
ている。比較回路の出力信号の値が変わると、基準信号
電位もその値を変えさせるれる。そして、この比較回路
の出力信号に応敷する制御信号が、発振サイクルの次の
期間中にタイミングキャパシタを充電すべきか放電すべ
きかを決定する。第１図において、タイミングキャパシ
タ３は充電電流源１および放電電流源２に接続されてい
る。
これら充電電流源１と放電電流源２は後述するように制
御回路８に接続されており、その動作を行なわせるか停
止させるかは制御回路８によって制御される。充電電流
源１と放電電流源２から供給される直流電流は互いに逆
極性であって、ここでは説明の都合上、前者を正、後者
を負と仮定する。制御回路８により放電電流源２が動作
しない様に制御されているとき、充電電流源１からキャ
パシタ３に電荷が供給され、その端子間電圧Ｖｃ＾Ｐの
値は増大する。逆に制御回路８により放電電流源２が動
作し、充電電流源１が動作しない様に制御されていると
き、キャパシタ３から電荷が放出し、Ｖｃ＾Ｐの値は減
少する。制御回路８が同一時間中の規則正しい繰返し周
期で充電電流源１と放電電流源２を制御すれば、キャパ
シタ３の端子間電位の波形は鏡歯状になる。キヤパシタ
３の端子間電位を検知するため電圧比較回路４が使用さ
れ、この切摸作用を行なうタイミングを決定する。電圧
比較回路４は基準電圧ＶＲ的を供給される基準電圧端子
４１と、他の回路へ信号Ｖ。ｍを供給する端子４２とを
有している。端子４２は信号ＶｏＵＴをスイッチ５に供
給してスイッチ５の状態を制御するためのものである。
キャパシタ３の端子間電圧Ｖｃ＾Ｆが基準電圧端子４１
に供給される基準電圧ＶＲＥＦより低いとＶｏＵＴは第
１の状態を、Ｖｃ＾ＰがＶＲ岬より高いとＶｏＵＴは第
２の状藤をとる。また、ＶｏｕＴは制御回路８にも供給
される。第１図の動作を第２図を用いて説明する。
御回路８に接続されており、その動作を行なわせるか停
止させるかは制御回路８によって制御される。充電電流
源１と放電電流源２から供給される直流電流は互いに逆
極性であって、ここでは説明の都合上、前者を正、後者
を負と仮定する。制御回路８により放電電流源２が動作
しない様に制御されているとき、充電電流源１からキャ
パシタ３に電荷が供給され、その端子間電圧Ｖｃ＾Ｐの
値は増大する。逆に制御回路８により放電電流源２が動
作し、充電電流源１が動作しない様に制御されていると
き、キャパシタ３から電荷が放出し、Ｖｃ＾Ｐの値は減
少する。制御回路８が同一時間中の規則正しい繰返し周
期で充電電流源１と放電電流源２を制御すれば、キャパ
シタ３の端子間電位の波形は鏡歯状になる。キヤパシタ
３の端子間電位を検知するため電圧比較回路４が使用さ
れ、この切摸作用を行なうタイミングを決定する。電圧
比較回路４は基準電圧ＶＲ的を供給される基準電圧端子
４１と、他の回路へ信号Ｖ。ｍを供給する端子４２とを
有している。端子４２は信号ＶｏＵＴをスイッチ５に供
給してスイッチ５の状態を制御するためのものである。
キャパシタ３の端子間電圧Ｖｃ＾Ｆが基準電圧端子４１
に供給される基準電圧ＶＲＥＦより低いとＶｏＵＴは第
１の状態を、Ｖｃ＾ＰがＶＲ岬より高いとＶｏＵＴは第
２の状藤をとる。また、ＶｏｕＴは制御回路８にも供給
される。第１図の動作を第２図を用いて説明する。
最初、制御回路８が放電電流源２を動作させない第１の
状態になった時点ｔ；らより考える。このとき、キャパ
シタ３は充電電流源１で充電され、期間Ｔ，の間、Ｖｃ
ＡＰはリニアに増加する。ｔ＝ｔ２になったとき、Ｖｃ
＾Ｐが第１の関値電位ＶＨに達すると、電圧比較回路４
はこれに応答してＶＯＵＴを第１の状態から第２の状態
に切換える。この第１の閥値電圧ＶＨはスイッチ５がａ
の状態にあるときに電圧比較回路４に与えられる高いバ
イアス電圧ＶＨに相当し、高バイアス電圧電源６より供
給される。スイッチ５は端子４２の出力信号ＶｏＵＴが
第１の状態にあるときはａの状態にあり、ＶｏＵＴが第
２の状態にあるとｂの状態にある。スイッチ５がｂの状
態にあるとき、電圧比較回路４の端子４１に低バイアス
電圧電源７より低バイアス電圧ＶＬが供給される。この
とき制御回路８も第１の状態（放電電流源２を動作させ
ない状態）から第２の状態（充電電流源１を動作させな
い状態）に切換わる。従って、ｔ＝ｔ２でキャパシタ３
の電荷は放電され、端子間電圧Ｖｃ＾Ｐリニアに減少す
る。ｔ＝Ｗこおいて、キヤパシタ３の端子間電圧Ｖｃ＾
Ｐが第２の闇値電圧ＶＬになると、電圧比較回路４の端
子４２の出力信号ＶｏＵＴは第２の状態から第１の状態
になり、スイッチ５をｂの状態からａの状態に切換え、
同時に制御回路８を第１の状態にし、放電電流源２を動
作しない第１の状態に切換える。以上の動作がくり返さ
れ、発振動作が行なわれることになる。具体的に従釆用
いられてきた実施回路例を第３図に示す。
状態になった時点ｔ；らより考える。このとき、キャパ
シタ３は充電電流源１で充電され、期間Ｔ，の間、Ｖｃ
ＡＰはリニアに増加する。ｔ＝ｔ２になったとき、Ｖｃ
＾Ｐが第１の関値電位ＶＨに達すると、電圧比較回路４
はこれに応答してＶＯＵＴを第１の状態から第２の状態
に切換える。この第１の閥値電圧ＶＨはスイッチ５がａ
の状態にあるときに電圧比較回路４に与えられる高いバ
イアス電圧ＶＨに相当し、高バイアス電圧電源６より供
給される。スイッチ５は端子４２の出力信号ＶｏＵＴが
第１の状態にあるときはａの状態にあり、ＶｏＵＴが第
２の状態にあるとｂの状態にある。スイッチ５がｂの状
態にあるとき、電圧比較回路４の端子４１に低バイアス
電圧電源７より低バイアス電圧ＶＬが供給される。この
とき制御回路８も第１の状態（放電電流源２を動作させ
ない状態）から第２の状態（充電電流源１を動作させな
い状態）に切換わる。従って、ｔ＝ｔ２でキャパシタ３
の電荷は放電され、端子間電圧Ｖｃ＾Ｐリニアに減少す
る。ｔ＝Ｗこおいて、キヤパシタ３の端子間電圧Ｖｃ＾
Ｐが第２の闇値電圧ＶＬになると、電圧比較回路４の端
子４２の出力信号ＶｏＵＴは第２の状態から第１の状態
になり、スイッチ５をｂの状態からａの状態に切換え、
同時に制御回路８を第１の状態にし、放電電流源２を動
作しない第１の状態に切換える。以上の動作がくり返さ
れ、発振動作が行なわれることになる。具体的に従釆用
いられてきた実施回路例を第３図に示す。
第１図のブロック図と対応するブロック図には同じ符号
をつけてある。ダイオ−ドＱ，，Ｑ２，Ｑ，Ｑ４、トラ
ンジスタＱ，．および抵抗Ｒ，，Ｒ２，ＲＨで構成する
回路は充電電流源１および放電電流源２の電流を決定す
る電流源回路である。
をつけてある。ダイオ−ドＱ，，Ｑ２，Ｑ，Ｑ４、トラ
ンジスタＱ，．および抵抗Ｒ，，Ｒ２，ＲＨで構成する
回路は充電電流源１および放電電流源２の電流を決定す
る電流源回路である。
Ｑ５，Ｑ６，Ｑ７，Ｑはカレントミラー回路で構成され
た充電電流源１で、トランジスタＱ，．のヱミッタ電流
１８，．の約１／２倍の鰭流がタイミングキャパシタ３
（Ｃ。）の充電電流ｌｃとなる。一方、トランジスタＱ
，。が放電電流源２で、トランジスタＱ，．のェミツタ
電流１８，．がタイミングキャパシタ３（Ｃｏ）の放電
電流ｌｄとほぼ等しくなる。Ｑ，Ｑ，ｏの差鰯増中器は
制御回路８のレベルにより充電電流源回路１と放電電流
源回路２の動作を交互に切換える。Ｑ，６，Ｑ，７の差
動増中器と、Ｑ，３，Ｑ，４，Ｑ，５のカレントミラー
回路と、Ｑ，２，Ｑ，８，Ｒ５，Ｒ６，Ｒ７からなる定
電流源と、Ｑ，９，Ｒ９からなる定電流負荷で電圧比較
回路４を構成し、トランジスタＱ，７のベースＢ点に基
準電圧ＶＨおよびＶＬが印加され、トランジスタＱ，４
のコレクタに現われる信号が前述のＶ。ＵＴとなる。Ｑ
２。およびＲ，．，Ｒ舷， Ｒ，３，Ｒ，４の回路がス
イッチ５を構成し、トランジスタＱのがｔ＝らでオン、
ｔ＝らでオフすることにより、トランジスタＱ，７のベ
ースに印加される基準電圧ＶＲ８Ｆを低バイアスＶＬ、
および高バイアスＶＨに切換える。Ｑ２，およびＲ，６
，Ｒ，７，Ｒ，８，Ｒ，９の回路が制御回路８を機し、
抵抗Ｒ，？とＲ，８の接続点Ｃの信号により差動増中器
Ｑ，Ｑ，ｏを制御している。上記の様に構成された水平
発振回路において不都合な点について考える。
た充電電流源１で、トランジスタＱ，．のヱミッタ電流
１８，．の約１／２倍の鰭流がタイミングキャパシタ３
（Ｃ。）の充電電流ｌｃとなる。一方、トランジスタＱ
，。が放電電流源２で、トランジスタＱ，．のェミツタ
電流１８，．がタイミングキャパシタ３（Ｃｏ）の放電
電流ｌｄとほぼ等しくなる。Ｑ，Ｑ，ｏの差鰯増中器は
制御回路８のレベルにより充電電流源回路１と放電電流
源回路２の動作を交互に切換える。Ｑ，６，Ｑ，７の差
動増中器と、Ｑ，３，Ｑ，４，Ｑ，５のカレントミラー
回路と、Ｑ，２，Ｑ，８，Ｒ５，Ｒ６，Ｒ７からなる定
電流源と、Ｑ，９，Ｒ９からなる定電流負荷で電圧比較
回路４を構成し、トランジスタＱ，７のベースＢ点に基
準電圧ＶＨおよびＶＬが印加され、トランジスタＱ，４
のコレクタに現われる信号が前述のＶ。ＵＴとなる。Ｑ
２。およびＲ，．，Ｒ舷， Ｒ，３，Ｒ，４の回路がス
イッチ５を構成し、トランジスタＱのがｔ＝らでオン、
ｔ＝らでオフすることにより、トランジスタＱ，７のベ
ースに印加される基準電圧ＶＲ８Ｆを低バイアスＶＬ、
および高バイアスＶＨに切換える。Ｑ２，およびＲ，６
，Ｒ，７，Ｒ，８，Ｒ，９の回路が制御回路８を機し、
抵抗Ｒ，？とＲ，８の接続点Ｃの信号により差動増中器
Ｑ，Ｑ，ｏを制御している。上記の様に構成された水平
発振回路において不都合な点について考える。
前記Ｑ，，Ｑ２，Ｑ３，Ｑ４，Ｑ，．およびＲ，，Ｒ２
，ＲＨで構成する電流源回路と、差動増中器ね９，Ｑ，
ｏにおいて、滅電圧時にトランジスタＱ，．が飽和して
しまうため、トランジスタＱ，．のェミッタ電流が減少
し、発振が停止する。
，ＲＨで構成する電流源回路と、差動増中器ね９，Ｑ，
ｏにおいて、滅電圧時にトランジスタＱ，．が飽和して
しまうため、トランジスタＱ，．のェミッタ電流が減少
し、発振が停止する。
これは、トランジスタＱ，．ののヱミッタ電圧とトラン
ジスタＱ，ｏののェミッタ電圧の滅電圧特性によるもの
で、第４図に示す様にトランジスタＱ，．のェミッタ電
圧Ｖ８，．はＲＩ＝駅２とすることはりｖ肌：年なり、
電極電圧Ｖｃｃに比例する。また、トランジスタＱ・０
のベース電圧ＶＢ・０もＶ６１０＝支掌耳ＶＣＣとなり
、電源電圧Ｖｃｃに比例するが、トノランジスタＱ，ｏ
ののヱミツタ鰭圧はベース電圧よりＶＢｓ分だけ低くな
るのでＡ点、すなわち電源電圧ｙｃｃがＶａのときにト
ランジスタＱ，．は飽和してしまい、そのため発振が停
止してしまういう不都合がある。本発明はこの問題を解
決するものである。第５図に本発明の−実施例を示す。
ジスタＱ，ｏののェミッタ電圧の滅電圧特性によるもの
で、第４図に示す様にトランジスタＱ，．のェミッタ電
圧Ｖ８，．はＲＩ＝駅２とすることはりｖ肌：年なり、
電極電圧Ｖｃｃに比例する。また、トランジスタＱ・０
のベース電圧ＶＢ・０もＶ６１０＝支掌耳ＶＣＣとなり
、電源電圧Ｖｃｃに比例するが、トノランジスタＱ，ｏ
ののヱミツタ鰭圧はベース電圧よりＶＢｓ分だけ低くな
るのでＡ点、すなわち電源電圧ｙｃｃがＶａのときにト
ランジスタＱ，．は飽和してしまい、そのため発振が停
止してしまういう不都合がある。本発明はこの問題を解
決するものである。第５図に本発明の−実施例を示す。
本発明の特徴は、トランジスタＱ，ｏのベースと抵抗Ｒ
４の間にダイオードＱ２２を挿入し、トランジスタＱ２
，のコレクタ抵抗Ｒ，９の間に直列にダイオードＱ２３
，Ｑ２４を挿入することにより差敷増中器ね９，Ｑ，ｏ
の入力電圧の減電圧特性を補正し、滅電圧時にトランジ
スタＱ，．が飽和しない様にしている点にある。すなわ
ち、第６図に示す様にトランジスタＱ２蟹を挿入するこ
とにより、トランジスタＱ，ｏののェミッタ電圧の傾斜
を変え、トランジスタＱ，．の飽和する電圧を十分に小
さくすることが出来る。すなわち、トランジスタＱ，。
のベース・のエミツタ間電圧をＶＢＥ，。、トランジス
タＱ，．の飽和電圧をＶｃ８（舵ｔ），．、同トランジ
スタＱ，．ののェミッタ電圧を※※脳と同様肌・＝釈２
１こすることはり学として、第３図の従来回路でトラン
ジスタＱ，．が飽和する電源電圧Ｖａを求める。このと
き、トランジスタＱ．０のべ−ス電圧はＲ三章；Ｖａで
あるから次の式が成り立つ。・Ｖａ Ｒ３章Ｒ〆ａ−Ｖ軸Ｍ−Ｖ館（脚）ｕ−４一一一‐‐‐
‐‐‐・‐‐‘１１ 整理して、 したがって、第４図に示すＶａは式｛２１で表わされる
。
４の間にダイオードＱ２２を挿入し、トランジスタＱ２
，のコレクタ抵抗Ｒ，９の間に直列にダイオードＱ２３
，Ｑ２４を挿入することにより差敷増中器ね９，Ｑ，ｏ
の入力電圧の減電圧特性を補正し、滅電圧時にトランジ
スタＱ，．が飽和しない様にしている点にある。すなわ
ち、第６図に示す様にトランジスタＱ２蟹を挿入するこ
とにより、トランジスタＱ，ｏののェミッタ電圧の傾斜
を変え、トランジスタＱ，．の飽和する電圧を十分に小
さくすることが出来る。すなわち、トランジスタＱ，。
のベース・のエミツタ間電圧をＶＢＥ，。、トランジス
タＱ，．の飽和電圧をＶｃ８（舵ｔ），．、同トランジ
スタＱ，．ののェミッタ電圧を※※脳と同様肌・＝釈２
１こすることはり学として、第３図の従来回路でトラン
ジスタＱ，．が飽和する電源電圧Ｖａを求める。このと
き、トランジスタＱ．０のべ−ス電圧はＲ三章；Ｖａで
あるから次の式が成り立つ。・Ｖａ Ｒ３章Ｒ〆ａ−Ｖ軸Ｍ−Ｖ館（脚）ｕ−４一一一‐‐‐
‐‐‐・‐‐‘１１ 整理して、 したがって、第４図に示すＶａは式｛２１で表わされる
。
同様にして第５図に示す本発明の回路で、トランジスタ
Ｑ，．が飽和する電源電圧Ｖｂを求める。ここで、ダイ
オードＱ２の端子電圧をＶｏ２２とし、Ｖｏ凶の値とＶ
Ｂ８，ｏの値は等しいものとする。このとき、トランジ
スタＱ，ｏのベース電圧は軍≦耳（Ｖｂ−Ｖ。
Ｑ，．が飽和する電源電圧Ｖｂを求める。ここで、ダイ
オードＱ２の端子電圧をＶｏ２２とし、Ｖｏ凶の値とＶ
Ｂ８，ｏの値は等しいものとする。このとき、トランジ
スタＱ，ｏのベース電圧は軍≦耳（Ｖｂ−Ｖ。
班）十Ｖ雌であるからの式が成り立つ。Ｒ３章Ｒ４Ｗｂ
−ＶＭ２）十Ｖ雌−Ｖ粥…−Ｖ細くＳぬｎ＝空ｂ
……イ３１Ｖｏ２＝ＶＢ８・ｏとして整理する
と、したがって第６図に示すＶｂは式｛４１で表わされ
る。
−ＶＭ２）十Ｖ雌−Ｖ粥…−Ｖ細くＳぬｎ＝空ｂ
……イ３１Ｖｏ２＝ＶＢ８・ｏとして整理する
と、したがって第６図に示すＶｂは式｛４１で表わされ
る。
式■と【４’を比較するために具体的に数値を代入して
みる。この水平発振回路は定格電源電圧１１Ｖで動作さ
せるものとして、このときのトランジスタＱ，ｏのベー
ス電圧を回路設計上４．６Ｖとする。この条件で第３図
の従釆回路のＲ３を１狐○とすると、Ｒ４は８．舷０と
なり、第５図の本発明の回路のＲ３を１２ＫＯとすると
Ｒ４は７．３ＫＱとなる。トランジスタＱ，ｏのベース
・ェミッタ間電圧ＶＢ８，ｏを０．７Ｖ、トランジスタ
Ｑ，．の飽和電圧Ｖｃ８（滋），．を０．２Ｖとして式
‘２’および【４’よりＶａ，Ｖｂを求めると、Ｖａ＝
５．４Ｖ、Ｖｂ＝３．６Ｖとなり、トランジスタＱ，．
が飽和する電源電圧は低くなる。また、トランジスタＱ
９のベース電圧は、トランジスタＱ乳および抵抗Ｒ，６
，Ｒ，７，Ｒ，８，Ｒ，９で構成される制御回路８より
低バイアスＶＬ′および高バイアスＶＨ′に切換わり、
トランジスタＱ，ｏのベース電圧をこのＶＬ′とＶＨ′
の中間値に設定することにより、トランジスタＱのベー
ス電圧がＶし′のときはこのトランジスタＱがオフ、ト
ランジスタＱ．ｏがオンとなりタイミングキヤパシタ３
（Ｃｏ）の電荷はトランジスタＱ■を通して放電ごれ、
逆にトランジスタＱ９のベース電圧がＶＨ′のときはこ
のトランジスタＱ９がオン、トランジスタＱ，。
みる。この水平発振回路は定格電源電圧１１Ｖで動作さ
せるものとして、このときのトランジスタＱ，ｏのベー
ス電圧を回路設計上４．６Ｖとする。この条件で第３図
の従釆回路のＲ３を１狐○とすると、Ｒ４は８．舷０と
なり、第５図の本発明の回路のＲ３を１２ＫＯとすると
Ｒ４は７．３ＫＱとなる。トランジスタＱ，ｏのベース
・ェミッタ間電圧ＶＢ８，ｏを０．７Ｖ、トランジスタ
Ｑ，．の飽和電圧Ｖｃ８（滋），．を０．２Ｖとして式
‘２’および【４’よりＶａ，Ｖｂを求めると、Ｖａ＝
５．４Ｖ、Ｖｂ＝３．６Ｖとなり、トランジスタＱ，．
が飽和する電源電圧は低くなる。また、トランジスタＱ
９のベース電圧は、トランジスタＱ乳および抵抗Ｒ，６
，Ｒ，７，Ｒ，８，Ｒ，９で構成される制御回路８より
低バイアスＶＬ′および高バイアスＶＨ′に切換わり、
トランジスタＱ，ｏのベース電圧をこのＶＬ′とＶＨ′
の中間値に設定することにより、トランジスタＱのベー
ス電圧がＶし′のときはこのトランジスタＱがオフ、ト
ランジスタＱ．ｏがオンとなりタイミングキヤパシタ３
（Ｃｏ）の電荷はトランジスタＱ■を通して放電ごれ、
逆にトランジスタＱ９のベース電圧がＶＨ′のときはこ
のトランジスタＱ９がオン、トランジスタＱ，。
がオフとなり、Ｑ５，Ｑ，Ｑ？，Ｑで構成されるカレン
トミラー回路よりタイミングキヤパシタ３（Ｃｏ）に電
荷が充電される。また、トランジスタＱ，ｏのベースと
抵抗Ｒ４の間にトランジスタＱ辺を入れた副作用として
、第６図に点線で示すトランジスタＱのベース電圧（こ
こでは、高バイアスＶＭ′時のベース電圧をいう）と、
トランジスタＱ，。
トミラー回路よりタイミングキヤパシタ３（Ｃｏ）に電
荷が充電される。また、トランジスタＱ，ｏのベースと
抵抗Ｒ４の間にトランジスタＱ辺を入れた副作用として
、第６図に点線で示すトランジスタＱのベース電圧（こ
こでは、高バイアスＶＭ′時のベース電圧をいう）と、
トランジスタＱ，。
のベース電圧がＣ点で交差してしまい、Ｃ点の電源電圧
Ｖｃ以下ではトランジスタＱ９がオフ、トランジスタＱ
，。がオンしつばなしとなり、発振は停止してしまう。
これを防ぐために、トランジスタＱ２，のコレクタと抵
抗Ｒ，９の間に直列にダイオードＱ２３，Ｑ２４を挿入
し、・三※第６図に示す様にトランジスタＱ９のベース
電圧の頚斜を点線から実線に変えて、トランジスタＱの
ベース電圧とトランジスタＱ，ｏのベース鰭圧が滅電圧
時に交差しない様にしている。すなわち、第５図に示す
トランジスタＱ，ｏのベース電圧Ｖ８，〇は、Ｖ鮒＝Ｒ
王章ＥＶ比十Ｒ鼻天４ＶＭ２ ………‘６１となり、ト
ランジスタＱのベース電圧ＶＨ′はＶＨ′＝Ｒ．鼻叢声
鼻壬壱．９ＶＣＣ十Ｒ．７十葦手；Ｒ．９（Ｖ。
Ｖｃ以下ではトランジスタＱ９がオフ、トランジスタＱ
，。がオンしつばなしとなり、発振は停止してしまう。
これを防ぐために、トランジスタＱ２，のコレクタと抵
抗Ｒ，９の間に直列にダイオードＱ２３，Ｑ２４を挿入
し、・三※第６図に示す様にトランジスタＱ９のベース
電圧の頚斜を点線から実線に変えて、トランジスタＱの
ベース電圧とトランジスタＱ，ｏのベース鰭圧が滅電圧
時に交差しない様にしている。すなわち、第５図に示す
トランジスタＱ，ｏのベース電圧Ｖ８，〇は、Ｖ鮒＝Ｒ
王章ＥＶ比十Ｒ鼻天４ＶＭ２ ………‘６１となり、ト
ランジスタＱのベース電圧ＶＨ′はＶＨ′＝Ｒ．鼻叢声
鼻壬壱．９ＶＣＣ十Ｒ．７十葦手；Ｒ．９（Ｖ。
２３十ＶＤ２４） ‐‐‐‐‐‐‐‐‐‘７
１となる。
１となる。
前述と同様にこの水平発振回路を定格電源電圧１１Ｖで
動作させるものとし、このときのトランジスタＱのベー
ス電圧ＶＨ′を回路設計上６．１Ｖとする。この条件で
抵抗Ｒ，７， Ｒ，８， Ｒ，９は各々１１ＫＱ，狐○
，７．舷○となり、抵抗Ｒ３，Ｒ４は前述と同様に１松
○、７．狐０とする。こられの数値とＶｏ＝０．７Ｖを
式【６｝，｛７）に代入すると式‘６｝は、Ｖ８，。＝
０．総Ｖｃｃ＋０．４４Ｖ ・・・・・・
・・・‘８）となり式‘小まＶＨ′＝０．４９Ｖｃｃ十
０．７１Ｖ ………｛９１となる。
動作させるものとし、このときのトランジスタＱのベー
ス電圧ＶＨ′を回路設計上６．１Ｖとする。この条件で
抵抗Ｒ，７， Ｒ，８， Ｒ，９は各々１１ＫＱ，狐○
，７．舷○となり、抵抗Ｒ３，Ｒ４は前述と同様に１松
○、７．狐０とする。こられの数値とＶｏ＝０．７Ｖを
式【６｝，｛７）に代入すると式‘６｝は、Ｖ８，。＝
０．総Ｖｃｃ＋０．４４Ｖ ・・・・・・
・・・‘８）となり式‘小まＶＨ′＝０．４９Ｖｃｃ十
０．７１Ｖ ………｛９１となる。
したがってＶｃｃ＞０では常にＶＨ′＞ＶＢ，。となり
、トランジスタＱのベース電圧ＶＨ′とトランジスタＱ
，ｏのベース電圧が減電圧時に交差しないことがわかる
。以上のように本発明によれば、こられを実施すること
により、差動増中器Ｑ，Ｑ，。
、トランジスタＱのベース電圧ＶＨ′とトランジスタＱ
，ｏのベース電圧が減電圧時に交差しないことがわかる
。以上のように本発明によれば、こられを実施すること
により、差動増中器Ｑ，Ｑ，。
とカレントミラー回路Ｑ５，Ｑ６，Ｑ７，Ｑで構成され
る充、放電電源回路を十分低い函源電圧まで動作させる
ことが出釆る。
る充、放電電源回路を十分低い函源電圧まで動作させる
ことが出釆る。
第１図は弛張発振型の水平発振回路のブロック図、第２
図は第１図の動作を説明するための波形図、第３図は従
来用いられてきた水平発振回路の回路図、第４図は第３
図の回路の凝電圧特性を示す図、第５図は本発明の一実
施例における水平発振回路の回路図、第６図は第５図の
回路の減電圧特性を示す図である。 １・・・充電電流源、２・・・・・・放電電流源、３・
・・・・・タイミングキャパシタ、４・・・・・・電圧
比較回路、５・・・・・・スイッチ、６・・・・・・高
バイアス電圧電源、７・・・・・・低バイアス電圧電源
、８・・・・・・制御回路、Ｑ，Ｑ，ｏ・・・・・・差
動増中器を構成するトランジスタ、Ｑ２．・・・…制御
回路を構成するトランジスタ、Ｑ２２，Ｑ２３，Ｑ２４
……ダイオード。 第１図 第２図 第３図 第４図 第５図 第６図
図は第１図の動作を説明するための波形図、第３図は従
来用いられてきた水平発振回路の回路図、第４図は第３
図の回路の凝電圧特性を示す図、第５図は本発明の一実
施例における水平発振回路の回路図、第６図は第５図の
回路の減電圧特性を示す図である。 １・・・充電電流源、２・・・・・・放電電流源、３・
・・・・・タイミングキャパシタ、４・・・・・・電圧
比較回路、５・・・・・・スイッチ、６・・・・・・高
バイアス電圧電源、７・・・・・・低バイアス電圧電源
、８・・・・・・制御回路、Ｑ，Ｑ，ｏ・・・・・・差
動増中器を構成するトランジスタ、Ｑ２．・・・…制御
回路を構成するトランジスタ、Ｑ２２，Ｑ２３，Ｑ２４
……ダイオード。 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- １ 第１および第２のトランジスタで構成する差動増巾
器の第１および第２のトランジスタのエミツタを定流電
源に、コレクタをカレントミラー回路におのおのに接続
し、かつ前記第２のトランジスタのコレクタと前記カレ
ントミラー回路の接続点に電荷蓄積用コンデンサを接続
してなる充放電回路と、第３および第４のトランジスタ
で構成する差動増巾器の第１および第２の入力端子に現
われる電圧の相対的なレベルにより第１および第２のレ
ベルを有する出力信号を発生する電圧比較回路を設け、
前記充放電回路の電荷蓄積用コンデンサの一方の端子を
前記電圧比較回路の第１の入力端子に接続し、前記電圧
比較回路の出力信号の第１および第２のレベルに各々応
動する第１および第２のレベルを持つた基準電圧信号を
前記電圧比較回路の第２の入力端子に供給するとともに
、前記電圧比較回路の出力にベース回路を接続し、その
出力信号により前記充放電回路の動作を制御するスイツ
チングトランジスタ回路で構成された制御回路を設け、
前記制御回路に電源側からアース側に第１および第２の
抵抗と第１および第２のダイオードと第３の抵抗の順に
直列に接続した回路を設け、この回路の第２の抵抗と第
１のダイオードの接続点にスイツチングトランジスタ回
路のコレクタを接続し、かつ前記第２のトランジスタの
ベースを電源側からアース側に第４の抵抗と第３のダイ
オードと第５の抵抗の順に直列に接続した回路の第４の
抵抗と第３のダイオードの接続点に接続することを特徴
とする水平発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54077790A JPS6026326B2 (ja) | 1979-06-20 | 1979-06-20 | 水平発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54077790A JPS6026326B2 (ja) | 1979-06-20 | 1979-06-20 | 水平発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS561617A JPS561617A (en) | 1981-01-09 |
| JPS6026326B2 true JPS6026326B2 (ja) | 1985-06-22 |
Family
ID=13643770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54077790A Expired JPS6026326B2 (ja) | 1979-06-20 | 1979-06-20 | 水平発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6026326B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185426U (ja) * | 1984-05-18 | 1985-12-09 | 小松ゼノア株式会社 | 刈払機の伝動軸 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471326A (en) * | 1981-04-30 | 1984-09-11 | Rca Corporation | Current supplying circuit as for an oscillator |
| JPS5817720A (ja) * | 1981-07-23 | 1983-02-02 | Nippon Telegr & Teleph Corp <Ntt> | 信号検出回路 |
| JPS5870631A (ja) * | 1981-10-22 | 1983-04-27 | Nippon Telegr & Teleph Corp <Ntt> | 信号検出回路 |
| JPS59104819A (ja) * | 1982-12-07 | 1984-06-16 | Rohm Co Ltd | パルス発生回路 |
| JPS6055722A (ja) * | 1983-09-06 | 1985-04-01 | Matsushita Electric Ind Co Ltd | 水平発振回路装置 |
| JPS60241319A (ja) * | 1984-05-16 | 1985-11-30 | Nec Corp | 電圧制御発振器 |
| DE3782351T2 (de) | 1986-03-25 | 1993-05-27 | Konishiroku Photo Ind | Lichtempfindliches photographisches silberhalogenidmaterial, das fuer schnelle entwicklung verwendbar ist. |
-
1979
- 1979-06-20 JP JP54077790A patent/JPS6026326B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185426U (ja) * | 1984-05-18 | 1985-12-09 | 小松ゼノア株式会社 | 刈払機の伝動軸 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS561617A (en) | 1981-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691889A (en) | Controller having feed-forward and synchronization features | |
| US4233659A (en) | Defibrillator charging current regulator | |
| JPS6026326B2 (ja) | 水平発振回路 | |
| US4210958A (en) | DC-DC Converter output stabilizing device | |
| JPS6341838Y2 (ja) | ||
| USRE41791E1 (en) | Pulse generator provided with a duty-factor limiting function | |
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| JPS6042702B2 (ja) | 直流的に分離された出力直流電圧を発生する単一クロツク導通形変換器 | |
| US4179728A (en) | Capacitor charging circuit | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPS5928313B2 (ja) | 水平発振回路 | |
| JPS641797Y2 (ja) | ||
| JPH0242074Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JP3101696B2 (ja) | スイッチングレギュレータ | |
| JPH041524B2 (ja) | ||
| SU817676A1 (ru) | Низковольтный источник посто н-НОгО НАпР жЕНи | |
| JPH0418255Y2 (ja) | ||
| JPH01128620A (ja) | チャージポンプ回路 | |
| SU448573A1 (ru) | Релаксационный генератор | |
| JPS5838683Y2 (ja) | テレビジョン受像機の垂直ブランキングパルス作成回路 | |
| JPS5924216Y2 (ja) | 電源回路 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| SU744514A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| JPH0543534Y2 (ja) |