JPS6311905Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はトランジスタチヨツパ装置に係り、特
にパワートランジスタのスイツチング動作におい
て、最適なベース電流を供給するようにしたトラ
ンジスタチヨツパのベース電流制御装置に関す
る。

従来の直流電動機を制御するトランジスタチヨ
ツパ装置におけるベース電流駆動方法としては、
第１図に示すような方法が用いられている。第１
図で、１は界磁巻線１ａを有する直流電動機、２
はトランジスタ３を有するトランジスタチヨツ
パ、４はフライホイールダイオード、５はバツテ
リ等の直流電源、６はドライブトランジスタ、７
は電流制御抵抗、８は導通率制御回路である。

上記構成の装置によれば、導通率制御回路８か
ら発生するオン，オフ信号によりドライブ用トラ
ンジスタ６を動作させる。ドライブ用トランジス
タ６がオンの場合には、電源５より電流制限抵抗
７の抵抗値で制限されるベース電流がトランジス
タチヨツパ２に供給されてチヨツパ２はオンにな
り、電源５より直巻界磁巻線１ａ，電動機１，ト
ランジスタチヨツパ２の経路を通り電流が流れ電
動機１は回転する。導通率制御回路８よりオフ信
号が発生するとドライブトランジスタ６がオフ
し、トランジスタチヨツパ２はオフする。電動機
電流はバツテリ５からの供給が停止され、界磁巻
線１ａと電動機１，ダイオード４の閉回路で流れ
減衰する。

電動機１はトランジスタチヨツパ２のオン期間
の比を制御することにより速度制御が行われる。
このようなトランジスタチヨツパにおいては、最
大負荷状態でチヨツパ２のトランジスタ３のコレ
クタ・エミツタ間電圧を十分飽和させるに必要な
ベース電流I_Bを流している。一方、軽負荷時にも
同様な電流が流れるため電流制限抵抗７やドライ
ブトランジスタ６の損失が大きくなる問題があつ
た。

改良された従来装置として、本願出願人は第２
図に示すように、スイツチング素子９₁，９₂，…
９_oと電流制限抵抗１０₁，１０₂，…１０_oの夫々
の直列回路を並列接続してなるスイツチ回路を設
け、トランジスタチヨツパ２の電流に応じてスイ
ツチング素子９₁〜９_oの選択的オン・オフ制御す
るスイツチング制御回路１１を設けることによ
り、軽負荷から重負荷に渡つて適切なるベース電
流I_Bを供給する装置を既に提案している（特願昭
55−122881号）。

このドライブ方法において、スイツチング制御
回路１１はチヨツパ２の電流変化をアナログコン
パレータ１１Ａによる比較で検出してデコード出
力を得るが、チヨツパ２の電流変化に早い応答性
を得ようとすると、導通率制御回路８によるトラ
ンジスタチヨツパ２のオンオフ制御過渡状態でス
イツチ素子動作遅れに伴うスパイク状ベース電流
変化を生じ、トランジスタ３，９₁〜９_oのスイツ
チングロス増大の問題があつた。

本考案の目的は上記問題点を解消したベース電
流制御装置を提供するにある。

第３図は本考案の一実施例を示し、２レベルの
ベース電流制御の場合である。トランジスタ３Ａ
と３Ｂのダーリントン回路を持つトランジスタチ
ヨツパ２へのベース電流供給はスイツチ素子とし
てのトランジスタ１２₁，１２₂のオン・オフ制御
でなされ、そのベース電流は電流制限抵抗１３₁，
１３₂で設定される。トランジスタ１２₁は導通率
制御回路８によつてオン・オフ制御されるトラン
ジスタ１４によつてオン・オフ制御され、同様に
トランジスタ１２₂はダイオード１５を通してト
ランジスタ１４によりオン・オフ制御される。ト
ランジスタ１２₂はトランジスタ１６のオンによ
つて強制オフ制御され、このトランジスタ１６の
オンはコンパレータ１７のハイレベル出力によつ
てなされる。コンパレータ１７は演算抵抗R₁，
R₂によつてヒステリシス特性が持たされ、その
比較基準は抵抗R₃，R₄による分圧回路から与え
られ、比較入力はトランジスタチヨツパ２の制御
出力電圧にされる。

コンパレータ１７の比較点入力端子にはコンパ
レータ１８の正極性出力が与えられ、トランジス
タチヨツパ２のオフからオンへの過渡期遅れにお
けるコンパレータ１７の出力反転を防止する。即
ち、コンパレータ１８は比較基準に抵抗R₅，R₆
による分圧回路を持ち、比較入力に抵抗R₇とコ
ンデンサC₁の時定数回路と該コンデンサC₁をト
ランジスタチヨツパ２のオフ制御期間中に放電さ
せておくための抵抗R₈とダイオードD₁の放電回
路を具える。そして、コンパレータ１８はトラン
ジスタチヨツパ２のオフ制御期間中にはトランジ
スタ１４がオンにあつて抵抗R₈とダイオードD₁
を通した放電でコンデンサC₁の電位が比較基準
よりも低く、出力がハイレベルにあつてコンパレ
ータ１７を強制ハイレベル出力にし、トランジス
タチヨツパ２のオフからオンへの切換えに際しコ
ンデンサC₁が抵抗R₇を通して充電される時間だ
け遅れて該コンパレータ１８の出力反転でコンパ
レータ１７の正規の比較動作に入る。

こうした構成のベース電流制御装置によれば、
トランジスタチヨツパ２のベース電流は軽負荷時
には該チヨツパ２のオン電圧が低くコンパレータ
１７の出力がハイレベルにあつてトランジス１６
をオン状態に保持し、トランジスタ１４のオフに
対してトランジスタ１２₁のみがオン制御されて
抵抗１３₁を通した低レベルのベース電流となる。
一方、重負荷時には、トランジスタチヨツパ２の
オン電圧が高く、コンパレータ１７の出力反転に
よつてトランジスタ１６がオフし、トランジスタ
１４のオフに対してトランジスタ１２₁，１２₂の
両方がオン制御されて抵抗１３₁，１３₂の両方を
通した高レベルのベース電流供給がなされる。

ここで、トランジスタ１２₂がオンする前後の
トランジスタチヨツパ２の出力電圧（コレクタ電
圧）V_cとコンパレータ１７の基準電圧との関係
は、第４図ａに示すように、トランジスタ１２₂
がオンする前にはコンパレータ１７の基準電圧が
V_Hの高いレベルにあり、コンパレータ１７の出
力反転でトランジスタ１２₂がオンしたときt_poに
は電圧V_cの低下したレベルよりもコンパレータ
１７の基準電圧が低いレベルV_Lに変化するよう
抵抗R₁とR₂によるヒステリシス幅が設計され、
コンパレータ１７の再反転を防止してトランジス
タチヨツパ２の確実なベース電流切換がなされ
る。この電流切換えは負荷の軽減によるトランジ
スタチヨツパ２の電圧V_cの低下に際してのトラ
ンジスタ１２₂のオフ時にも同様になる。

次に、導通率制御回路８により制御されるトラ
ンジスタ１４のオンからオフへの切換えにおい
て、第４図ｂに示すように、トランジスタ１４が
オフになつてトランジスタチヨツパ２がオンにな
るまでの極く短いトランジスタ動作遅れ時間に
は、トランジスタチヨツパ２の高い電圧でコンパ
レータ１７のローレベル出力でトランジスタ１２
_２がオンしないようコンパレータ１８によりコン
パレータ１７の基準電圧を高めておく。この動作
遅れ時間T_Dはトランジスタ１４のオンからオフ
に切換わるときから抵抗R₇を通したコンデンサ
C₁の充電時間で設定し、その充電時間だけコン
パレータ１８のハイレベル出力期間を延長してお
き、コンパレータ１７の反転動作を抑止する。

以上のとおり、本考案によれば、トランジスタ
チヨツパのベース電流切換制御に、ヒステリシス
特性を有するコンパレータによりベース電流切換
を確実にし、時定数回路を持つコンパレータによ
り導通率制御におけるトランジスタ動作遅れによ
る誤動作を防止する効果がある。

なお、実施例では２レベル切換制御回路を示す
が、これはコンパレータ１７からトランジスタチ
ヨツパ２への増幅回路を複数段にすることで３レ
ベル以上の切換制御回路にできることは勿論であ
る。

【図面の簡単な説明】

第１図及び第２図は従来のベース電流制御装置
を示す回路図、第３図は本考案の一実施例を示す
回路図、第４図は第３図の動作を説明するための
波形図である。 １……直流電動機、２……トランジスタチヨツ
パ、８……導通率制御回路、１７，１８……コン
パレータ。

Claims (1)

【実用新案登録請求の範囲】
1. 電源から負荷に供給する電力をトランジスタチ
   ヨツパを介して制御する装置において、前記チヨ
   ツパのトランジスタベース電流を制御するドライ
   ブトランジスタにスイツチング素子を並列接続
   し、前記トランジスタチヨツパのオン時出力電圧
   に応じて前記スイツチング素子を導通させるヒス
   テリシス特性を有する第１のコンパレータを設
   け、前記トランジスタチヨツパのオフからオン制
   御の切換え過渡期間において前記第１のコンパレ
   ータの反転動作を抑止する第２のコンパレータを
   設けたことを特徴とするトランジスタチヨツパの
   ベース電流制御装置。