JPH0145153Y2 - - Google Patents
Info
- Publication number
- JPH0145153Y2 JPH0145153Y2 JP1983188311U JP18831183U JPH0145153Y2 JP H0145153 Y2 JPH0145153 Y2 JP H0145153Y2 JP 1983188311 U JP1983188311 U JP 1983188311U JP 18831183 U JP18831183 U JP 18831183U JP H0145153 Y2 JPH0145153 Y2 JP H0145153Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- power supply
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、音響機器に使用される電力増幅器に
係り、より詳しくは、高低両電圧を与える２組の
電源回路と、各電源回路に対応した２組の電力増
幅回路を持ち、出力レベルに応じて電源回路と電
力増幅回路を切替えるように構成された増幅器、
あるいは高低両電圧を与える２組の電源を持ち、
出力レベルに応じてその電源回路を切替えるよう
に構成された増幅器において出力トランジスタを
保護する回路に関する。
係り、より詳しくは、高低両電圧を与える２組の
電源回路と、各電源回路に対応した２組の電力増
幅回路を持ち、出力レベルに応じて電源回路と電
力増幅回路を切替えるように構成された増幅器、
あるいは高低両電圧を与える２組の電源を持ち、
出力レベルに応じてその電源回路を切替えるよう
に構成された増幅器において出力トランジスタを
保護する回路に関する。
第１図は従来の増幅器を示す回路図であり、１
は電圧増幅段増幅回路、２，３は該電圧増幅段増
幅回路１の出力を増幅するぞれぞれ高電圧側電力
増幅回路および低電圧側電力増幅回路、４はこれ
らの電力増幅回路２，３およびこれらの各電力増
幅回路２，３を動作させる高低２組の電源回路を
選択するスイツチ回路、５はこれらの電力増幅回
路２，３を構成する出力トランジスタのエミツタ
に共通に接続されたエミツタ抵抗、６は出力リレ
ー、７は負荷、８は前記エミツタ抵抗５の両端に
発生する電圧V5が過大になつた場合に前記出力
リレー６をオフとする電流制限保護回路、９は電
力増幅回路２，３の出力電圧VI（＝V5＋V0）と基
準電圧VRとを比較してVI＞VRならば前記スイツ
チ回路４を高電圧側電力増幅回路２側に接続し、
VI＜VRならば前記スイツチ回路４を低電圧側電
力増幅回路３側に接続する比較回路である。
は電圧増幅段増幅回路、２，３は該電圧増幅段増
幅回路１の出力を増幅するぞれぞれ高電圧側電力
増幅回路および低電圧側電力増幅回路、４はこれ
らの電力増幅回路２，３およびこれらの各電力増
幅回路２，３を動作させる高低２組の電源回路を
選択するスイツチ回路、５はこれらの電力増幅回
路２，３を構成する出力トランジスタのエミツタ
に共通に接続されたエミツタ抵抗、６は出力リレ
ー、７は負荷、８は前記エミツタ抵抗５の両端に
発生する電圧V5が過大になつた場合に前記出力
リレー６をオフとする電流制限保護回路、９は電
力増幅回路２，３の出力電圧VI（＝V5＋V0）と基
準電圧VRとを比較してVI＞VRならば前記スイツ
チ回路４を高電圧側電力増幅回路２側に接続し、
VI＜VRならば前記スイツチ回路４を低電圧側電
力増幅回路３側に接続する比較回路である。
この従来回路において、今何らかの原因で負荷
端１０，１１がシヨートした場合、出力端１２，
１３の電圧もほぼゼロになるとして計設されてお
り、エミツタ抵抗５の電圧V5は発生するが、電
流制限保護回路８があるため、出力電流はある値
以上は増加せず、VI＜VRという条件が成立して
比較回路９はASO（安全動作領域）の広い低電圧
側電力増幅回路３側を動作させるようになつてい
る。
端１０，１１がシヨートした場合、出力端１２，
１３の電圧もほぼゼロになるとして計設されてお
り、エミツタ抵抗５の電圧V5は発生するが、電
流制限保護回路８があるため、出力電流はある値
以上は増加せず、VI＜VRという条件が成立して
比較回路９はASO（安全動作領域）の広い低電圧
側電力増幅回路３側を動作させるようになつてい
る。
ところが、負荷７までのケーブルが特に長かつ
たり、接触抵抗が無視できないような接続がなさ
れている場合、負荷端１０，１１がシヨートして
も出力端１２，１３の電圧V0は必ずしもゼロに
はならない。この場合、比較入力電圧VIが基準
電圧VRよりも低くならない場合があり、比較回
路９は、電流制限保護回路８が働いている場合で
あつても高電圧側電力増幅回路２を選択する場合
がある。出力端１２，１３と負荷端１０，１１と
の間の抵抗１４，１５が極く小さくても、負荷７
が完全なシヨート状態ではなく、電流制限保護回
路８が動作するようなインピーダンスに低下して
しまつた場合にも同様に、高電圧側電力増幅回路
２を選択する場合がある。このように電流制限保
護回路８が動作すると、出力リレー６をオフさせ
るが、電流制限保護回路８が動作して出力リレー
６をオフさせるまでの間に50〜80msの時間遅れ
があり、電力増幅回路２，３の出力トランジスタ
のジヤンクシヨン温度が高くなつてこのような現
象が起きると、この時間遅れによつてASOの狭
い高電圧側電力増幅回路２の出力トランジスタが
破壊されることがある。
たり、接触抵抗が無視できないような接続がなさ
れている場合、負荷端１０，１１がシヨートして
も出力端１２，１３の電圧V0は必ずしもゼロに
はならない。この場合、比較入力電圧VIが基準
電圧VRよりも低くならない場合があり、比較回
路９は、電流制限保護回路８が働いている場合で
あつても高電圧側電力増幅回路２を選択する場合
がある。出力端１２，１３と負荷端１０，１１と
の間の抵抗１４，１５が極く小さくても、負荷７
が完全なシヨート状態ではなく、電流制限保護回
路８が動作するようなインピーダンスに低下して
しまつた場合にも同様に、高電圧側電力増幅回路
２を選択する場合がある。このように電流制限保
護回路８が動作すると、出力リレー６をオフさせ
るが、電流制限保護回路８が動作して出力リレー
６をオフさせるまでの間に50〜80msの時間遅れ
があり、電力増幅回路２，３の出力トランジスタ
のジヤンクシヨン温度が高くなつてこのような現
象が起きると、この時間遅れによつてASOの狭
い高電圧側電力増幅回路２の出力トランジスタが
破壊されることがある。
本考案は上記のような従来技術の欠点を簡単な
手段によつて解決することを目的としてなされた
ものであり、以下その詳細を図面に示す実施例に
より説明する。
手段によつて解決することを目的としてなされた
ものであり、以下その詳細を図面に示す実施例に
より説明する。
第２図は第１図に対して描いた本考案の一実施
例であり、前記電流制限保護回路８の出力を制御
信号として比較回路９に加える回路１６を設け、
該保護回路８が動作した場合には、比較回路９
は、その入力の如何に拘らず、前記スイツチ回路
４に対し、低電圧側電力増幅回路３を選択させる
動作を行なわせるようにしたものである。
例であり、前記電流制限保護回路８の出力を制御
信号として比較回路９に加える回路１６を設け、
該保護回路８が動作した場合には、比較回路９
は、その入力の如何に拘らず、前記スイツチ回路
４に対し、低電圧側電力増幅回路３を選択させる
動作を行なわせるようにしたものである。
第３図は第２図の具体的回路図であり、図中、
１〜９は第１図で説明した回路等であり、Q1〜
Q9はトランジスタ、１′〜９′はそれぞれ２〜９
に対応したマイナス側の回路等、Q′1〜Q′9はそれ
ぞれQ1〜Q9に対応したマイナス側のトランジス
タ、１′〜９′はそれぞれ２〜９に対応したマイナ
ス側の回路等である。また、＋HB，−HBは高電
圧電源、＋LB，−LBは低電圧電源、１６，１６′
は本考案により付加された前記回路、１７は電流
制限保護回路８の出力によつて出力リレー６をオ
フとするリレー駆動回路である。
１〜９は第１図で説明した回路等であり、Q1〜
Q9はトランジスタ、１′〜９′はそれぞれ２〜９
に対応したマイナス側の回路等、Q′1〜Q′9はそれ
ぞれQ1〜Q9に対応したマイナス側のトランジス
タ、１′〜９′はそれぞれ２〜９に対応したマイナ
ス側の回路等である。また、＋HB，−HBは高電
圧電源、＋LB，−LBは低電圧電源、１６，１６′
は本考案により付加された前記回路、１７は電流
制限保護回路８の出力によつて出力リレー６をオ
フとするリレー駆動回路である。
第３図の回路の動作は、プラス、マイナスとも
同様であるから、プラスの半サイクルの動作につ
いて説明する。第３図の回路の定格出力を仮に
100W／８Ωのアンプと考える。一般に負荷イン
ピーダンスが低下しても、実際の楽音では瞬間的
には200W／２Ω位までは正常に出力がでるので、
保護回路８のリミツターレベルはこの点よりやや
下にあるものとする。今、低電圧電源＋LBで動
作していて、負荷インピーダンスが何らかの原因
で突然低下して電流制限保護回路８が動作した場
合について考えてみる。この時の出力電流I0は、
200W／２Ωとして、 I0＝（200/2）〓2＝10アンペア（RMS） である。従つてそのピーク電流値（ゼロレベルに
対するピーク値）は、 2〓2×10≒14.1アンペア となる。電流制限保護回路８のリミツターレベル
はこの値よりやや大きいので、約15アンペアと推
測できる。
同様であるから、プラスの半サイクルの動作につ
いて説明する。第３図の回路の定格出力を仮に
100W／８Ωのアンプと考える。一般に負荷イン
ピーダンスが低下しても、実際の楽音では瞬間的
には200W／２Ω位までは正常に出力がでるので、
保護回路８のリミツターレベルはこの点よりやや
下にあるものとする。今、低電圧電源＋LBで動
作していて、負荷インピーダンスが何らかの原因
で突然低下して電流制限保護回路８が動作した場
合について考えてみる。この時の出力電流I0は、
200W／２Ωとして、 I0＝（200/2）〓2＝10アンペア（RMS） である。従つてそのピーク電流値（ゼロレベルに
対するピーク値）は、 2〓2×10≒14.1アンペア となる。電流制限保護回路８のリミツターレベル
はこの値よりやや大きいので、約15アンペアと推
測できる。
ここで、低下した負荷インピーダンスとエミツ
タ抵抗５との合計値が1.5Ωとなつたとすると、
比較回路９の比較入力電圧V1は、 VI＝1.5×15＝22.5ボルト となる。
タ抵抗５との合計値が1.5Ωとなつたとすると、
比較回路９の比較入力電圧V1は、 VI＝1.5×15＝22.5ボルト となる。
一方、基準電圧VRは、低電圧電源＋LBに接続
された抵抗Ra，Rbの接続点から得ており、これ
らの抵抗値の比Ra，Rbは、最大出力時のトラン
ジスタQ6のコレクタ・エミツタ間の飽和電圧や
電源のリツプル分を考慮して１：3.5程度に設定
され、また、定格出力100W／８Ωのアンプでは、
低電圧側の電力増幅回路は、定格出力の1/3程度
までの出力を受け持つように設計されるのが一般
的であることから、低電圧電源＋LBは、無信号
時には35V程度に設定される。従つて、無信号時
の基準電圧VRは、 VR＝35×3.5／（１＋3.5）＝27.2ボルト となる。ところが、I0＝15アンペアという大電流
が流れるため、電源のレギユレーシヨンは低下す
る。今、電源電圧が20％低下したとすると、基準
電圧VRは、 VR＝27.2×0.8＝21.8ボルト となる。従つてVR＜VIが成立し、比較回路９の
トランジスタQ4，Q3がオンとなる。するとスイ
ツチ回路４のトランジスタQ1がオンとなつてト
ランジスタQ2がオフとなり高電圧側電源＋HBに
よつてトランジスタQ5が動作しようとする。
された抵抗Ra，Rbの接続点から得ており、これ
らの抵抗値の比Ra，Rbは、最大出力時のトラン
ジスタQ6のコレクタ・エミツタ間の飽和電圧や
電源のリツプル分を考慮して１：3.5程度に設定
され、また、定格出力100W／８Ωのアンプでは、
低電圧側の電力増幅回路は、定格出力の1/3程度
までの出力を受け持つように設計されるのが一般
的であることから、低電圧電源＋LBは、無信号
時には35V程度に設定される。従つて、無信号時
の基準電圧VRは、 VR＝35×3.5／（１＋3.5）＝27.2ボルト となる。ところが、I0＝15アンペアという大電流
が流れるため、電源のレギユレーシヨンは低下す
る。今、電源電圧が20％低下したとすると、基準
電圧VRは、 VR＝27.2×0.8＝21.8ボルト となる。従つてVR＜VIが成立し、比較回路９の
トランジスタQ4，Q3がオンとなる。するとスイ
ツチ回路４のトランジスタQ1がオンとなつてト
ランジスタQ2がオフとなり高電圧側電源＋HBに
よつてトランジスタQ5が動作しようとする。
ところが、電流制限保護回路８のトランジスタ
Q7がオンとなつているので、トランジスタQ8，
Q9もオンとなり、抵抗Ra，Rbの接続点に対し、
抵抗RcとダイオードＤとを通して高電圧側電源
＋HBから電流が流れ込み、抵抗Rcの値を適当に
選択しておけば、この電流によつて基準電圧VR
は瞬時に上昇し、VR＞VIとなり、トランジスタ
Q1はオフのままでトランジスタQ2のみオンの状
態を保持し、低電圧側の動作が継続する。
Q7がオンとなつているので、トランジスタQ8，
Q9もオンとなり、抵抗Ra，Rbの接続点に対し、
抵抗RcとダイオードＤとを通して高電圧側電源
＋HBから電流が流れ込み、抵抗Rcの値を適当に
選択しておけば、この電流によつて基準電圧VR
は瞬時に上昇し、VR＞VIとなり、トランジスタ
Q1はオフのままでトランジスタQ2のみオンの状
態を保持し、低電圧側の動作が継続する。
もし、負荷のインピーダンスが低下する前の出
力端子１２，１３間の電圧V0が大きく、VR＜VI
となつていて高電圧側の動作であつた場合は、負
荷のインピーダンスが低下して電流制限保護回路
８が動作した瞬時にVR＞VIとなり、直ちに低電
圧側の動作に切替わる。出力リレー６はこの50〜
80ms後にオフとなつて負荷とアンプとを切り離
す。上記の実施例は、電力増幅回路の切替えと電
源回路の切替えを行なう回路について例示した
が、本考案は、第４図に示すように、電力増幅回
路２０に対して高低２組の電源（＋HB，＋LB）
を備えて比較回路９の出力によつてスイツチ回路
２１を制御して電源の切替えを行なう場合にも適
用できる。
力端子１２，１３間の電圧V0が大きく、VR＜VI
となつていて高電圧側の動作であつた場合は、負
荷のインピーダンスが低下して電流制限保護回路
８が動作した瞬時にVR＞VIとなり、直ちに低電
圧側の動作に切替わる。出力リレー６はこの50〜
80ms後にオフとなつて負荷とアンプとを切り離
す。上記の実施例は、電力増幅回路の切替えと電
源回路の切替えを行なう回路について例示した
が、本考案は、第４図に示すように、電力増幅回
路２０に対して高低２組の電源（＋HB，＋LB）
を備えて比較回路９の出力によつてスイツチ回路
２１を制御して電源の切替えを行なう場合にも適
用できる。
以上述べたように、本考案は、負荷に流れる電
流値が何らかの理由で設定電流値以上になつて、
電流制限保護回路が動作した場合には低電圧側の
動作がなされるようにしたものであつて、安全動
作領域がより素子の実力に近付きトランジスタに
印加される電圧に逆比例することから、本考案に
よれば、安全動作領域が広く、破壊に強いアンプ
が実現できる。また、本考案によれば、アンプ入
力あるいは出力の誤接続によつて発振等が起こつ
た場合でも、電流制限保護回路が動作すれば低電
圧側の動作となるので、安全性が向上する。
流値が何らかの理由で設定電流値以上になつて、
電流制限保護回路が動作した場合には低電圧側の
動作がなされるようにしたものであつて、安全動
作領域がより素子の実力に近付きトランジスタに
印加される電圧に逆比例することから、本考案に
よれば、安全動作領域が広く、破壊に強いアンプ
が実現できる。また、本考案によれば、アンプ入
力あるいは出力の誤接続によつて発振等が起こつ
た場合でも、電流制限保護回路が動作すれば低電
圧側の動作となるので、安全性が向上する。
第１図は従来の増幅器を示す回路図、第２図は
本考案による増幅器の一実施例を示す回路図、第
３図は第２図の増幅器の具体例を示す回路図、第
４図は本考案による増幅器の他の実施例を示す回
路図である。 １……電圧段増幅回路、２……高電圧側電力増
幅回路、３……低電圧側電力増幅回路、４，２１
……スイツチ回路、７……負荷、８……電流制限
保護回路、９……比較回路、＋HB，−HB……高
電圧側電源、＋LB，−LB……低電圧側電源。
本考案による増幅器の一実施例を示す回路図、第
３図は第２図の増幅器の具体例を示す回路図、第
４図は本考案による増幅器の他の実施例を示す回
路図である。 １……電圧段増幅回路、２……高電圧側電力増
幅回路、３……低電圧側電力増幅回路、４，２１
……スイツチ回路、７……負荷、８……電流制限
保護回路、９……比較回路、＋HB，−HB……高
電圧側電源、＋LB，−LB……低電圧側電源。
Claims (1)
- 高低両電圧を与える２組の電源回路と、各電源
回路にそれぞれ対応した２組の電力増幅回路を持
ち、出力レベルに応じて電源回路と電力増幅回路
を切替えるように構成された増幅器、あるいは高
低両電圧を与える２組の電源を持ち、出力レベル
に応じてその電源回路を切替えるように構成され
た増幅器であつて、かつ、前記の切替えを行なう
スイツチ回路と、切替えを判断する比較回路と、
出力電流を検出し、あらかじめ設定された値以上
にならないように制限する電流制限保護回路とを
有するものにおいて、前記電流制限保護回路が動
作した際に、前記比較回路が該動作を検知し、前
記スイツチ回路を低電圧側に切替える構成を有す
ることを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18831183U JPS6095719U (ja) | 1983-12-06 | 1983-12-06 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18831183U JPS6095719U (ja) | 1983-12-06 | 1983-12-06 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6095719U JPS6095719U (ja) | 1985-06-29 |
| JPH0145153Y2 true JPH0145153Y2 (ja) | 1989-12-27 |
Family
ID=30406275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18831183U Granted JPS6095719U (ja) | 1983-12-06 | 1983-12-06 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095719U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077117U (ja) * | 1983-10-31 | 1985-05-29 | 株式会社ケンウッド | 保護回路 |
-
1983
- 1983-12-06 JP JP18831183U patent/JPS6095719U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6095719U (ja) | 1985-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02179266A (ja) | ソリッドステート電力制御器 | |
| US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
| JPH0145153Y2 (ja) | ||
| US6069950A (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH0260093B2 (ja) | ||
| JPS6336746Y2 (ja) | ||
| JPH0115239Y2 (ja) | ||
| JPH0412643B2 (ja) | ||
| JP2905671B2 (ja) | 安定化電源回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP2558621B2 (ja) | 電源回路 | |
| KR100264892B1 (ko) | 전류제한회로 | |
| JPH05219649A (ja) | 電源スイッチ回路 | |
| JPS6119536Y2 (ja) | ||
| JP2815092B2 (ja) | 電源装置 | |
| JPS6311905Y2 (ja) | ||
| SU748630A1 (ru) | Устройство дл защиты электроустановки от перегрузки | |
| JPS5914818Y2 (ja) | 直流電圧安定化回路 | |
| JPH0214289Y2 (ja) | ||
| JPS6340314Y2 (ja) | ||
| JP3119585B2 (ja) | 逆電流バイパス回路 | |
| JPH0445436Y2 (ja) | ||
| JPS6126966Y2 (ja) | ||
| SU1190276A1 (ru) | Преобразователь посто нного тока |