JPH0214289Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はテレビジヨン受像機等に使用されるホ
ールドダウン回路に関する。

一般にテレビジヨン受像機に於いては、電源電
圧が上昇した場合に水平出力回路から得る高圧出
力電圧が増大して受像管からＸ線が発生する虞れ
がある。このため、上記電源電圧の上昇時に水平
発振回路への電源を遮断して動作を止めるように
しており、この目的で使用される回路を特に水平
ホールドダウン回路と称している。

第１図は上記水平ホールドダウン回路の従来例
を示しており、１は直流電源電圧（＋B1）の入
力端子、２はその電源電圧のドロツパ用抵抗、３
は放電電流制限用抵抗、４はリツプル除去用の平
滑コンデンサ、５は水平発振兼ドライブ回路、６
は水平出力回路、７はフライバツクトランスであ
る。また、８，９は上記電源電圧の分圧抵抗、１
０はその分圧点Ａの電圧が所定値を越えた時に導
通するツエナーダイオード、１１，１２はこのダ
イオードの導通時にオンする第１第２スイツチン
グトランジスタ、１３，１４はこのトランジスタ
の誤動作防止用の抵抗とコンデンサである。

さて、この第１図の回路では、電源電圧（＋
B1）が所定値を越え上昇した場合に、ツエナー
ダイオード１０が導通して第２スイツチングトラ
ンジスタ１２がオンになる。そして、第１第２ス
イツチングトランジスタ１１，１２は図示のよう
に所謂サイリスタ接続されているので、この第１
第２トランジスタの一方１２がオンすると、他方
１１も直ちにオンになり、この状態は前記ツエナ
ーダイオード１０がオフ状態に復帰した後も接続
する。それ故、以後、Ｂ点は第１トランジスタ１
１と抵抗１３及び抵抗１５と第２トランジスタ１
２を介して地絡されるので、水平発振兼ドライブ
回路５への電源が実質的に遮断され、水平出力回
路６の動作が停止する訳である。

ところで、斯るホールドダウン動作に於いて
は、第１第２スイツチングトランジスタ１１，１
２がオンになつた直後の過渡期に、次のような問
題が発生する。即ち、第１第２トランジスタ１
１，１２がオンすると、この両トランジスタには
電源（＋B1）からの電流と共に平滑コンデンサ
４の放電電流が流れる。それ故、この両電流の和
が上記トランジスタ１１，１２の定格値を越えな
いようにするため、放電々流制限用の抵抗３の値
を大きく設定する必要がある。しかし、このよう
にすると、上記コンデンサ４の放電が遅くなり、
水平発振兼ドライブ回路５の動作が完全に停止す
るまでに比較的長い時間がかかることになる。そ
して、斯る過渡状態では、上記回路５が正常動作
状態で動作しない（例えば、発振周波数がずれ
る）ので、水平出力回路６の負坦が増大し、時に
は水平出力トランジスタが安全動作領域から脱れ
て破壊することになる。

斯る欠点を解消するには、平滑コンデンサ４の
容量値を小さくするか、或いはスイツチングトラ
ンジスタ１１，１２に定格電流値の大きいものを
使用すればよいのであるが、前者の方法では平滑
コンデンサ４によるリツプル除除作用が小さくな
り、また、後者の方法では定格電流値の大きいト
ランジスタを２個使用するため大幅なコストアツ
プになり、何れも得策とは言えない。

そこで、本考案は斯る点を考慮してなされたも
のであり、以下、第２図に示す本考案の一実施例
について説明する。

第２図の実施例に於いて、第１図と同一図番を
付した部分は同一構成であるので、それ以外の特
徴部分についてのみ説明する。即ち、この実施例
では、第１第２スイツチングトランジスタ１１，
１２に比べて定格電流値の大きい第３のスイツチ
ングトランジスタ１６と、第１図の抵抗３よりも
充分抵抗値の小さい抵抗１７を図示のように接続
すると共に、その第３スイツチングトランジスタ
１６のベースを抵抗１８を介して第１スイツチン
グトランジスタ１１のエミツタに接続し、且つ、
そのエミツタを抵抗１９を介して入力端子１に接
続した点である。また、第３スイツチングトラン
ジスタ１６のベース・エミツタ間にはダイオード
２０が接続されている。

斯る第２図の回路では、先の従来回路と同じ動
作で第１第２スイツチングトランジスタ１１，１
２がオンすると、Ｃ点の電位が下がるので、第３
スイツチングトランジスタ１６もオンになる。こ
のため、平滑コンデンサ４からの放電々流は上記
第３スイツチングトランジスタ１６及び抵抗１７
を通つて流れる。その際、この電流は前述の理由
によつて大きな値であるから、上記コンデンサ４
の放電が急速に行なわれ、水平発振兼ドライブ回
路５が直ちに停止することになる。

なお、第３スイツチングトランジスタ１６がオ
ンした時は、このトランジスタのベース・エミツ
タ間電流が第１第２スイツチングトランジスタ１
１，１２を通つて流れるため、この両トランジス
タ１１，１２を流れる電流を定格範囲内に設定す
べく、抵抗１８が上記ベース・エミツタ間電流を
制限するようになつている。

また、第１トランジスタ１１のエミツタを抵抗
１９を介して入力端子１に接続したのは、平滑コ
ンデンサ４の放電状態ではＢ点の電圧が変化する
ため、この電圧変化によつて第１第２スイツチン
グトランジスタ１１，１２の動作が不安定になら
ないようにするためである。

更に、上述のように入力端子１とＣ点との間に
低抗１９を接続したため、第１第２スイツチング
トランジスタ１１，１２がオフの時に端子１とＢ
点間の電位差が第３スイツチングトランジスタ１
６のベース・エミツタ間に過大逆バイアスとして
印加されるので、これを防止する目的で設けたも
のがダイオード２０である。

以上の如く本考案のホールドダウン回路は、電
源電圧の上昇を検出して動作するスイツチング回
路によつて負荷回路への電源供給を遮断する回路
に於いて、上記スイツチング回路の出力側に接続
された平滑コンデンサの放電用のスイツチング素
子を別に設け、このスイツチング素子を上記スイ
ツチング回路に応答して動作させるようにしてい
るので、上記コンデンサの放電が急速に行なわ
れ、従つて、電源電圧の上昇検出時点から極めて
短時間のうちにホールドダウン動作が達成される
ことになる。しかも、そのための回路構成は非常
に簡単であり、大幅なコストアツプを招くことも
ない。

【図面の簡単な説明】

第１図は従来のホールドダウン回路の一例を示
す回路図であり、第２図が本考案によるホールド
ダウン回路の一実施例を示す回路図である。 １：電源入力端子、４：平滑コンデンサ、１
１，１２：ホールドダウン用スイツチングトラン
ジスタ、１６：放電用スイツチングトランジス
タ。

Claims (1)

1. 【実用新案登録請求の範囲】 所定の電源電圧が供給され、その入力端に平滑
   用コンデンサが接続された負荷回路と、前記電源
   電圧の上昇を検出する電圧検出回路と、この電圧
   検出回路出力により動作するスイツチング回路と
   を備え、前記電源電圧の上昇時、このスイツチン
   グ回路により前記負荷回路への電源供給を遮断す
   るようにしたホールドダウン回路において、 前記入力端に前記スイツチング回路の動作時に
   導通するスイツチング素子を設け、このスイツチ
   ング素子により前記コンデンサの電荷を強制的に
   放電せしめることを特徴とするホールドダウン回
   路。