JPH05146143A - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPH05146143A JPH05146143A JP30461791A JP30461791A JPH05146143A JP H05146143 A JPH05146143 A JP H05146143A JP 30461791 A JP30461791 A JP 30461791A JP 30461791 A JP30461791 A JP 30461791A JP H05146143 A JPH05146143 A JP H05146143A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- input
- value
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 入力電圧に依存せずに突入電流のピーク値を
一定電流に抑制することによって回路に使用する素子の
定格電流以下に抑え、素子の破損を防止すること。ま
た、前記電流値も基準電圧によって任意に決定するこ
と。さらに、低損失の突入電流防止回路を供給すること
である。 【構成】 直流入力電源と電源平滑用コンデンサと負荷
によって構成される回路と、前記直流入力電源と平滑用
コンデンサとの間に直列に接続された電流検出抵抗及び
電流制限素子とによって構成される事を特徴とした突入
電流防止回路である。また、前記電流制限素子は、前記
電流検出抵抗の検出した電圧降下と基準電圧との比較に
より得られる信号によって、前記電流検出抵抗に流れる
電流を一定電流以下に抑制する動作をさせる。前記電流
制限素子にトランジスタ素子、特にＭＯＳ−ＦＥＴを用
いると低損失の突入電流防止回路が構成できる。
一定電流に抑制することによって回路に使用する素子の
定格電流以下に抑え、素子の破損を防止すること。ま
た、前記電流値も基準電圧によって任意に決定するこ
と。さらに、低損失の突入電流防止回路を供給すること
である。 【構成】 直流入力電源と電源平滑用コンデンサと負荷
によって構成される回路と、前記直流入力電源と平滑用
コンデンサとの間に直列に接続された電流検出抵抗及び
電流制限素子とによって構成される事を特徴とした突入
電流防止回路である。また、前記電流制限素子は、前記
電流検出抵抗の検出した電圧降下と基準電圧との比較に
より得られる信号によって、前記電流検出抵抗に流れる
電流を一定電流以下に抑制する動作をさせる。前記電流
制限素子にトランジスタ素子、特にＭＯＳ−ＦＥＴを用
いると低損失の突入電流防止回路が構成できる。
Description
【０００１】
【産業上の利用分野】本発明はＤＣ−ＤＣコンバーター
に用いられる突入防止回路に関するものである。
に用いられる突入防止回路に関するものである。
【０００２】
【従来の技術】ＤＣ−ＤＣコンバーターでは入力回路に
容量の大きなコンデンサを平滑用として用いられる。そ
の場合、電源の投入時にそのコンデンサへの大きな充電
電流が突入電流として流れる事が問題となるのはよく知
られている。一般にその突入電流を防止する方法として
は図２に示す様に突入防止抵抗ＲとサイリスタＳＣＲと
の並列回路によって構成される突入電流防止回路が用い
られる。この方法では、最初に突入電流防止抵抗によっ
て電流を制限し、その後時間遅れでＳＣＲをオンさせ抵
抗による損失の低減を計っている。また、図２において
サイリスタの代わりに、トランジスタやＭＯＳ−ＦＥＴ
を用いたものがある。
容量の大きなコンデンサを平滑用として用いられる。そ
の場合、電源の投入時にそのコンデンサへの大きな充電
電流が突入電流として流れる事が問題となるのはよく知
られている。一般にその突入電流を防止する方法として
は図２に示す様に突入防止抵抗ＲとサイリスタＳＣＲと
の並列回路によって構成される突入電流防止回路が用い
られる。この方法では、最初に突入電流防止抵抗によっ
て電流を制限し、その後時間遅れでＳＣＲをオンさせ抵
抗による損失の低減を計っている。また、図２において
サイリスタの代わりに、トランジスタやＭＯＳ−ＦＥＴ
を用いたものがある。
【０００３】
【発明が解決しようとする課題】図２に示す従来例では
図４に示す電流波形の様に、突入防止抵抗によって抑制
された充電電流による１次ピークと時間遅れでオンした
サイリスタのオンによって流れる電流の２次ピークが発
生する。これらの電流のピーク値はＥ／Ｒで決まりそれ
ぞれ入力電圧Ｅに依存して変化するため、所定の値以下
に抑えようとする場合には入力電圧Ｅの変動幅の最大値
Ｅｍａｘで決まるＥｍａｘ／Ｒと大きなマージンをとら
なければならない。また、充分な時間遅れによってＳＣ
Ｒをオンさせなければ大きな２次ピークが発生し、突入
電流防止の効果を得られなくなる。サイリスタを用いた
従来例の場合、サイリスタのオン電圧が比較的高いた
め、入力電流の大きなＤＣ−ＤＣコンバータに用いる場
合には動作中の損失が増加する。それらを改善する方法
としてサイリスタの代わりにＭＯＳ−ＦＥＴを用いる方
法がとられるが、その場合でも電流ピーク値の入力電圧
依存は変わらず、２次ピーク電流がＭＯＳ−ＦＥＴに流
れるため、定格電流以上のピーク電流が流れてＭＯＳ−
ＦＥＴを破損する問題点がある。
図４に示す電流波形の様に、突入防止抵抗によって抑制
された充電電流による１次ピークと時間遅れでオンした
サイリスタのオンによって流れる電流の２次ピークが発
生する。これらの電流のピーク値はＥ／Ｒで決まりそれ
ぞれ入力電圧Ｅに依存して変化するため、所定の値以下
に抑えようとする場合には入力電圧Ｅの変動幅の最大値
Ｅｍａｘで決まるＥｍａｘ／Ｒと大きなマージンをとら
なければならない。また、充分な時間遅れによってＳＣ
Ｒをオンさせなければ大きな２次ピークが発生し、突入
電流防止の効果を得られなくなる。サイリスタを用いた
従来例の場合、サイリスタのオン電圧が比較的高いた
め、入力電流の大きなＤＣ−ＤＣコンバータに用いる場
合には動作中の損失が増加する。それらを改善する方法
としてサイリスタの代わりにＭＯＳ−ＦＥＴを用いる方
法がとられるが、その場合でも電流ピーク値の入力電圧
依存は変わらず、２次ピーク電流がＭＯＳ−ＦＥＴに流
れるため、定格電流以上のピーク電流が流れてＭＯＳ−
ＦＥＴを破損する問題点がある。
【０００４】
【課題を解決するための手段】本発明では、従来、入力
電圧に依存していた突入電流の値を入力電圧によらず一
定にすると共に、オン電圧による動作中の損失の低減を
計る事を目的としている。すなわち本発明は、直流入力
電源と電源平滑用コンデンサと負荷によって構成される
回路と、前記直流入力電源と平滑用コンデンサとの間に
直列に接続された電流検出抵抗及び電流制限素子とによ
って構成される事を特徴とした突入電流防止回路であ
る。本発明において、前記電流制限素子は、前記電流検
出抵抗の検出した電圧降下と基準電圧との比較により得
られる信号によって、前記電流検出抵抗に流れる電流を
一定電流以下に抑制する動作をさせることができる。前
記基準電圧は、ツェナーダイオードと抵抗の分圧回路に
よって供給することができるが、後述の実施例で示す定
電流ダイオードを用いると、簡単な回路で目的を達成す
ることができる。ここで、定電流ダイオードとは、電界
効果を利用した定電流素子であり、二端子構造で広範囲
の電圧に対して定電流特性を有するものである。その動
作原理は、印加電圧がＰＮ接合に対して逆バイアスとな
る時に定電流特性を示すように、電圧・電流特性のいわ
ゆる肩領域で印加される電圧によってＰ領域のｎ側に空
乏層が成長してｎ領域の電流通過域が狭くなり抵抗値を
上昇して、電流値の増加を抑制し、ついには空乏層に達
してピンチオフ状態として定電流に保持するものであ
る。また、本発明において、前記電流制限素子にトラン
ジスタ素子、特にＭＯＳ−ＦＥＴを用いると低損失の突
入電流防止回路を得ることができる。
電圧に依存していた突入電流の値を入力電圧によらず一
定にすると共に、オン電圧による動作中の損失の低減を
計る事を目的としている。すなわち本発明は、直流入力
電源と電源平滑用コンデンサと負荷によって構成される
回路と、前記直流入力電源と平滑用コンデンサとの間に
直列に接続された電流検出抵抗及び電流制限素子とによ
って構成される事を特徴とした突入電流防止回路であ
る。本発明において、前記電流制限素子は、前記電流検
出抵抗の検出した電圧降下と基準電圧との比較により得
られる信号によって、前記電流検出抵抗に流れる電流を
一定電流以下に抑制する動作をさせることができる。前
記基準電圧は、ツェナーダイオードと抵抗の分圧回路に
よって供給することができるが、後述の実施例で示す定
電流ダイオードを用いると、簡単な回路で目的を達成す
ることができる。ここで、定電流ダイオードとは、電界
効果を利用した定電流素子であり、二端子構造で広範囲
の電圧に対して定電流特性を有するものである。その動
作原理は、印加電圧がＰＮ接合に対して逆バイアスとな
る時に定電流特性を示すように、電圧・電流特性のいわ
ゆる肩領域で印加される電圧によってＰ領域のｎ側に空
乏層が成長してｎ領域の電流通過域が狭くなり抵抗値を
上昇して、電流値の増加を抑制し、ついには空乏層に達
してピンチオフ状態として定電流に保持するものであ
る。また、本発明において、前記電流制限素子にトラン
ジスタ素子、特にＭＯＳ−ＦＥＴを用いると低損失の突
入電流防止回路を得ることができる。
【０００５】
【実施例】図１に本発明の実施例を示す。Ｅは直流入力
電圧源を示しＺｏは負荷を示す。負荷としては通常トラ
ンスを含むＤＣ−ＤＣコンバーターのスイッチング動作
部が用いられる。Ｃはそのスイッチングによるリップル
電流の平滑用に用いられるコンデンサを示し、通常比較
的大きな容量のものが用いられる。そのため、スイッチ
Ｓ１を閉じた際に、大きな突入電流が発生するのは前述
の通りである。本実施例では、その平滑用コンデンサと
入力電圧源との間に電流検出用抵抗ＲｓとＭＯＳ−ＦＥ
ＴＱ１とを直列に接続している。Ｒｓの両端からはそれ
ぞれ抵抗を介して誤差増幅器ＩＣ１に信号を入力してい
る。ＩＣ１の出力はＱ１のゲートに入力される構成とな
っている。誤差増幅器の（＋）入力側には基準電圧を発
生させるために定電流ダイオードＤ１及び抵抗Ｒ２の直
列回路を構成しているが、入力電圧によらず一定の基準
電圧を得られる回路構成をとるものであれば同様の効果
をもたらす。インピーダンスＺｆは誤差増幅器の負帰還
のためのインピーダンス素子であり、通常コンデンサや
抵抗などの素子によって構成され、増幅ゲインを決定す
ると共に位相補正を行なって増幅器の異常発振を防止す
る。次に動作原理について述べる。スイッチＳ１が投入
されるとＣ及びＺｏを通してＱ１に入力電圧が印加され
る。また、Ｄ１を通して一定電流がＲ１の両端には一定
の電圧が発生する。Ｓ１の投入時にはＱ１がオフ状態の
ためＲｓに電流は流れていない。従ってＩＣ１の入力は
Ｒ１に発生した基準電圧がＩＣ１の入力と同一極性で印
加される。その結果ＩＣ１の出力はその増幅された電圧
となって出力されＱ１のゲートに電圧を印加する。それ
によりＱ１はＣを充電する電流Ｉを流し始める。電流Ｉ
はＲｓにも流れ電圧降下を生じさせる。その電圧が基準
電圧に達するまでＱ１は電流Ｉを流し続けようと動作す
る。増幅器のゲインは大きいため、その時間は図４に示
す電流波形の様に極めて短い。次にＲｓによる電圧がＲ
１による基準電圧より大きくなると今度は、ＩＣ１の入
力に印加される電圧の極性が反転するために、Ｑ１のゲ
ートに印加する電圧が減少する方向に働く。つまり、基
準電圧とＲｓによる電圧降下が同一となる様に制御され
るため、その結果コンデンサＣを充電する電流が一定値
となり、電流のピーク値を抑える事ができる。コンデン
サＣの充電が完了する頃には、充電電流Ｉは減少し始め
る。それと共に負荷となるＤＣ−ＤＣコンバータＺｏに
供給する電圧も確立される。突入電流防止のための電流
制限の設定電流値はＤＣ−ＤＣコンバータが動作時の入
力電流の数倍の値に設定することにより、ＤＣ−ＤＣコ
ンバータの動作中はＱ１が完全にオンし続けた状態とな
る。それにより、動作中のＱ１による損失は最少の状態
となっている。Ｑ１には、バイポーラトランジスタを用
いても同様な動作が可能であるが、損失低減はＭＯＳ−
ＦＥＴによる方法が効果が大きい。
電圧源を示しＺｏは負荷を示す。負荷としては通常トラ
ンスを含むＤＣ−ＤＣコンバーターのスイッチング動作
部が用いられる。Ｃはそのスイッチングによるリップル
電流の平滑用に用いられるコンデンサを示し、通常比較
的大きな容量のものが用いられる。そのため、スイッチ
Ｓ１を閉じた際に、大きな突入電流が発生するのは前述
の通りである。本実施例では、その平滑用コンデンサと
入力電圧源との間に電流検出用抵抗ＲｓとＭＯＳ−ＦＥ
ＴＱ１とを直列に接続している。Ｒｓの両端からはそれ
ぞれ抵抗を介して誤差増幅器ＩＣ１に信号を入力してい
る。ＩＣ１の出力はＱ１のゲートに入力される構成とな
っている。誤差増幅器の（＋）入力側には基準電圧を発
生させるために定電流ダイオードＤ１及び抵抗Ｒ２の直
列回路を構成しているが、入力電圧によらず一定の基準
電圧を得られる回路構成をとるものであれば同様の効果
をもたらす。インピーダンスＺｆは誤差増幅器の負帰還
のためのインピーダンス素子であり、通常コンデンサや
抵抗などの素子によって構成され、増幅ゲインを決定す
ると共に位相補正を行なって増幅器の異常発振を防止す
る。次に動作原理について述べる。スイッチＳ１が投入
されるとＣ及びＺｏを通してＱ１に入力電圧が印加され
る。また、Ｄ１を通して一定電流がＲ１の両端には一定
の電圧が発生する。Ｓ１の投入時にはＱ１がオフ状態の
ためＲｓに電流は流れていない。従ってＩＣ１の入力は
Ｒ１に発生した基準電圧がＩＣ１の入力と同一極性で印
加される。その結果ＩＣ１の出力はその増幅された電圧
となって出力されＱ１のゲートに電圧を印加する。それ
によりＱ１はＣを充電する電流Ｉを流し始める。電流Ｉ
はＲｓにも流れ電圧降下を生じさせる。その電圧が基準
電圧に達するまでＱ１は電流Ｉを流し続けようと動作す
る。増幅器のゲインは大きいため、その時間は図４に示
す電流波形の様に極めて短い。次にＲｓによる電圧がＲ
１による基準電圧より大きくなると今度は、ＩＣ１の入
力に印加される電圧の極性が反転するために、Ｑ１のゲ
ートに印加する電圧が減少する方向に働く。つまり、基
準電圧とＲｓによる電圧降下が同一となる様に制御され
るため、その結果コンデンサＣを充電する電流が一定値
となり、電流のピーク値を抑える事ができる。コンデン
サＣの充電が完了する頃には、充電電流Ｉは減少し始め
る。それと共に負荷となるＤＣ−ＤＣコンバータＺｏに
供給する電圧も確立される。突入電流防止のための電流
制限の設定電流値はＤＣ−ＤＣコンバータが動作時の入
力電流の数倍の値に設定することにより、ＤＣ−ＤＣコ
ンバータの動作中はＱ１が完全にオンし続けた状態とな
る。それにより、動作中のＱ１による損失は最少の状態
となっている。Ｑ１には、バイポーラトランジスタを用
いても同様な動作が可能であるが、損失低減はＭＯＳ−
ＦＥＴによる方法が効果が大きい。
【０００６】
【発明の効果】本発明によれば、入力電圧に依存せずに
突入電流のピーク値を一定電流に抑制する事ができる。
また、その値も基準電圧によって任意に決定する事が可
能である。また、それによって回路に使用する素子の定
格電流以下に抑える事が出来、素子の破損を防止でき
る。また、オン電圧の低いＭＯＳ−ＦＥＴを使用できる
ため低損失の突入電流防止回路を供給する事ができる。
突入電流のピーク値を一定電流に抑制する事ができる。
また、その値も基準電圧によって任意に決定する事が可
能である。また、それによって回路に使用する素子の定
格電流以下に抑える事が出来、素子の破損を防止でき
る。また、オン電圧の低いＭＯＳ−ＦＥＴを使用できる
ため低損失の突入電流防止回路を供給する事ができる。
【図１】本発明による実施例の図である。
【図２】従来例を示す図である。
【図３】従来例の動作を示す図である。
【図４】本発明による動作を示す図である。
Ｅ 直流入力電圧源 Ｓ１ スイッチ Ｒ１〜Ｒ３ 抵抗 Ｒｓ 電流検出抵抗 Ｒ 電流抑制抵抗 Ｄ１ 定電流ダイオード Ｚｆ インピーダンス Ｚｏ 負荷インピーダンス Ｃ 平滑コンデンサ ＩＣ１ 誤差増幅機 Ｑ１ ＭＯＳ−ＦＥＴ ＳＣＲ サイリスタ Ａ，Ｇ，Ｋ 各電極 Ｉ 電流
Claims (4)
- 【請求項１】 直流入力電源と電源平滑用コンデンサと
負荷によって構成される回路と、前記直流入力電源と平
滑用コンデンサとの間に直列に接続された電流検出抵抗
及び電流制限素子とによって構成される事を特徴とした
突入電流防止回路。 - 【請求項２】 請求項１記載の電流制限素子は、前記電
流検出抵抗の検出した電圧降下と基準電圧との比較によ
り得られる信号によって、前記電流検出抵抗に流れる電
流を一定電流以下に抑制する動作をさせる事を特徴とし
た突入電流防止回路。 - 【請求項３】 請求項１記載の電流制限素子にトランジ
スタ素子を用いた事を特徴とする突入電流防止回路。 - 【請求項４】 前記トランジスタ素子がＭＯＳ−ＦＥＴ
であることを特徴とする突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30461791A JPH05146143A (ja) | 1991-11-20 | 1991-11-20 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30461791A JPH05146143A (ja) | 1991-11-20 | 1991-11-20 | 突入電流防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05146143A true JPH05146143A (ja) | 1993-06-11 |
Family
ID=17935178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30461791A Pending JPH05146143A (ja) | 1991-11-20 | 1991-11-20 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05146143A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008289214A (ja) * | 2007-05-15 | 2008-11-27 | Kobishi Denki Kk | 突入電流抑制回路 |
| JP2008306799A (ja) * | 2007-06-05 | 2008-12-18 | Canon Inc | 電源装置、電源装置の制御方法、プログラム、及び記憶媒体 |
| JP2013534038A (ja) * | 2010-07-13 | 2013-08-29 | コーニンクレッカ フィリップス エヌ ヴェ | 照明ユニットのための減光可能ドライバのための能動的ダンピング |
-
1991
- 1991-11-20 JP JP30461791A patent/JPH05146143A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008289214A (ja) * | 2007-05-15 | 2008-11-27 | Kobishi Denki Kk | 突入電流抑制回路 |
| JP2008306799A (ja) * | 2007-06-05 | 2008-12-18 | Canon Inc | 電源装置、電源装置の制御方法、プログラム、及び記憶媒体 |
| JP2013534038A (ja) * | 2010-07-13 | 2013-08-29 | コーニンクレッカ フィリップス エヌ ヴェ | 照明ユニットのための減光可能ドライバのための能動的ダンピング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018041A (en) | Circuit for internal current limiting in a fast high side power switch | |
| US4447841A (en) | Overcurrent protection circuit for a multiple output switching power supply and method therefor | |
| US5495164A (en) | Boost converter | |
| JPH02273072A (ja) | 電源回路 | |
| US4218647A (en) | Voltage regulator with current limiting circuitry | |
| US4204266A (en) | Inverter drive circuit | |
| EP0068405A2 (en) | Pulse signal processing circuit having a protection circuit against over-current breakdown | |
| US6256179B1 (en) | Switching power supply apparatus | |
| JPH05146143A (ja) | 突入電流防止回路 | |
| JPH0746828A (ja) | スイッチング電源回路 | |
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| JPH02254969A (ja) | スイッチトモード電源回路 | |
| JPH0260093B2 (ja) | ||
| JP3523091B2 (ja) | スイッチング電源装置 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| US20240006988A1 (en) | Totem pole power factor correction circuit | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JPS5937667B2 (ja) | 電圧変換装置 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JPS61161018A (ja) | 静電誘導サイリスタの変位電流補償装置 | |
| US4272691A (en) | Generating electrical pulses | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JPS5914822Y2 (ja) | スイツチング回路 | |
| JP2841779B2 (ja) | 半導体遮断器 | |
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ |