JPH0260093B2 - - Google Patents
Info
- Publication number
- JPH0260093B2 JPH0260093B2 JP58198408A JP19840883A JPH0260093B2 JP H0260093 B2 JPH0260093 B2 JP H0260093B2 JP 58198408 A JP58198408 A JP 58198408A JP 19840883 A JP19840883 A JP 19840883A JP H0260093 B2 JPH0260093 B2 JP H0260093B2
- Authority
- JP
- Japan
- Prior art keywords
- power transistor
- capacitor
- discharge
- transistor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 68
- 238000010586 diagram Methods 0.000 description 7
- 230000008034 disappearance Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、制御段によつて制御される、スイツ
チング素子としてのパワトランジスタと、遮断時
の負荷軽減回路とを備え、該負荷軽減回路は、コ
ンデンサおよび前記パワトランジスタと同方向に
極性付けられたダイオードから成る直列接続と前
記パワトランジスタのコレクタ−エミツタ間を迂
回する放電区間とを有し、該放電区間はコンデン
サに対する放電抵抗と前記パワトランジスタと同
時に導通制御される放電トランジスタとを備えて
おり、その際前記コンデンサとダイオードとから
成る直列接続が前記パワトランジスタのコレクタ
−エミツタ間に並列に接続されており、かつ場合
に応じて、パワトランジスタの順方向とは逆に極
性付けられているフリーホイールダイオードを具
備している電子切換装置に関する。
チング素子としてのパワトランジスタと、遮断時
の負荷軽減回路とを備え、該負荷軽減回路は、コ
ンデンサおよび前記パワトランジスタと同方向に
極性付けられたダイオードから成る直列接続と前
記パワトランジスタのコレクタ−エミツタ間を迂
回する放電区間とを有し、該放電区間はコンデン
サに対する放電抵抗と前記パワトランジスタと同
時に導通制御される放電トランジスタとを備えて
おり、その際前記コンデンサとダイオードとから
成る直列接続が前記パワトランジスタのコレクタ
−エミツタ間に並列に接続されており、かつ場合
に応じて、パワトランジスタの順方向とは逆に極
性付けられているフリーホイールダイオードを具
備している電子切換装置に関する。
この形式の公知の切換装置では放電抵抗は、コ
ンデンサに並列である放電トランジスタに直列に
設けられている変成器である。コンデンサが、パ
ワトランジスタの遮断の際所望の遮断負荷軽減作
用を行なうことができるように、コンデンサは遮
断の前に放電されていなければならない。
ンデンサに並列である放電トランジスタに直列に
設けられている変成器である。コンデンサが、パ
ワトランジスタの遮断の際所望の遮断負荷軽減作
用を行なうことができるように、コンデンサは遮
断の前に放電されていなければならない。
しかし遮断後コンデンサは電圧を有する。従つ
てコンデンサを、次の遮断の前に再び放電しなけ
ればならない。このことは、パワトランジスタの
ONの際変成器および放電トランジスタのコレク
タ−エミツタ間を介して行なわれる。従つて放電
電流は、別の公知の場合におけるようにパワトラ
ンジスタのスイツチング区間（コレクタ−エミツ
タ間）を介しては流れず、その結果スイツチング
区間は放電電流によつては付加的に負荷されずか
つパワトランジスタの損失電力は僅かに保持され
る。変成器の２次側の電圧は再び動作電圧源に供
給されて、コンデンサの放電によるエネルギ損失
が大幅に回避される。
てコンデンサを、次の遮断の前に再び放電しなけ
ればならない。このことは、パワトランジスタの
ONの際変成器および放電トランジスタのコレク
タ−エミツタ間を介して行なわれる。従つて放電
電流は、別の公知の場合におけるようにパワトラ
ンジスタのスイツチング区間（コレクタ−エミツ
タ間）を介しては流れず、その結果スイツチング
区間は放電電流によつては付加的に負荷されずか
つパワトランジスタの損失電力は僅かに保持され
る。変成器の２次側の電圧は再び動作電圧源に供
給されて、コンデンサの放電によるエネルギ損失
が大幅に回避される。
発明の課題
本発明の課題は、冒頭に述べた形式の切換装置
を損失が一層大幅に低減されるように改良するこ
とである。
を損失が一層大幅に低減されるように改良するこ
とである。
発明の構成
本発明によればこの課題は、コンデンサの放電
電流をパワトランジスタのベース−エミツタ間を
介して導くようにすることによつて解決される。
電流をパワトランジスタのベース−エミツタ間を
介して導くようにすることによつて解決される。
発明の効果
本発明のこの構成においてはパワトランジスタ
のONの際顕著なベース電流パルスの発生のため
にコンデンサの電荷が利用され、パワトランジス
タが迅速に導通制御されかつこれによりスイツチ
ング区間の損失電力が低減される。
のONの際顕著なベース電流パルスの発生のため
にコンデンサの電荷が利用され、パワトランジス
タが迅速に導通制御されかつこれによりスイツチ
ング区間の損失電力が低減される。
この電流パルス後ベース電流は通常の制御信号
に相応する経過を有する。
に相応する経過を有する。
さもなければ、ON制御電流パルスは別のエネ
ルギ源から取出さねばならないので、コンデンサ
電荷の利用によつて制御回路におけるエネルギが
節約され、従つて比較的簡単な回路における全効
率が高められる。
ルギ源から取出さねばならないので、コンデンサ
電荷の利用によつて制御回路におけるエネルギが
節約され、従つて比較的簡単な回路における全効
率が高められる。
本発明の実施例においてパワトランジスタのベ
ース−エミツタ間をコンデンサの放電区間に設け
れば特別有利である。殊に放電トランジスタのコ
レクタ−エミツタ間をパワトランジスタのベース
およびコレクタの間に接続することができる。こ
の場合コンデンサ電荷を直接ベース電流として利
用することができかつコストのかかる変成器を省
略することができる。
ース−エミツタ間をコンデンサの放電区間に設け
れば特別有利である。殊に放電トランジスタのコ
レクタ−エミツタ間をパワトランジスタのベース
およびコレクタの間に接続することができる。こ
の場合コンデンサ電荷を直接ベース電流として利
用することができかつコストのかかる変成器を省
略することができる。
更にパワトランジスタを制御トランジスタと、
殊に高電圧に対してダーリントン回路に接続形成
することができかつ制御トランジスタの順方向に
極性付けられたダイオードを介してパワトランジ
スタのコレクタに接続することができる。この場
合制御トランジスタは同時にコンデンサに対する
放電トランジスタを形成し、一方制御トランジス
タの、順方向に極性付けられた、両トランジスタ
のコレクタ間に設けられたダイオードは一方にお
いてパワトランジスタを介するコンデンサの放電
を妨げ、他方においてコンデンサ放電が投入制御
信号の終わりの前に完了してしまつたとき、制御
トランジスタを通る電流の流れを維持する。この
場合もコンデンサの放電電流は制御トランジスタ
のベース電流の少なくとも一部を形成し、これは
ベース電流を初期に高めるので、パワトランジス
タは迅速に導通制御される。
殊に高電圧に対してダーリントン回路に接続形成
することができかつ制御トランジスタの順方向に
極性付けられたダイオードを介してパワトランジ
スタのコレクタに接続することができる。この場
合制御トランジスタは同時にコンデンサに対する
放電トランジスタを形成し、一方制御トランジス
タの、順方向に極性付けられた、両トランジスタ
のコレクタ間に設けられたダイオードは一方にお
いてパワトランジスタを介するコンデンサの放電
を妨げ、他方においてコンデンサ放電が投入制御
信号の終わりの前に完了してしまつたとき、制御
トランジスタを通る電流の流れを維持する。この
場合もコンデンサの放電電流は制御トランジスタ
のベース電流の少なくとも一部を形成し、これは
ベース電流を初期に高めるので、パワトランジス
タは迅速に導通制御される。
その次のパワトランジスタはコンデンサの充電
状態に依存して、パワトランジスタがコンデンサ
の放電時にのみ遮断可能であるように、コンデン
サの充電状態に依存して制御することができる。
このようにして、コンデンサがパワトランジスタ
の遮断の前に確実に十分に放電されるように保証
される。
状態に依存して、パワトランジスタがコンデンサ
の放電時にのみ遮断可能であるように、コンデン
サの充電状態に依存して制御することができる。
このようにして、コンデンサがパワトランジスタ
の遮断の前に確実に十分に放電されるように保証
される。
この場合比較器の一方の入力側にコンデンサの
電圧を印加し、かつ他方の入力側に基準電圧を印
加し、かつパワトランジスタの制御入力側に供給
される信号を比較器出力信号およびパワトランジ
スタに対する制御信号のOR論理結合から導出す
ることができる。それからパワトランジスタの遮
断のために、コンデンサが放電する前にON制御
信号が消失するとき、パワトランジスタはコンデ
ンサが十分に放電するまでの間導通状態にとどま
る。従つてON制御信号は、コンデンサの十分な
放電まで維持する必要がない。むしろ短いON制
御パルスで十分である。それにも拘わらずパワト
ランジスタの導通状態は十分な放電まで維持され
る。このようにすれば、比較的僅かな制御電力で
足りる。他方においてコンデンサの放電時間が、
ON制御パルスの持続時間に相応する時間より短
い場合、パワトランジスタの導通状態はON制御
パルスの終了までも維持される。
電圧を印加し、かつ他方の入力側に基準電圧を印
加し、かつパワトランジスタの制御入力側に供給
される信号を比較器出力信号およびパワトランジ
スタに対する制御信号のOR論理結合から導出す
ることができる。それからパワトランジスタの遮
断のために、コンデンサが放電する前にON制御
信号が消失するとき、パワトランジスタはコンデ
ンサが十分に放電するまでの間導通状態にとどま
る。従つてON制御信号は、コンデンサの十分な
放電まで維持する必要がない。むしろ短いON制
御パルスで十分である。それにも拘わらずパワト
ランジスタの導通状態は十分な放電まで維持され
る。このようにすれば、比較的僅かな制御電力で
足りる。他方においてコンデンサの放電時間が、
ON制御パルスの持続時間に相応する時間より短
い場合、パワトランジスタの導通状態はON制御
パルスの終了までも維持される。
実施例の説明
次に本発明を図示の実施例につき図面を用いて
詳細に説明する。
詳細に説明する。
第１図の実施例において、切換装置はスイツチ
ング素子としてパワトランジスタ１を有する。パ
ワトランジスタ１のベースは、制御トランジスタ
２のエミツタに接続されており、またパワトラン
ジスタ１のコレクタは制御トランジスタのコレク
タに接続されており、制御トランジスタのベース
は制御端子３に接続されている。パワトランジス
タ１に直列に、誘導負荷４が接続されており、こ
の負荷にはフリーホイールダイオード５が並列に
接続されている。負荷４およびパワトランジスタ
１から成る直列接続は、直流電圧UBを発生する
動作電圧源６に接続されている。パワトランジス
タ１のエミツタは、第２制御端子７に接続されて
おり、その際制御端子３および７は、トランジス
タ１および２の制御入力側を形成する。これら制
御端子には、図示されていない制御段から矩形パ
ルスの形式の制御信号が供給される。
ング素子としてパワトランジスタ１を有する。パ
ワトランジスタ１のベースは、制御トランジスタ
２のエミツタに接続されており、またパワトラン
ジスタ１のコレクタは制御トランジスタのコレク
タに接続されており、制御トランジスタのベース
は制御端子３に接続されている。パワトランジス
タ１に直列に、誘導負荷４が接続されており、こ
の負荷にはフリーホイールダイオード５が並列に
接続されている。負荷４およびパワトランジスタ
１から成る直列接続は、直流電圧UBを発生する
動作電圧源６に接続されている。パワトランジス
タ１のエミツタは、第２制御端子７に接続されて
おり、その際制御端子３および７は、トランジス
タ１および２の制御入力側を形成する。これら制
御端子には、図示されていない制御段から矩形パ
ルスの形式の制御信号が供給される。
パワトランジスタ１のコレクタ−エミツタ間に
並列に、ダイオード１０およびコンデンサ１１か
ら成る直列回路が設けられており、その際ダイオ
ードはパワトランジスタ１と同じ方向に極性付け
られている。コンデンサ１１とパワトランジスタ
１のベース−エミツタ間とから成る直列接続に並
列に、放電区間が設けられている。この放電区間
は、オーミツクな放電抵抗１２とそれに直列に接
続された放電トランジスタ１３のコレクタ−エミ
ツタ間とを有する。放電トランジスタ１３のベー
スは、前置抵抗１４を介して制御端子３に接続さ
れている。
並列に、ダイオード１０およびコンデンサ１１か
ら成る直列回路が設けられており、その際ダイオ
ードはパワトランジスタ１と同じ方向に極性付け
られている。コンデンサ１１とパワトランジスタ
１のベース−エミツタ間とから成る直列接続に並
列に、放電区間が設けられている。この放電区間
は、オーミツクな放電抵抗１２とそれに直列に接
続された放電トランジスタ１３のコレクタ−エミ
ツタ間とを有する。放電トランジスタ１３のベー
スは、前置抵抗１４を介して制御端子３に接続さ
れている。
導通しているトランジスタ１，２および１３
が、入力側３，７からのON制御パルスの消失に
よつて“遮断”（阻止）されると、コンデンサ１
１は負荷４およびダイオード１０を介して、コレ
クタ電流が減衰する間、緩慢に動作電圧UBに充
電される。この充電は、動作電圧UBに相応する
電圧より著しく低いコンデンサ１１の充電電圧に
おいてパワトランジスタ１のコレクタ電流が零ま
で減衰されかつパワトランジスタ１が完全に阻止
されるように、緩慢に行なわれる。従つてコレク
タ電流の減衰接続時間の間パワトランジスタ１に
て変換される電力は、コンデンサ１１なしの場合
に比べて著しく僅かである。コンデンサ１１がな
ければ、制御入力側３，７からのON制御パルス
の消失の際、パワトランジスタ１のコレクタ−エ
ミツタ電圧は実際に遅延されずに上昇する。その
理由は負荷電流が負荷４のインダクタンスに基い
て非常に迅速にフリーホイールダイオード５に転
流するからである。コレクタ電流が殆んど低減さ
れていないうちにパワトランジスタ１のコレクタ
−エミツタ電圧が突然上昇すると、パワトランジ
スタ１は相応に高く負荷されることになる。コン
デンサ１１は、パワトランジスタ１のコレクタ−
エミツタ電圧の突然の上昇、従つてこのパワトラ
ンジスタの過負荷を防止する。しかしコンデンサ
１１はその充電により電圧上昇を遅延することが
あるので、コンデンサをその前に放電しなければ
ならない。このことは、パワトランジスタのON
の際入力側３，７におけるON制御パルスによつ
て行なわれる。このパルスは、放電トランジスタ
１３のベースにも供給されるので、すべてのトラ
ンジスタ１，２および１３は直ちに“ON”（導
通制御）される。その際コンデンサ１１は、公知
の場合におけるように、パワトランジスタ１のス
イツチング区間を介して放電されるのではなく、
放電抵抗１２、放電トランジスタ１３およびパワ
トランジスタ１のベース−エミツタ区間を介して
放電される。従つて放電電流はまだ、パワトラン
ジスタ１のコレクタ−エミツタ間を介する負荷電
流に対して付加的に流れず、パワトランジスタ１
のスイツチング区間を付加的に負荷することな
く、独自の放電区間を介して流れる。放電電流は
むしろ付加的にパワトランジスタ１のベース−エ
ミツタ間を流れる。従つてそのベース電流IBは、
第３図に図示のように、コンデンサの放電期間中
ON制御パルスの開始時に著しく高くなる。この
初期のベース電流パルスは、パワトランジスタ１
が迅速に導通制御されかつこれによりその損失が
低減されるようにする。更に制御段の制御電力を
相応に低減することができる。
が、入力側３，７からのON制御パルスの消失に
よつて“遮断”（阻止）されると、コンデンサ１
１は負荷４およびダイオード１０を介して、コレ
クタ電流が減衰する間、緩慢に動作電圧UBに充
電される。この充電は、動作電圧UBに相応する
電圧より著しく低いコンデンサ１１の充電電圧に
おいてパワトランジスタ１のコレクタ電流が零ま
で減衰されかつパワトランジスタ１が完全に阻止
されるように、緩慢に行なわれる。従つてコレク
タ電流の減衰接続時間の間パワトランジスタ１に
て変換される電力は、コンデンサ１１なしの場合
に比べて著しく僅かである。コンデンサ１１がな
ければ、制御入力側３，７からのON制御パルス
の消失の際、パワトランジスタ１のコレクタ−エ
ミツタ電圧は実際に遅延されずに上昇する。その
理由は負荷電流が負荷４のインダクタンスに基い
て非常に迅速にフリーホイールダイオード５に転
流するからである。コレクタ電流が殆んど低減さ
れていないうちにパワトランジスタ１のコレクタ
−エミツタ電圧が突然上昇すると、パワトランジ
スタ１は相応に高く負荷されることになる。コン
デンサ１１は、パワトランジスタ１のコレクタ−
エミツタ電圧の突然の上昇、従つてこのパワトラ
ンジスタの過負荷を防止する。しかしコンデンサ
１１はその充電により電圧上昇を遅延することが
あるので、コンデンサをその前に放電しなければ
ならない。このことは、パワトランジスタのON
の際入力側３，７におけるON制御パルスによつ
て行なわれる。このパルスは、放電トランジスタ
１３のベースにも供給されるので、すべてのトラ
ンジスタ１，２および１３は直ちに“ON”（導
通制御）される。その際コンデンサ１１は、公知
の場合におけるように、パワトランジスタ１のス
イツチング区間を介して放電されるのではなく、
放電抵抗１２、放電トランジスタ１３およびパワ
トランジスタ１のベース−エミツタ区間を介して
放電される。従つて放電電流はまだ、パワトラン
ジスタ１のコレクタ−エミツタ間を介する負荷電
流に対して付加的に流れず、パワトランジスタ１
のスイツチング区間を付加的に負荷することな
く、独自の放電区間を介して流れる。放電電流は
むしろ付加的にパワトランジスタ１のベース−エ
ミツタ間を流れる。従つてそのベース電流IBは、
第３図に図示のように、コンデンサの放電期間中
ON制御パルスの開始時に著しく高くなる。この
初期のベース電流パルスは、パワトランジスタ１
が迅速に導通制御されかつこれによりその損失が
低減されるようにする。更に制御段の制御電力を
相応に低減することができる。
第２図は、第１図の切換装置を２相インバータ
に使用した実施例の回路略図である。この場合、
２つのパワトランジスタ１は制御端子３，７を介
して交互に“ON制御され”、その結果負荷電流
は上の方の動作電圧源および下の方の動作電圧源
６から交互に、交番する方向において負荷４を流
れる。フリーホイールダイオード５は、パワトラ
ンジスタ１のコレクタ−エミツタ間に並列に設け
られている。短絡を回避するために、一方のパワ
トランジスタの遮断に続いてすぐに他方のトラン
ジスタをONにすることは許されないので、誘導
負荷４は一方のパワトランジスタの遮断後他方の
パワトランジスタに並列に設けられたフリーホイ
ールダイオード５を介して、他方のパワトランジ
スタが遮断（阻止）されている限り、フリーホイ
ール電流または帰還電流を流す。
に使用した実施例の回路略図である。この場合、
２つのパワトランジスタ１は制御端子３，７を介
して交互に“ON制御され”、その結果負荷電流
は上の方の動作電圧源および下の方の動作電圧源
６から交互に、交番する方向において負荷４を流
れる。フリーホイールダイオード５は、パワトラ
ンジスタ１のコレクタ−エミツタ間に並列に設け
られている。短絡を回避するために、一方のパワ
トランジスタの遮断に続いてすぐに他方のトラン
ジスタをONにすることは許されないので、誘導
負荷４は一方のパワトランジスタの遮断後他方の
パワトランジスタに並列に設けられたフリーホイ
ールダイオード５を介して、他方のパワトランジ
スタが遮断（阻止）されている限り、フリーホイ
ール電流または帰還電流を流す。
この実施例において、一方のスイツチング区間
の阻止状態の間他方のスイツチング区間を“脈動
的”に流すようにする、即ち高い制御パルス周波
数によつて交互にONおよびOFFを繰返して、負
荷電流の平均値を調整するようにトランジスタ
１，２を制御することもできる。この形式の制御
ではコンデンサ１１の放電を、スイツチング区間
に無関係な放電区間を介して行なうと特別有利で
ある。その理由は、その都度阻止されているパワ
トランジスタ１に並列に設けられたコンデンサ１
１は、このコンデンサ１１に並列に設けられてい
るフリーホイールダイオード５を介して流れるフ
リーホイール電流によつては充電されないからで
ある。放電トランジスタ１３およびダイオード１
０に並列に設けられた放電抵抗１２が設けられて
いなければ、フリーホイール電流が流れるフリー
ホイールダイオード５に並列に設けられたコンデ
ンサ１１は、このフリーホイールダイオード５の
順電圧降下に基いて、即ち所望の極性とは反対方
向に充電される。その際所望の極性への再充電
は、丁度“脈動的”に流れる別のパワトランジス
タを流れる電流によつて保証されなければなら
ず、このためこのパワトランジスタの熱損失を著
しく高めることになる。
の阻止状態の間他方のスイツチング区間を“脈動
的”に流すようにする、即ち高い制御パルス周波
数によつて交互にONおよびOFFを繰返して、負
荷電流の平均値を調整するようにトランジスタ
１，２を制御することもできる。この形式の制御
ではコンデンサ１１の放電を、スイツチング区間
に無関係な放電区間を介して行なうと特別有利で
ある。その理由は、その都度阻止されているパワ
トランジスタ１に並列に設けられたコンデンサ１
１は、このコンデンサ１１に並列に設けられてい
るフリーホイールダイオード５を介して流れるフ
リーホイール電流によつては充電されないからで
ある。放電トランジスタ１３およびダイオード１
０に並列に設けられた放電抵抗１２が設けられて
いなければ、フリーホイール電流が流れるフリー
ホイールダイオード５に並列に設けられたコンデ
ンサ１１は、このフリーホイールダイオード５の
順電圧降下に基いて、即ち所望の極性とは反対方
向に充電される。その際所望の極性への再充電
は、丁度“脈動的”に流れる別のパワトランジス
タを流れる電流によつて保証されなければなら
ず、このためこのパワトランジスタの熱損失を著
しく高めることになる。
第４図の実施例においては、第１図、第２図に
図示の実施例で設けられていた付加的な放電トラ
ンジスタ１３が省略されている。その代わりに放
電抵抗１２は、制御トランジスタ２のコレクタに
接続されておりかつトランジスタ１および２の間
のコレクタ間に減結合ダイオード１５が挿入され
ており、その結果制御トランジスタ２は、コンデ
ンサ１１に対する放電トランジスタを形成する。
図示の実施例で設けられていた付加的な放電トラ
ンジスタ１３が省略されている。その代わりに放
電抵抗１２は、制御トランジスタ２のコレクタに
接続されておりかつトランジスタ１および２の間
のコレクタ間に減結合ダイオード１５が挿入され
ており、その結果制御トランジスタ２は、コンデ
ンサ１１に対する放電トランジスタを形成する。
第５図の実施例は、第４図の実施例とは次の点
でのみ異なつている。即ちダイオード１０のアノ
ードはパワトランジスタ１のコレクタではなく、
制御トランジスタ２のコレクタに接続されてい
る。従つてパワトランジスタ１を介するコンデン
サ１１の放電はダイオード１５によつて大幅に阻
止され、一方反対に充電も２つのダイオード１０
および１５の直列接続を介して行なわれる。
でのみ異なつている。即ちダイオード１０のアノ
ードはパワトランジスタ１のコレクタではなく、
制御トランジスタ２のコレクタに接続されてい
る。従つてパワトランジスタ１を介するコンデン
サ１１の放電はダイオード１５によつて大幅に阻
止され、一方反対に充電も２つのダイオード１０
および１５の直列接続を介して行なわれる。
第６図の実施例は、第１図の実施例とは、一方
において次のように異なつている。即ち制御トラ
ンジスタ２に代わつて、演算または差動増幅器１
６が比較器として設けられており、この比較器の
出力側は放電トランジスタ１３のベースに接続さ
れており、また抵抗１７を介してその非反転入力
側(+)に接続されている。従つて増幅器１６は、
正帰還されている。増幅器１６の反転入力側(-)
に、約Ｕ／２のバイアス電圧が加わり、その際Ｕ
は増幅器１６の動作電圧である。増幅器１６の非
反転入力側における電圧Ueが増幅器１６の反転
入力側における電圧Ｕ／２を上回るや否や、増幅
器１６の出力電圧U16は跳躍的にＵに変化する。
これに対して非反転入力側(+)における電圧Ue
が、反転入力側における電圧Ｕ／２を下回つてい
るとき、増幅器１６の出力電圧U16は跳躍的に零
に変化する。他方においてコンデンサ１１におけ
る電圧U11が演算または差動増幅器１８の形式の
別の比較器の非反転入力側(+)に供給され、この
増幅器の反転入力側(-)には基準電圧Urefが加わ
る。基準電圧Urefは、コンデンサ１１が少なくと
も放電されるはずである値と等しく選択されてい
る。増幅器１８の出力電圧U18も、コンデンサ電
圧U11がUrefより大きいかまたは小さいかに応じ
て、値Ｕまたは値零のいづれかをとる。ただし
Urefは零近傍にあり、即ちＵより著しく小さい。
において次のように異なつている。即ち制御トラ
ンジスタ２に代わつて、演算または差動増幅器１
６が比較器として設けられており、この比較器の
出力側は放電トランジスタ１３のベースに接続さ
れており、また抵抗１７を介してその非反転入力
側(+)に接続されている。従つて増幅器１６は、
正帰還されている。増幅器１６の反転入力側(-)
に、約Ｕ／２のバイアス電圧が加わり、その際Ｕ
は増幅器１６の動作電圧である。増幅器１６の非
反転入力側における電圧Ueが増幅器１６の反転
入力側における電圧Ｕ／２を上回るや否や、増幅
器１６の出力電圧U16は跳躍的にＵに変化する。
これに対して非反転入力側(+)における電圧Ue
が、反転入力側における電圧Ｕ／２を下回つてい
るとき、増幅器１６の出力電圧U16は跳躍的に零
に変化する。他方においてコンデンサ１１におけ
る電圧U11が演算または差動増幅器１８の形式の
別の比較器の非反転入力側(+)に供給され、この
増幅器の反転入力側(-)には基準電圧Urefが加わ
る。基準電圧Urefは、コンデンサ１１が少なくと
も放電されるはずである値と等しく選択されてい
る。増幅器１８の出力電圧U18も、コンデンサ電
圧U11がUrefより大きいかまたは小さいかに応じ
て、値Ｕまたは値零のいづれかをとる。ただし
Urefは零近傍にあり、即ちＵより著しく小さい。
トランジスタ１および１３が阻止されており、
コンデンサ１１の電圧U11がUrefより大きくかつ
Ｕと等しい投入制御電圧Ustが生じるものとすれ
ば、増幅器１８の出力電圧U18もＵでありかつ増
幅器１６の非反転入力側(+)における電圧Ueは、
その出力電圧U16がまだ零である限り、2U／３に
等しい。従つてUeがＵ／２より大きいので、増
幅器１６は切換えられ、その結果U16はＵに等し
くなる。これによりUeもＵへ上昇しかつ同時に
トランジスタ１および１３を導通制御するよう作
用する。従つてコンデンサ１１は抵抗１２、トラ
ンジスタ１３およびパワトランジスタ１のベース
−エミツタ間を介して放電することができる。コ
ンデンサ電圧U11が基準電圧Urefを下回るや否や、
U18は同じく零になる。更に制御接続端子３にお
ける制御電圧Ustが同じくＵであるとき、Ueは再
び2U／３まで降下するので、U16は引続き値Ｕを
維持しかつ２つのトランジスタは導通状態にとど
まる。制御電圧Ustが消失、即ち零になつて漸く、
UeがＵ／３まで低下し、その結果UeはＵ／２よ
り小さくなりかつ増幅器１６は元の状態に切換え
られ、即ちU16は零に等しくなり、従つてUeも同
様零になる。そこで２つのトランジスタ１および
１３は遮断され、かつコンデンサ１１は再びダイ
オード１０および（第６図に図示されていない）
負荷を介して動作電圧に充電される。その際U11
は再びUrefを上回り、かつU18は再び値Ｕをとる。
コンデンサ１１の電圧U11がUrefより大きくかつ
Ｕと等しい投入制御電圧Ustが生じるものとすれ
ば、増幅器１８の出力電圧U18もＵでありかつ増
幅器１６の非反転入力側(+)における電圧Ueは、
その出力電圧U16がまだ零である限り、2U／３に
等しい。従つてUeがＵ／２より大きいので、増
幅器１６は切換えられ、その結果U16はＵに等し
くなる。これによりUeもＵへ上昇しかつ同時に
トランジスタ１および１３を導通制御するよう作
用する。従つてコンデンサ１１は抵抗１２、トラ
ンジスタ１３およびパワトランジスタ１のベース
−エミツタ間を介して放電することができる。コ
ンデンサ電圧U11が基準電圧Urefを下回るや否や、
U18は同じく零になる。更に制御接続端子３にお
ける制御電圧Ustが同じくＵであるとき、Ueは再
び2U／３まで降下するので、U16は引続き値Ｕを
維持しかつ２つのトランジスタは導通状態にとど
まる。制御電圧Ustが消失、即ち零になつて漸く、
UeがＵ／３まで低下し、その結果UeはＵ／２よ
り小さくなりかつ増幅器１６は元の状態に切換え
られ、即ちU16は零に等しくなり、従つてUeも同
様零になる。そこで２つのトランジスタ１および
１３は遮断され、かつコンデンサ１１は再びダイ
オード１０および（第６図に図示されていない）
負荷を介して動作電圧に充電される。その際U11
は再びUrefを上回り、かつU18は再び値Ｕをとる。
UstおよびU16がまだ零である限り、もしくは
UstおよびU16はまだ零であるので、UeはＵ／３
までしか上昇せず、その結果バイアスＵ／２を上
回ることはなく、増幅器１６は切換わらない。再
度Ustが生じ、即ち値Ｕをとつたとき漸くU16も再
び値Ｕをとり、その結果トランジスタ１および１
３は再び導通制御されかつコンデンサ１１は再び
放電される。Ustは、コンデンサ１１がその電圧
U11が値Urefを下回る程度に放電される前に、消
失するようになつているとき、Ueは2U／３まで
降下するがＵ／２よりは大きいので、引続きU16
はＵに等しくかつコンデンサ１１は更にUref以下
にまで放電することができる。そこで漸くU16は
消失しかつトランジスタ１および１３は再び遮断
される。このようにして、コンデンサ１１は、Ｕ
に等しいその都度のON制御信号Ustの接続時間
に無関係に、放電トランジスタ１３が遮断される
前に、少なくとも所望の電圧Urefまで放電される
よう保証されている。他方においてパワトランジ
スタ１も、コンデンサ１１が少なくともUrefに放
電されるまでの間導通状態にとどまる。ON制御
電圧が放電過程より長く持続するとき、コンデン
サ１１はUrefを越えて放電することがある。ON
制御電圧の消失後コンデンサ１１がUrefに放電さ
れるまでパワトランジスタ１を導通状態を維持す
ることで、次のことが保証される。即ちON制御
電圧の持続時間より長く放電が続くようなことが
あつてもパワトランジスタ１の許容投入負荷を上
回らない。他方において、コンデンサ１１の放電
時間より短いON制御パルスUstによつて作動さ
せることができる。それにも拘わらず、パワトラ
ンジスタはコンデンサ１１が十分に放電されるま
での間は導通状態にとどまる。
UstおよびU16はまだ零であるので、UeはＵ／３
までしか上昇せず、その結果バイアスＵ／２を上
回ることはなく、増幅器１６は切換わらない。再
度Ustが生じ、即ち値Ｕをとつたとき漸くU16も再
び値Ｕをとり、その結果トランジスタ１および１
３は再び導通制御されかつコンデンサ１１は再び
放電される。Ustは、コンデンサ１１がその電圧
U11が値Urefを下回る程度に放電される前に、消
失するようになつているとき、Ueは2U／３まで
降下するがＵ／２よりは大きいので、引続きU16
はＵに等しくかつコンデンサ１１は更にUref以下
にまで放電することができる。そこで漸くU16は
消失しかつトランジスタ１および１３は再び遮断
される。このようにして、コンデンサ１１は、Ｕ
に等しいその都度のON制御信号Ustの接続時間
に無関係に、放電トランジスタ１３が遮断される
前に、少なくとも所望の電圧Urefまで放電される
よう保証されている。他方においてパワトランジ
スタ１も、コンデンサ１１が少なくともUrefに放
電されるまでの間導通状態にとどまる。ON制御
電圧が放電過程より長く持続するとき、コンデン
サ１１はUrefを越えて放電することがある。ON
制御電圧の消失後コンデンサ１１がUrefに放電さ
れるまでパワトランジスタ１を導通状態を維持す
ることで、次のことが保証される。即ちON制御
電圧の持続時間より長く放電が続くようなことが
あつてもパワトランジスタ１の許容投入負荷を上
回らない。他方において、コンデンサ１１の放電
時間より短いON制御パルスUstによつて作動さ
せることができる。それにも拘わらず、パワトラ
ンジスタはコンデンサ１１が十分に放電されるま
での間は導通状態にとどまる。
従つて放電トランジスタ１３もパワトランジス
タ１も、U11がUrefより大きいかまたはUstがＵと
等しいかまたは両方の条件が満たされるに十分な
長さの間導通状態に保たれる。第６図の、コンデ
ンサ１１の充電状態を監視する比較装置は、その
他の実施例にも設けることができる。
タ１も、U11がUrefより大きいかまたはUstがＵと
等しいかまたは両方の条件が満たされるに十分な
長さの間導通状態に保たれる。第６図の、コンデ
ンサ１１の充電状態を監視する比較装置は、その
他の実施例にも設けることができる。
第１図は、単相の負荷に使用される、本発明の
切換装置の１実施例の回路図であり、第２図は２
相のインバータにおいて使用される、第１図の実
施例に相応する回路図であり、第３図はパワトラ
ンジスタのベース電流の経過を時間に依存して示
している電流波形図であり、第４図は本発明の切
換装置の第３実施例を示す回路図であり、第５図
は本発明の切換装置の第４実施例を示す回路図で
あり、第６図は本発明の切換装置の第５実施例の
回路図である。 １…パワトランジスタ、２…制御トランジス
タ、３，７…制御端子、１０，１５…ダイオー
ド、１１…コンデンサ、１２…放電抵抗、１３…
放電トランジスタ、１８…比較器。
切換装置の１実施例の回路図であり、第２図は２
相のインバータにおいて使用される、第１図の実
施例に相応する回路図であり、第３図はパワトラ
ンジスタのベース電流の経過を時間に依存して示
している電流波形図であり、第４図は本発明の切
換装置の第３実施例を示す回路図であり、第５図
は本発明の切換装置の第４実施例を示す回路図で
あり、第６図は本発明の切換装置の第５実施例の
回路図である。 １…パワトランジスタ、２…制御トランジス
タ、３，７…制御端子、１０，１５…ダイオー
ド、１１…コンデンサ、１２…放電抵抗、１３…
放電トランジスタ、１８…比較器。
Claims (1)
- 【特許請求の範囲】 １ 制御段によつて制御される、スイツチング素
子としてのパワトランジスタと、遮断時の負荷軽
減回路とを備え、該負荷軽減回路は、コンデンサ
および前記パワトランジスタと同方向に極性付け
られたダイオードから成る直列接続と前記パワト
ランジスタのコレクタ−エミツタ間を迂回する放
電区間とを有し、該放電区間はコンデンサに対す
る放電抵抗と前記パワトランジスタと同時に導通
制御される放電トランジスタとを備えており、そ
の際前記コンデンサとダイオードとから成る直列
接続が前記パワトランジスタのコレクタ−エミツ
タ間に並列に接続されている電子切換装置におい
て、コンデンサ１１の放電電流がパワトランジス
タ１のベース−エミツタ間を介して導かれるよう
にしたことを特徴とする電子切換装置。 ２ パワトランジスタ１のベース−エミツタ間
は、コンデンサ１１の放電区間に設けられている
特許請求の範囲第１項記載の電子切換装置。 ３ 放電トランジスタ１３のコレクタ−エミツタ
間は、パワトランジスタ１のコレクタとベースと
の間にあり、また放電抵抗１２はオーミツク抵抗
である特許請求の範囲第１項または第２項のいず
れか１つに記載の切換装置。 ４ パワトランジスタは放電トランジスタをも形
成する制御トランジスタ２とダーリントン回路に
接続形成されかつ放電抵抗１２は一方で前記制御
トランジスタ２のコレクタに直接接続され、また
他方で制御トランジスタ２の順方向に極性付けら
れているダイオード１５を介してパワトランジス
タ１のコレクタに接続されている特許請求の範囲
第１項ないし第４項のいずれかに記載の切換装
置。 ５ パワトランジスタ１は、コンデンサ１１の充
電状態に依存して、前記パワトランジスタ１がコ
ンデンサの放電状態においてのみ遮断可能である
ように制御される特許請求の範囲第１項ないし第
４項のいずれかに記載の切換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3240352A DE3240352C2 (de) | 1982-11-02 | 1982-11-02 | Elektronische Schaltvorrichtung |
| DE3240352.6 | 1982-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997224A JPS5997224A (ja) | 1984-06-05 |
| JPH0260093B2 true JPH0260093B2 (ja) | 1990-12-14 |
Family
ID=6177057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198408A Granted JPS5997224A (ja) | 1982-11-02 | 1983-10-25 | 電子切換装置 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4572969A (ja) |
| JP (1) | JPS5997224A (ja) |
| AU (1) | AU561286B2 (ja) |
| CA (1) | CA1236523A (ja) |
| CH (1) | CH660821A5 (ja) |
| DE (1) | DE3240352C2 (ja) |
| DK (1) | DK492383A (ja) |
| FI (1) | FI78585C (ja) |
| FR (1) | FR2535551A1 (ja) |
| GB (1) | GB2130831B (ja) |
| NL (1) | NL8303742A (ja) |
| SE (1) | SE455980B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208119A (ja) * | 1984-03-30 | 1985-10-19 | Hitachi Ltd | 容量性負荷の駆動回路 |
| DE3826087A1 (de) * | 1988-08-01 | 1990-02-08 | Hydac Technology Gmbh | Schaltungsanordnung bei endstufen fuer die steuerung von stellmagneten |
| DE3925654A1 (de) * | 1989-08-03 | 1991-02-07 | Schmidt Michael | Steuergeraet fuer wenigstens eine entladungslampe |
| US5045734A (en) * | 1990-06-08 | 1991-09-03 | Sundstrand Corporation | High power switch |
| JP3447543B2 (ja) * | 1998-02-02 | 2003-09-16 | 東芝トランスポートエンジニアリング株式会社 | 電力変換装置 |
| IL249408A0 (en) | 2016-12-06 | 2017-03-30 | Medimop Medical Projects Ltd | A device for transporting fluids for use with an infusion fluid container and a hand tool similar to a plunger to release a vial from it |
| IL254802A0 (en) | 2017-09-29 | 2017-12-31 | Medimop Medical Projects Ltd | A device with two vial adapters includes two identical perforated vial adapters |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3390282A (en) * | 1965-10-22 | 1968-06-25 | Nasa Usa | Passive synchronized spike generator with high input impedance and low output impedance and capacitor power supply |
| US3480799A (en) * | 1966-09-28 | 1969-11-25 | Bendix Corp | Pulse generator having fast rise time |
| US3787738A (en) * | 1972-09-28 | 1974-01-22 | Us Army | Pulse producing circuit |
| JPS50145840A (ja) * | 1974-05-11 | 1975-11-22 | ||
| DE2750720C2 (de) * | 1977-11-12 | 1982-08-12 | Wolfgang Prof. Dipl.-Ing. 6072 Dreieich Rona | Anordnung zur Verringerung der Steuerleistung einer Leistungsschalttransistorendstufe für sehr hohe Taktfrequenz |
| US4224535A (en) * | 1978-08-08 | 1980-09-23 | General Electric Company | Efficient base drive circuit for high current transistors |
| DE3007597C2 (de) * | 1980-02-28 | 1982-04-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schutzbeschaltungsanordnung für Halbleiterschalter |
| JPS56165418A (en) * | 1980-05-23 | 1981-12-19 | Nippon Denso Co Ltd | Semiconductor relay circuit |
| JPS5745722A (en) * | 1980-09-01 | 1982-03-15 | Origin Electric Co Ltd | High-speed turn-off circuit for semiconductor switch element |
| US4414479A (en) * | 1981-07-14 | 1983-11-08 | General Electric Company | Low dissipation snubber for switching power transistors |
| US4480201A (en) * | 1982-06-21 | 1984-10-30 | Eaton Corporation | Dual mode power transistor |
-
1982
- 1982-11-02 DE DE3240352A patent/DE3240352C2/de not_active Expired
-
1983
- 1983-09-26 CH CH5213/83A patent/CH660821A5/de not_active IP Right Cessation
- 1983-09-28 SE SE8305268A patent/SE455980B/sv not_active IP Right Cessation
- 1983-10-03 US US06/538,215 patent/US4572969A/en not_active Expired - Fee Related
- 1983-10-25 JP JP58198408A patent/JPS5997224A/ja active Granted
- 1983-10-27 DK DK492383A patent/DK492383A/da not_active Application Discontinuation
- 1983-10-31 AU AU20864/83A patent/AU561286B2/en not_active Ceased
- 1983-10-31 NL NL8303742A patent/NL8303742A/nl not_active Application Discontinuation
- 1983-10-31 FI FI833989A patent/FI78585C/fi not_active IP Right Cessation
- 1983-11-01 GB GB08329145A patent/GB2130831B/en not_active Expired
- 1983-11-02 CA CA000440268A patent/CA1236523A/en not_active Expired
- 1983-11-02 FR FR8317413A patent/FR2535551A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CH660821A5 (de) | 1987-06-15 |
| FI833989A (fi) | 1984-05-03 |
| DK492383A (da) | 1984-05-03 |
| US4572969A (en) | 1986-02-25 |
| GB8329145D0 (en) | 1983-12-07 |
| GB2130831B (en) | 1986-11-26 |
| DK492383D0 (da) | 1983-10-27 |
| FR2535551A1 (fr) | 1984-05-04 |
| NL8303742A (nl) | 1984-06-01 |
| DE3240352A1 (de) | 1984-05-10 |
| SE455980B (sv) | 1988-08-22 |
| GB2130831A (en) | 1984-06-06 |
| SE8305268D0 (sv) | 1983-09-28 |
| JPS5997224A (ja) | 1984-06-05 |
| SE8305268L (sv) | 1984-05-03 |
| FI78585C (fi) | 1989-08-10 |
| DE3240352C2 (de) | 1985-07-18 |
| FI78585B (fi) | 1989-04-28 |
| FI833989A0 (fi) | 1983-10-31 |
| AU561286B2 (en) | 1987-05-07 |
| CA1236523A (en) | 1988-05-10 |
| AU2086483A (en) | 1984-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| US7368972B2 (en) | Power transistor control device | |
| JPH0328847B2 (ja) | ||
| US4426589A (en) | Low-loss semiconductor switching circuit | |
| JPH0260093B2 (ja) | ||
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| US4238695A (en) | Comparator circuit having high speed, high current switching capability | |
| JPS6086916A (ja) | 電子切換装置 | |
| JP2902653B2 (ja) | 直流電源装置 | |
| SU520631A1 (ru) | Устройство дл форсировки активноиндуктивной нагрузки | |
| SU748630A1 (ru) | Устройство дл защиты электроустановки от перегрузки | |
| JPS625539B2 (ja) | ||
| JP3144654B2 (ja) | 誘導性負荷用出力回路 | |
| RU2013860C1 (ru) | Магнитно-транзисторный ключ | |
| JPH06106019B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH05146143A (ja) | 突入電流防止回路 | |
| JPH0214289Y2 (ja) | ||
| JPH0256037B2 (ja) | ||
| JPH03124260A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPS6016171A (ja) | ゲ−トタ−ンオフサイリスタの過電流保護回路 | |
| JPS6243915A (ja) | パワ−トランジスタの過電圧抑制回路 | |
| JPH07118906B2 (ja) | スナバ回路 | |
| JPH0226812B2 (ja) |