JPS6243915A - パワ−トランジスタの過電圧抑制回路 - Google Patents
パワ−トランジスタの過電圧抑制回路Info
- Publication number
- JPS6243915A JPS6243915A JP18312085A JP18312085A JPS6243915A JP S6243915 A JPS6243915 A JP S6243915A JP 18312085 A JP18312085 A JP 18312085A JP 18312085 A JP18312085 A JP 18312085A JP S6243915 A JPS6243915 A JP S6243915A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power
- transistor
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電力変換装置のスイッチング素子として用い
られるパワートランジスタの過電圧抑制回路に関する。
られるパワートランジスタの過電圧抑制回路に関する。
（従来の技術〕
かかるパワートランジスタではそれまでオンしていたも
のをオフすることで回路電流を遮断する時に、回路のイ
ンダクタンスに起因してトランジスタの両端に過電圧が
生じるのでこれを抑制する必要がある。
のをオフすることで回路電流を遮断する時に、回路のイ
ンダクタンスに起因してトランジスタの両端に過電圧が
生じるのでこれを抑制する必要がある。
このような対策として従来、第３図に示すようなスナバ
回路を用いる抑制方式が知られている。
回路を用いる抑制方式が知られている。
すなわち、第３図においてｌは電源、２は負荷、３は主
回路の配線インダクタンス、４はパワートランジスタで
あるが、このトランジスタ４のコレクタ・エミッタ間に
スナバ抵抗５とスナバコンデンサ６及びスナバダイオー
ド７のスナバ回路を接続している。
回路の配線インダクタンス、４はパワートランジスタで
あるが、このトランジスタ４のコレクタ・エミッタ間に
スナバ抵抗５とスナバコンデンサ６及びスナバダイオー
ド７のスナバ回路を接続している。
今、トランジスタ４が導通状態にあり、負荷電流■が流
れているとすると、この時コンデンサ６の電荷は抵抗５
を通して完全に放電され、コンデンサ６の電圧はＶｃ＝
Ｏとなる。
れているとすると、この時コンデンサ６の電荷は抵抗５
を通して完全に放電され、コンデンサ６の電圧はＶｃ＝
Ｏとなる。
このモードからトランジスタ４が遮断モードに移行し始
めると、負荷電流Ｉは、トランジスタ４からトランジス
タ４に並列に接続された抵抗５とコンデンサ６のＲＣ回
路（以下ＲＣスナバという）に転流する。この間負荷電
流は一定である。このモードはコンデンサ６の電圧Ｖｃ
が電源１の電圧Ｅと等しくなるまで続く。その後は、イ
ンダクタンス３ （Ｌ）に貯えられた電磁エネルギーが
コンデンサ６の静電エネルギに転化されるモードに移行
する。このモードでは負荷電流は減少するが、コンデン
サ電圧は増加する。インダクタンス３のエネルギーが完
全に放出されると負荷電流も０となる。この時トランジ
スタ４の両端電圧■ＣＥのピ〔発明が解決しようとする
問題点〕 前記トランジスタ４の両端電圧■ＣＥのピーク値Ｖ Ｃ
１！Ｐはトランジスタ４の絶対最大定格以下に抑制しな
ければならないので、電源電圧Ｅ、負荷電流１１配線イ
ンダクタンスしによってはコンデンサ６の容量Ｃを相当
大きくしなければならない。
めると、負荷電流Ｉは、トランジスタ４からトランジス
タ４に並列に接続された抵抗５とコンデンサ６のＲＣ回
路（以下ＲＣスナバという）に転流する。この間負荷電
流は一定である。このモードはコンデンサ６の電圧Ｖｃ
が電源１の電圧Ｅと等しくなるまで続く。その後は、イ
ンダクタンス３ （Ｌ）に貯えられた電磁エネルギーが
コンデンサ６の静電エネルギに転化されるモードに移行
する。このモードでは負荷電流は減少するが、コンデン
サ電圧は増加する。インダクタンス３のエネルギーが完
全に放出されると負荷電流も０となる。この時トランジ
スタ４の両端電圧■ＣＥのピ〔発明が解決しようとする
問題点〕 前記トランジスタ４の両端電圧■ＣＥのピーク値Ｖ Ｃ
１！Ｐはトランジスタ４の絶対最大定格以下に抑制しな
ければならないので、電源電圧Ｅ、負荷電流１１配線イ
ンダクタンスしによってはコンデンサ６の容量Ｃを相当
大きくしなければならない。
また、前記トランジスタ４が導通状態から遮断状態に移
行する時に、電源電圧Ｅ以上につきあげられたコンデン
サ６の電圧Ｃはやがてコンデンサ６の電荷が抵抗５を通
して放電されることによって電源電圧Ｅまで低下するが
、この放電過程におけるスナバ抵抗器の発生損失ＰＲｏ
ｆｆはインプラ。
行する時に、電源電圧Ｅ以上につきあげられたコンデン
サ６の電圧Ｃはやがてコンデンサ６の電荷が抵抗５を通
して放電されることによって電源電圧Ｅまで低下するが
、この放電過程におけるスナバ抵抗器の発生損失ＰＲｏ
ｆｆはインプラ。
タンスのエネルギーとほぼ同じであり、ＰＲｏｆｆ ＃
！伺、１’ ・ｆ （２）ｆ・・・くり返
し周波数 で表わされる。
！伺、１’ ・ｆ （２）ｆ・・・くり返
し周波数 で表わされる。
次に、トランジスタ４が中断状態から導通状態に移行す
る場合のスナバ抵抗器の発生損失ＰＲｏｎはコンデンサ
の蓄積エネルギーとほぼ同じであり、ＰＲｏｎ＃ＶｚＣ
Ｅ２ ・ｒ （３）で表わされる。前記（２
）（３）式より従来方式のスナバ抵抗の損失は ＰＲ＝Ｐｐ ｏｆｆ ＋ＰＲｏｎ ＝％ｔ、１２−ｆ＋％ｃＥ２ ・ｆ （４）と表さ
れる。
る場合のスナバ抵抗器の発生損失ＰＲｏｎはコンデンサ
の蓄積エネルギーとほぼ同じであり、ＰＲｏｎ＃ＶｚＣ
Ｅ２ ・ｒ （３）で表わされる。前記（２
）（３）式より従来方式のスナバ抵抗の損失は ＰＲ＝Ｐｐ ｏｆｆ ＋ＰＲｏｎ ＝％ｔ、１２−ｆ＋％ｃＥ２ ・ｆ （４）と表さ
れる。
これは、Ｌ、Ｉ、Ｃ，Ｅ、ｆに関係するものであるが、
特に高圧・大容量の変換器の場合、従来方式のスナバ抵
抗損失は相当大きく、スナバ回路の大形化は避けられな
かった。
特に高圧・大容量の変換器の場合、従来方式のスナバ抵
抗損失は相当大きく、スナバ回路の大形化は避けられな
かった。
本発明の目的は前記従来例の不都合を解消し、装置全体
を小形化できるパワートランジスタの過電圧抑制回路を
提供することにある。
を小形化できるパワートランジスタの過電圧抑制回路を
提供することにある。
本発明は前記目的を達成するため、パワートランジスタ
のコレクタ・ベース間に抵抗とコンデンサの直列回路を
接続し、この直列回路を介して負荷電流の一部をトラン
ジスタのベース回路に分流させることを要旨とするもの
である。
のコレクタ・ベース間に抵抗とコンデンサの直列回路を
接続し、この直列回路を介して負荷電流の一部をトラン
ジスタのベース回路に分流させることを要旨とするもの
である。
本発明によれば、従来のスナバ抵抗に相当する損失はパ
ワートランジスタ自体で熱として消費され、その結果、
スナバ回路を小形化できる。
ワートランジスタ自体で熱として消費され、その結果、
スナバ回路を小形化できる。
以下、図面について本発明の実施例を詳細に説明する。
第１図は本発明の抑制回路の一実施例を示す回路図で、
前記従来例を示す第３図と同一構成要素には同一参照番
号を付したものである。
前記従来例を示す第３図と同一構成要素には同一参照番
号を付したものである。
本発明は、従来のスナバ回路の代りに、パワートランジ
スタ４のコレクタ・ベース間に抵抗５とコンデンサ６の
直列回路を接続した。
スタ４のコレクタ・ベース間に抵抗５とコンデンサ６の
直列回路を接続した。
次に動作について説明すると、トランジスタ４をオフす
るためそのベース・エミッタ間に逆バイアスをかけると
逆バイアス電流が流れ、トランジスタ４は徐々に電圧を
もちはじめ負荷電流のうちの一部が抵抗５とコンデンサ
６との直列回路に流れコンデンサ６を充電する。この分
流は、負荷電流の１／ｈＦＥ ＣｈＰ［！： ）ランジ
スタの増幅率）の電流である。
るためそのベース・エミッタ間に逆バイアスをかけると
逆バイアス電流が流れ、トランジスタ４は徐々に電圧を
もちはじめ負荷電流のうちの一部が抵抗５とコンデンサ
６との直列回路に流れコンデンサ６を充電する。この分
流は、負荷電流の１／ｈＦＥ ＣｈＰ［！： ）ランジ
スタの増幅率）の電流である。
コンデンサ６の電圧Ｃが電源電圧Ｅまで到達すると、そ
の後はインダクタンスしに貯えられたエネルギーが放出
されるが、その時の電流も抵抗５とコンデンサ６の直列
回路に１ ／ ｈ ＦＢ、パワートランジスタ４に（１
−１／ ｈ ＦＩりの割合で分流され、（１−１／ｈＦ
Ｅ） Ｉ Ｘ （ＶｃＥ−Ｅ）の電力損失によってイ
ンダクタンスＬのエネルギーが消費される（ここでＶＣ
Ｅはトランジスタのコンデンサ・エミッタ間電圧、Ｅは
電源電圧である）。
の後はインダクタンスしに貯えられたエネルギーが放出
されるが、その時の電流も抵抗５とコンデンサ６の直列
回路に１ ／ ｈ ＦＢ、パワートランジスタ４に（１
−１／ ｈ ＦＩりの割合で分流され、（１−１／ｈＦ
Ｅ） Ｉ Ｘ （ＶｃＥ−Ｅ）の電力損失によってイ
ンダクタンスＬのエネルギーが消費される（ここでＶＣ
Ｅはトランジスタのコンデンサ・エミッタ間電圧、Ｅは
電源電圧である）。
このようにして、トランジスタ４のベース回路に負荷電
流を分流させることでスナバのモデルを作り、トランジ
スタの増幅作用を利用して、コレクタ電流を前記モデル
スナバ電流のほぼｈＦ［！倍（ｈｐＥ＞＞１）に自動的
にコントロールし、〔トランジスタ両端電圧が電源電圧
になるまでは負荷電流（＃コレクタ電流）はＩ・１／ｈ
ＦＥ−ｈＦＥ＝ １（一定）に自動的にコントロールさ
れる。〕配線インダクタンスのエネルギーが完全に放出
されるまではトランジスタ４を活性状態で動作させるも
のである。
流を分流させることでスナバのモデルを作り、トランジ
スタの増幅作用を利用して、コレクタ電流を前記モデル
スナバ電流のほぼｈＦ［！倍（ｈｐＥ＞＞１）に自動的
にコントロールし、〔トランジスタ両端電圧が電源電圧
になるまでは負荷電流（＃コレクタ電流）はＩ・１／ｈ
ＦＥ−ｈＦＥ＝ １（一定）に自動的にコントロールさ
れる。〕配線インダクタンスのエネルギーが完全に放出
されるまではトランジスタ４を活性状態で動作させるも
のである。
インダクタンスＬのエネルギーの放出が終ると負荷電流
が０となり遮断が完了する。
が０となり遮断が完了する。
第２図は本発明の他の実施例を示すもので、第１図にお
ける抵抗５の損失をほぼ半分にするために、抵抗５にダ
イオード７を並列に接続した。
ける抵抗５の損失をほぼ半分にするために、抵抗５にダ
イオード７を並列に接続した。
なお、トランジスタオフ過程におけるコレクタ・エミッ
タ間電圧はバイパス回路のコンデンサが電流１ ／ ｈ
ＦＥで充電される時の電圧上昇特性に合わせて上昇す
る。
タ間電圧はバイパス回路のコンデンサが電流１ ／ ｈ
ＦＥで充電される時の電圧上昇特性に合わせて上昇す
る。
以上述べたように本発明のパワートランジスタの過電圧
抑制回路は、パワートランジスタのスイッチオフ動作時
に、回路インダクタンスに貯えらようにしたので、従来
パワートランジスタに付属させて必要であったスナバ回
路を小形化できるものである。ところで、本発明によれ
ば、パワートランジスタ自体の損失は増加するが、一般
に冷却効率が抵抗より優れているので、装置全体として
は小形ですむ。
抑制回路は、パワートランジスタのスイッチオフ動作時
に、回路インダクタンスに貯えらようにしたので、従来
パワートランジスタに付属させて必要であったスナバ回
路を小形化できるものである。ところで、本発明によれ
ば、パワートランジスタ自体の損失は増加するが、一般
に冷却効率が抵抗より優れているので、装置全体として
は小形ですむ。
第１図は本発明のパワートランジスタの過電圧抑制回路
の実施例を示す回路図、第２図は他の実施例を示す要部
の回路図、第３図は従来例を示す回路図である。 １・・・電源 ２・・・負荷３・・・配線イ
ンダクタンス ４・・・パワートランジスタ ５・・・抵抗 ６・・・コンデンサ７・・・
ダイオード 出願人 富士電機株式会社 第１図 １憤源） ２（輿を） ５（ｆへ戊） ６（コシテ゛ンサン 第２図 第３図
の実施例を示す回路図、第２図は他の実施例を示す要部
の回路図、第３図は従来例を示す回路図である。 １・・・電源 ２・・・負荷３・・・配線イ
ンダクタンス ４・・・パワートランジスタ ５・・・抵抗 ６・・・コンデンサ７・・・
ダイオード 出願人 富士電機株式会社 第１図 １憤源） ２（輿を） ５（ｆへ戊） ６（コシテ゛ンサン 第２図 第３図
Claims (1)
- パワートランジスタのコレクタ・ベース間に抵抗とコン
デンサの直列回路を接続し、この直列回路を介して負荷
電流の一部をトランジスタのベース回路に分流させるこ
とを特徴とするパワートランジスタの過電圧抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312085A JPS6243915A (ja) | 1985-08-22 | 1985-08-22 | パワ−トランジスタの過電圧抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312085A JPS6243915A (ja) | 1985-08-22 | 1985-08-22 | パワ−トランジスタの過電圧抑制回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243915A true JPS6243915A (ja) | 1987-02-25 |
Family
ID=16130136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18312085A Pending JPS6243915A (ja) | 1985-08-22 | 1985-08-22 | パワ−トランジスタの過電圧抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243915A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244911A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | トランジスタの電流抑制回路 |
| JP2009122649A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Sdi Co Ltd | プラズマ表示装置およびその駆動装置と駆動方法 |
-
1985
- 1985-08-22 JP JP18312085A patent/JPS6243915A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244911A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | トランジスタの電流抑制回路 |
| JP2009122649A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Sdi Co Ltd | プラズマ表示装置およびその駆動装置と駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368972B2 (en) | Power transistor control device | |
| US4912622A (en) | Gate driver for a full-bridge lossless switching device | |
| US6434029B1 (en) | Boost topology having an auxiliary winding on the snubber inductor | |
| JPH07337000A (ja) | パワーコンバータ | |
| Jovanovic et al. | A new, soft-switched boost converter with isolated active snubber | |
| JPH02280667A (ja) | 自励発振コンバータ | |
| US5063488A (en) | Switching power source means | |
| US5991174A (en) | Snubber circuit for a rectifier, method of operation thereof and power converter employing the same | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| US4383292A (en) | Single-ended switching converter | |
| JP3280602B2 (ja) | 放電灯の点灯回路 | |
| US4426589A (en) | Low-loss semiconductor switching circuit | |
| JP3527636B2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| JPH05328714A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6243915A (ja) | パワ−トランジスタの過電圧抑制回路 | |
| JPH10210736A (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP3426070B2 (ja) | 共振形フォワードコンバータ | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH05260739A (ja) | フォワードコンバータ | |
| JP3229549B2 (ja) | 自励式スイッチング電源装置 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JPS61154479A (ja) | スイツチング駆動回路 | |
| JPS60213262A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2614056B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2002272128A (ja) | 半ブリッジ変換器用シャットダウン回路 |