JPH0244911A

JPH0244911A - トランジスタの電流抑制回路

Info

Publication number: JPH0244911A
Application number: JP19463488A
Authority: JP
Inventors: Shigeru Sugayama; 茂菅山; Tadaaki Kariya; 苅谷　忠昭; Tatsuo Shimura; 志村　辰男
Original assignee: Hitachi Ltd; Hitachi Haramachi Electronics Ltd
Current assignee: Hitachi Ltd; Hitachi Power Semiconductor Device Ltd
Priority date: 1988-08-05
Filing date: 1988-08-05
Publication date: 1990-02-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、トランジスタ回路の電流抑制回路に係り、特
に、定電流回路を構成するトランジスタの過電流を防止
するために用いて好適なトランジスタの電流抑制回路に
関する。

［従来の技術］トランジスタ回路における電流抑制回路に関する従来技
術として、例えば、ＣＱ出版株式会社、１９７２年発行
、［実用電子回路ハンドブック（１）」第３７７頁〜第
３７８頁に記載された技術が知られている。この従来技
術は、電源回路における定常動作での電流制限型の保護
回路に関するものであり、過渡状態での電流抑制を行い
得るものではない。

トランジスタによる定電流回路は、一般に、定電圧素子
を用いて構成されており、以下、この種定電流回路の従
来技術を図面により説明する。

第３図は従来技術による定電流回路の一例を示す回路図
である。第３図において、４はＮＰＮＩ〜ランジスタ、
５は抵抗、６，７はダイオードである。

この従来技術による回路は、定電圧素子として動作する
ダイオード６．７の作用により定電流化が行われる。す
なわち、いま、これらのダイオードロ、７のそれぞれの
順方向電圧をＶＦ、トランジスタ４のベース・エミッタ
間電圧をＶＢＥ、エミッタに接続される抵抗５の抵抗値
をＲＥ、コレクタへの印加電圧Ｖｃ、コレクタ電流■。

、エミッタ電流工。、ベース電流ＩＢＯ、トランジスタ
４の電流増幅率ｈＦＦとすれば、次に示す諸式が成り立
つ。

ＲＥ　・Ｉ　Ｅ十ＶＢＥ＝　２　ＶＦ　　　　　　　　
−−（１）Ｉ　Ｅ＝　（２ＶＦ　　ＶＢＥ）　／　ＲＥ
　　　　　＝・・・（２）Ｉ　Ｅ＝　Ｉ　ｃ／　ｈ　Ｆ
Ｅ＋　Ｉ　ｃ＝　Ｉｃ　（１／　ｈｐａ＋　１　）　　
　　　　−−（３）第３図に示す回路は、前記（４）式
に示すように、コレクタ電流がダイオード６．７の定電
圧として働く順方向電圧によって決定され、定電圧特性
を備えたものとなる。

ところで、一般に、！ヘラレジスタ４が高耐圧のトラン
ジスタ等の場合、その電流増幅率ｈＦＦは、比較的小さ
く、しかも、コレクタ印加電圧Ｖｃの大きさによって大
きく変動する。例えば、ｖｃが低い場合、ｈＦＥの値は
１０前後の値となり、また、Ｖｃが高い場合、ｈＦＦの
値は１．　Ｏ０前後となる。

このため、第３図に示す従来技術の回路は、トランジス
タ４がターンオンした場合、その直後のコレクタ電流が
大きくなってしまうという問題点があり、特に、この回
路の負荷が容量性負荷である場合、コレクタ電流が大き
く変動しやすいものとなる。また、定電圧動作をするダ
イオード６゜７の順方向電圧も、電圧印加時等の過渡状
態では、その電圧が上昇するという性質を有し、第３図
に示す回路は、これによっても、トランジスタ４のコレ
クタ電流が大きくなってしまう。

［発明が解決しようとする課題］前記ハンドブックに記載された従来技術は、前述したよ
うに、負荷接続時、電源投入時、回路起動時等に発生す
る過渡電流に対する電流制限保護に関する配慮がなされ
ておらず、パルス状の過渡電流により、電流制御用トラ
ンジスタや、負荷の破壊を生じさせるという問題点を有
している。

また、第３図に示したような定電流回路についても、前
述のように、全く同様な問題点を有している。

本発明の目的は、前述した従来技術の問題点を解決し、
定電流回路におけるトランジスタや、負荷の破壊を防止
することのできるトランジスタの電流抑制回路を提供す
ることにある。

［課題を解決するための手段］本発明によれば、前記目的は、電流を抑制すべきトラン
ジスタのコレクタとベースとの間に容量性素子を接続す
ることにより達成される。

［作用］トランジスタを用いる定電流回路においては、トランジ
スタのターンオン時及び負荷の接続時に、コレクタ・ベ
ース間電圧が減少する。このとき、このコレクタ電圧の
時間変化率と、コレクタとベースとの間に接続した容量
性素子の容量との積で決定される変位電流が容量性素子
を介して流れることになり、トランジスタのベース電流
が、この変位電流だけ減少する。

このため、トランジスタのコレクタ電流は、べ一一ス電流の減少に伴って減少し、１−ランジスタがター
ンオンするときに、過渡的に大きくなるコレクタ電流を
抑制することができる。

前述の作用は、トランジスタのターンオン時のみでなく
、負荷接続時等の過渡状態においても行われ、過渡状態
でのトランジスタのコレクタ電流を抑制することができ
る。

［実施例］以下、本発明によるトランジスタの電流抑制回路の実施
例を図面により詳細に説明する。

第１図は本発明の一実施例の構成を示す回路図である。

第１図において、１はコンデンサ、２はダイオード、３
は抵抗であり、他の符号は第３図の場合と同一である。

本発明の一実施例の回路は、第１図に示すように、ＮＰ
Ｎトランジスタ４のベース端子９に、ダイオード２のア
ノードと抵抗３の一端が接続され、前記抵抗３の他端と
前記ダイオード２のカソードが、コンデンサ１の一端に
接続され、該コンデンサ１の他端が、前記ＮＰＮトラン
ジスタ４のコレフタ端子８に接続され、前記ＮＰＮトラ
ンジスタ４のエミッタには抵抗５の一端が接続され、前
記ＮＰＮトランジスタ４のベースに、ダイオード６のア
ノードが接続され、タイオード６のカソードにダイオー
ド７のアノードが接続され、前記ダイオード７のカソー
ドと前記抵抗５の他端とが端子１０に接続されて構成さ
れている。

この回路に対する電源の供給と負荷の接続は、端子８と
端子１０の間に、負荷と電源とを直列に接続するように
行われてもよく、また、端子８と端子１０の間に、負荷
とスイッチ付の電源とを並列に接続するように行われて
もよい。一般に、前者の負荷は、誘導性負荷であり、後
者の負荷は、容量性負荷である場合が多い。

前述のように構成された本発明の一実施例において、い
ま、ＮＰＮトランジスタ４がオフ状態にあり、端子８を
正極とした電圧が端子１０との間に印加されているもの
とする。

この場合、コンデンサ１は、ＮＰＮトランジスタ４のコ
レクタ・ベース間電圧に充電されている。

この状態で、端子９を正極として端子１０の方向へ、ト
ランジスタ４をオン即動する電流が、端子９より流入す
ると、ＮＰＮトランジスタ４は、ターンオン動作を開始
する。このとき、ＮＰＮＩ−ランジスタ４のコレクタ・
ベース間電圧は、流入電流の立上りに応した電圧時間変
化率をもって低下してゆく。このため、コンデンサ」、
には、ダイオード２を電流通流パスとした変位電流が流
れ、端子９より流入した電流の一部がコンデンサ１に分
流し、ＮＰＮＩ−ランジスタ４のベースに流れる電流が
減少する。従って、ＮＰＮＩ−ランジスタ４に流れ始め
たコレクタ電流が抑制される。このような動作により、
第１図の回路は、ＮＰＮＩ〜ランジスタ４のターンオン
時における過渡的な過大電流を抑制することができる。

また、ＮＰＮトランジスタ４のターンオフ時には、コレ
クタ・ベース間の電圧が上昇するが、この場合、コンデ
ンサ１に流れる充電々流は、抵抗３を介して通流するた
め、この抵抗３の抵抗値により小さく抑えることができ
る。このため、第１一図に示す本発明の実施例は、ＮＰＮＩ−ランジスタ４の
ターンオフ特性に悪影響を発生させることがない。

第１図に示す本発明の実施例は、前述のような動作を行
うので、定電流源回路の定電流をパルス化した場合にも
、負荷及び定電流源回路のトランジスタ等のスイッチン
グ素子を過電流により破壊することがない。

前述は、ＮＰＮトランジスタ４がターンオン、あるいは
ターンオフする場合の動作であるが、次に、負荷の接、
断、電源の接、断等により、端子８の電位すなわちコレ
クタ電圧が変化したときの動作を説明する。

いま、端子８に印加されるコレクタ電圧が電圧時間変化
率ｄＶ／ｄｔをもって上昇するものとする。このとき、
もし、抵抗３がなく、コンデンサ１が直接ＮＰＮトラン
ジスタ４のベースに接続されているとすると、コンデン
サ１に流れる変位電流は、コンデンサ１の容量をＣとし
たとき、Ｃ−ｄＶ／ｄ　ｔ＞Ｏとなる。また、このとき
、ダイオード６，７のドロップ電圧は、そのターンオン
特性のため上昇する。このため、Ｎ　Ｐ　Ｎ　Ｉ−ラン
ジスタ４のコレクタ電流は、過渡的に上昇することにな
る。本発明の一実施例では、このような、コンデンサ１
を接続したことによる、コレクタ電圧上昇時のコレクタ
電流の過渡的な」二昇を防止するために、抵抗３が備え
られている。本発明の実施例は、この抵抗３の抵抗値に
より、前述したコンデンサ１に流れる変位電流が抑制さ
れることになり、この結果、ＮＰＮＩ〜ランジスタ４の
コレクタ電流の過渡的な上昇を抑制できることになる。

次に、端子８に印加されるコレクタ電圧が電圧時間変化
率ｄＶ／ｄｔをもって降下するものとする。このとき、
前述と同様に、コンデンサ１が直接Ｎ　Ｐ　Ｎ　ｌ−ラ
ンジスタ４のベースに接続されていれば、コンデンサ１
に流れる変位電流は、Ｃ−ｄＶ／ｄｔ＜Ｏとなる。また
、このとき、ダイオード６．７のドロップ電圧は低下す
る。そして、コンデンサ１の変位電流は、端子９から流
入するＮＰＮＩ−ランジスタ４のベース電流に対する分
流であり、コレクタ電流を小さくする方向に働く。従っ
て、この変位電流を抑制する必要はなく、本発明では、
ダイオード２を抵抗３と並列に接続することにより、こ
の変位電流のパスをダイオード２を介するように設定し
ている。

前述したように、第１図に示す本発明の実施例は、端子
８に印加されるコレクタ電圧が上昇する場合、あるいは
下降する場合にも、トランジスタ４に過渡的な過電流を
発生することがなく、電源、あるいは、負荷の接、断時
においても、１〜ランジスタあるいは負荷を破壊するこ
とがなくなる。

第２図は本発明の他の実施例の構成を示す回路図である
。第２図において、１１はＰＮＰトランジスタであり、
他の符号は第１図の場合と同一である。

第２図に示す本発明の他の実施例は、第１図に示す実施
例におけるＮＰＮトランジスタ４の代わりに、ＰＮＰト
ランジスタ１１を用いたものであり、第１図に示す実施
例の場合と同様な効果を奏するものである。また、この
実施例によれば、電源の正極側にスイッチを配置できる
という効果も奏することができる。

［発明の効果］以上説明したように、本発明によれば、トランジスタを
用いる定電流回路において、トランジスタのコレクタ・
ベース間電圧の減少時に発生するコレクタ電流の過電流
を低減することができるので、スイッチング時における
トランジスタ及び負荷の破壊を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、第２図
は本発明の他の実施例の構成を示す回路図、第３図は従
来技術による定電流回路の一例を示す回路図である。１・・・・コンデンサ、２，６．７　　　ダイオード、
３．５　・・抵抗、４・・・ＮＰＮトランジスタ、１１
・・・・ＰＮＰトランジスタ。

Claims

【特許請求の範囲】１、トランジスタのベース電位を一定に保持する定電圧
素子を備えるトランジスタによる定電流回路において、
前記トランジスタのコレクタとベースとの間に容量性素
子を接続したことを特徴とするトランジスタの電流抑制
回路。２、前記容量性素子に、さらに、ダイオードと抵抗との
並列回路が直列に接続され、この直並列回路が、前記ト
ランジスタのコレクタとベースとの間に接続されている
ことを特徴とする特許請求の範囲第１項記載のトランジ
スタの電流抑制回路。