JPH01282623A - 直流定電圧電源装置 - Google Patents
直流定電圧電源装置Info
- Publication number
- JPH01282623A JPH01282623A JP11147488A JP11147488A JPH01282623A JP H01282623 A JPH01282623 A JP H01282623A JP 11147488 A JP11147488 A JP 11147488A JP 11147488 A JP11147488 A JP 11147488A JP H01282623 A JPH01282623 A JP H01282623A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000006378 damage Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電流制限回路を備える直流定電圧電源装置に
関する。
関する。
（従来の技術）
第３図は従来の直流定電圧電源装置の回路構成図、第４
図はその負荷特性を示す図である。
図はその負荷特性を示す図である。
この第３図において、１は入力端子源を示し、入力電圧
源１の正極側にはＰＮＰ トランジスタ２のエミッタが
接続されている。このトランジスタ２はスイッチング素
子を構成しており、コレクタにコイル３を介して正極側
の出力端子４が接続されている。コイル３の両端にはダ
イオード５及びコンデンサ６が並列に接続されている。
源１の正極側にはＰＮＰ トランジスタ２のエミッタが
接続されている。このトランジスタ２はスイッチング素
子を構成しており、コレクタにコイル３を介して正極側
の出力端子４が接続されている。コイル３の両端にはダ
イオード５及びコンデンサ６が並列に接続されている。
トランジスタ２のベースには誤差アンプ７の出力側が接
続され、誤差アンプ７の非反転入力端子は出力端子４側
に接続されている。誤差アンプ７の反転入力端子には三
角波発振器８が接続されている。
続され、誤差アンプ７の非反転入力端子は出力端子４側
に接続されている。誤差アンプ７の反転入力端子には三
角波発振器８が接続されている。
負極側の出力端子９には電流制限回路１０が設けられて
いる。この電流制限回路１０は出力端子９と入力電圧源
１との間に挿入されている電流検出用抵抗１１と、この
抵抗１１に並列的に接続されている分圧用抵抗１２．１
３と、分圧用抵抗１２．１３間にベースが接続されてい
るＮＰＮトランジスタ１４とから成り、このトランジス
タ１４のエミッタは分圧用抵抗１２の一端に接続され、
そのコレクタは三角波発振器８の制御端子Ｃに接続され
ている。この制御端子Ｃ及びトランジスタ１４のコレク
タにはバイアス抵抗１５を介して内部電圧源１６が接続
されている。
いる。この電流制限回路１０は出力端子９と入力電圧源
１との間に挿入されている電流検出用抵抗１１と、この
抵抗１１に並列的に接続されている分圧用抵抗１２．１
３と、分圧用抵抗１２．１３間にベースが接続されてい
るＮＰＮトランジスタ１４とから成り、このトランジス
タ１４のエミッタは分圧用抵抗１２の一端に接続され、
そのコレクタは三角波発振器８の制御端子Ｃに接続され
ている。この制御端子Ｃ及びトランジスタ１４のコレク
タにはバイアス抵抗１５を介して内部電圧源１６が接続
されている。
以上の構成を有する直流定電圧電源装置において、誤差
アンプ７は出力電圧■。、と、三角波発振器８からの三
角波電圧とを比較し、三角波電圧のレベルが高い時間だ
けｒＬＪを出力してＰＮＰトランジスタ２を導通させる
。従って、導通期間においてはＰＮＰトランジスタ２の
コレクタ電圧がコイル３を介して出力端子４に出力電圧
■。。、として出力される。この導通期間には入力電圧
源１からの電流がコイル３を介してコンデンサ６に充電
される。
アンプ７は出力電圧■。、と、三角波発振器８からの三
角波電圧とを比較し、三角波電圧のレベルが高い時間だ
けｒＬＪを出力してＰＮＰトランジスタ２を導通させる
。従って、導通期間においてはＰＮＰトランジスタ２の
コレクタ電圧がコイル３を介して出力端子４に出力電圧
■。。、として出力される。この導通期間には入力電圧
源１からの電流がコイル３を介してコンデンサ６に充電
される。
また、誤差アンプ７がｒＨＪを出力している間において
はＰＮＰトランジスタ２は非導通状態に保持されている
が、この場合にはダイオード５がフライホイール・ダイ
オードとして作用するので、コイル３の蓄積エネルギー
によりコンデンサ６に充電された電流がコンデンサ６、
ダイオード５及びコイル３の経路を流れ、出力端子４に
出力電圧Ｖ。ｕｔが連続的に現われる。
はＰＮＰトランジスタ２は非導通状態に保持されている
が、この場合にはダイオード５がフライホイール・ダイ
オードとして作用するので、コイル３の蓄積エネルギー
によりコンデンサ６に充電された電流がコンデンサ６、
ダイオード５及びコイル３の経路を流れ、出力端子４に
出力電圧Ｖ。ｕｔが連続的に現われる。
出力電圧Ｖ。ｕｔが所定レベルより高い場合には誤差ア
ンプ７のｒＬＪ期間が短くなるので、ＰＮＰトランジス
タ２の導通期間も短くなる。これに対して、出力電圧■
。、が所定レベルより低い場合には誤差アンプ７のｒＬ
Ｊ期間が長くなるので、ＰＮＰトランジスタ２の導通期
間も長くなる。従って、ＰＮＰトランジスタ２の導通期
間の制御により出力電圧■。ｕｔを所定レベルに保持す
ることができる。
ンプ７のｒＬＪ期間が短くなるので、ＰＮＰトランジス
タ２の導通期間も短くなる。これに対して、出力電圧■
。、が所定レベルより低い場合には誤差アンプ７のｒＬ
Ｊ期間が長くなるので、ＰＮＰトランジスタ２の導通期
間も長くなる。従って、ＰＮＰトランジスタ２の導通期
間の制御により出力電圧■。ｕｔを所定レベルに保持す
ることができる。
一方、電流制限回路１０において、電流検出用抵抗１１
に負荷電流ＩＱが流れると、両端に電位差が生じるので
、この電位差は分圧用抵抗１２．１３にて分圧される。
に負荷電流ＩＱが流れると、両端に電位差が生じるので
、この電位差は分圧用抵抗１２．１３にて分圧される。
負荷電流ＩＱが設定した制限電流値Ｉｎ＋ｍ（第４図参
照）以下の場合分圧用抵抗１２．１３にて分圧された電
圧はＮＰＮトランジスタ１４のベース・エミッタ間飽和
電圧Ｖ。
照）以下の場合分圧用抵抗１２．１３にて分圧された電
圧はＮＰＮトランジスタ１４のベース・エミッタ間飽和
電圧Ｖ。
より小さい値になるので、該トランジスタ１４は動作し
ない。従って、三角波発振器８の制御端子Ｃが内部電圧
源１６にてｒＨＪに保持されるので、該発振器８より三
角波電圧が出力され、上述したようにスイッチング素子
としてのＰＮＰ トランジスタ２が断続的に導通制御さ
れる。
ない。従って、三角波発振器８の制御端子Ｃが内部電圧
源１６にてｒＨＪに保持されるので、該発振器８より三
角波電圧が出力され、上述したようにスイッチング素子
としてのＰＮＰ トランジスタ２が断続的に導通制御さ
れる。
これに対して、負荷電流ＩＱが制限電流値ｒ Ａｌ＋ｍ
より大きくなると、分圧用抵抗１２．１３にて分圧され
た電圧がＮＰＮトランジスタ１４のベース・エミッタ間
飽和電圧Ｖ、。よりも大きい値になるので、該トランジ
スタ１４が動作を開始し、コレクタ電圧が低下する。従
って、三角波発振器８の制御端子ＣがｒＬＪに変化する
ので、該発振器８の動作が停止し、三角波電圧が誤差ア
ンプ７に供給されなくなっている。よって、ＰＮＰトラ
ンジスタ２が非導通状態に保持されるので、第４図に示
すように、制限電流値Ｉ １１１１１位置で出力電圧Ｖ
。ｕｔが低下し、負荷電流ＩＱが減少する。
より大きくなると、分圧用抵抗１２．１３にて分圧され
た電圧がＮＰＮトランジスタ１４のベース・エミッタ間
飽和電圧Ｖ、。よりも大きい値になるので、該トランジ
スタ１４が動作を開始し、コレクタ電圧が低下する。従
って、三角波発振器８の制御端子ＣがｒＬＪに変化する
ので、該発振器８の動作が停止し、三角波電圧が誤差ア
ンプ７に供給されなくなっている。よって、ＰＮＰトラ
ンジスタ２が非導通状態に保持されるので、第４図に示
すように、制限電流値Ｉ １１１１１位置で出力電圧Ｖ
。ｕｔが低下し、負荷電流ＩＱが減少する。
尚、ＮＰＮトランジスタ１４のベース・エミッタ間飽和
電圧■ゎ。と制限電流値Ｉ （Ｌ、ｍとは、電流検出用
抵抗１１の抵抗値をＲ１！、分圧用抵抗１２．１３の抵
抗値をＲ１□、ＲＩ３とすると、次式のように表わすこ
とができる。
電圧■ゎ。と制限電流値Ｉ （Ｌ、ｍとは、電流検出用
抵抗１１の抵抗値をＲ１！、分圧用抵抗１２．１３の抵
抗値をＲ１□、ＲＩ３とすると、次式のように表わすこ
とができる。
Ｖｂｓ＝Ｒ＋＋Ｘ ＩＡ＋ｍ ＸＲ＋ｚ／ （Ｒ＋□＋
Ｒ１３）（発明が解決しようとする課題） しかし、上記した従来の直流定電圧電源装置では、負荷
短絡やハーフショートが生じた場合でもＰＮＰ トラン
ジスタ２が誤差アンプ７及び三角波発生器８にて制御さ
れて動作してしまう。そして、入力電圧源１の電圧なり
ｌｎ、コンデンサ６の両端電圧を■。、コイル３のイン
ダクタンスをり、ＰＮＰトランジスタ２の導通期間をＴ
。ｎとすると、該トランジスタ２に流れる電流工は、Ｉ
＝ （Ｖｌ、、−Ｖｃ）Ｔ、ｎ／Ｌで表わすことがで
きるが、負荷短絡等が生じた場合には出力電圧Ｖ ｏ
ｕ ｔが徐々に低下するので、導通期間Ｔ０゜が長くな
ってしまう。このため、ＰＮＰトランジスタ２に流れる
電流工が非常に大きくなり、該トランジスタ２が短期間
で劣化したり破壊される欠点があった。
Ｒ１３）（発明が解決しようとする課題） しかし、上記した従来の直流定電圧電源装置では、負荷
短絡やハーフショートが生じた場合でもＰＮＰ トラン
ジスタ２が誤差アンプ７及び三角波発生器８にて制御さ
れて動作してしまう。そして、入力電圧源１の電圧なり
ｌｎ、コンデンサ６の両端電圧を■。、コイル３のイン
ダクタンスをり、ＰＮＰトランジスタ２の導通期間をＴ
。ｎとすると、該トランジスタ２に流れる電流工は、Ｉ
＝ （Ｖｌ、、−Ｖｃ）Ｔ、ｎ／Ｌで表わすことがで
きるが、負荷短絡等が生じた場合には出力電圧Ｖ ｏ
ｕ ｔが徐々に低下するので、導通期間Ｔ０゜が長くな
ってしまう。このため、ＰＮＰトランジスタ２に流れる
電流工が非常に大きくなり、該トランジスタ２が短期間
で劣化したり破壊される欠点があった。
本発明は、このような問題点を解決するためになされた
もので、負荷短絡やハーフショートが生じてもスイッチ
ング素子が劣化したり破壊されることのない構造を有す
る直流定電圧電源装置を提供することを目的とする。
もので、負荷短絡やハーフショートが生じてもスイッチ
ング素子が劣化したり破壊されることのない構造を有す
る直流定電圧電源装置を提供することを目的とする。
（課題を解決するための手段）
本発明は、所定の電圧を出力するためのスイッチング素
子と、このスイッチング素子を制御する制御部と、負荷
電流が設定レベル以上に増加した時点で制御部に停止信
号を出力する電流制限回路とを備える直流定電圧電源装
置において、出力電圧を検出する電圧検出回路と、この
電圧検出回路が一定レベル以下の電圧を検出した時点で
電流制限回路に動作信号を供給して制御部に停止信号を
出力させる保護回路とを付加したことを特徴とする。
子と、このスイッチング素子を制御する制御部と、負荷
電流が設定レベル以上に増加した時点で制御部に停止信
号を出力する電流制限回路とを備える直流定電圧電源装
置において、出力電圧を検出する電圧検出回路と、この
電圧検出回路が一定レベル以下の電圧を検出した時点で
電流制限回路に動作信号を供給して制御部に停止信号を
出力させる保護回路とを付加したことを特徴とする。
（作用）
負荷短絡やハーフショートにて出力電圧が低下した場合
これを電圧検出回路にて検出し、この検出信号に基づい
て保護回路より電流制限回路に動作信号を供給する。電
流制限回路はこれにより制御部に停止信号を出力するの
で、スイッチング素子が非導通状態に保持される。
これを電圧検出回路にて検出し、この検出信号に基づい
て保護回路より電流制限回路に動作信号を供給する。電
流制限回路はこれにより制御部に停止信号を出力するの
で、スイッチング素子が非導通状態に保持される。
（実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
第１図は本発明に係る直流定電圧電源装置の回路構成図
、第２図はその負荷特性を示す図である。
、第２図はその負荷特性を示す図である。
この第１図において、１は入力電圧源を示し、入力電圧
源１の正極側にはＰＮＰトランジスタ２のエミッタが接
続されている。このトランジスタ２はスイッチング素子
を構成しており、コレクタにコイル３を介して正極側の
出力端子４が接続されている。コイル３の両端にはフラ
イホイール・ダイオード５及びコンデンサ６が並列に接
続されている。ＰＮＰトランジスタ２のベースには誤差
アンプ７の出力側が接続され、誤差アンプ７の非反転入
力端子は出力端子４側に接続されている。
源１の正極側にはＰＮＰトランジスタ２のエミッタが接
続されている。このトランジスタ２はスイッチング素子
を構成しており、コレクタにコイル３を介して正極側の
出力端子４が接続されている。コイル３の両端にはフラ
イホイール・ダイオード５及びコンデンサ６が並列に接
続されている。ＰＮＰトランジスタ２のベースには誤差
アンプ７の出力側が接続され、誤差アンプ７の非反転入
力端子は出力端子４側に接続されている。
誤差アンプ７の反転入力端子には三角波発振器８が接続
されている。
されている。
負極側の出力端子９には電流制限回路１０が設けられて
いる。この電流制限回路１０は出力端子９と入力端子源
ｌとの間に挿入されている電流検出用抵抗１１と、この
抵抗１１に並列的に接続されている分圧用抵抗１２．１
３と、分圧用抵抗１２．１３間にベースが接続されてい
るＮＰＮトランジスタ１４とから成る。トランジスタ１
４のエミッタは分圧用抵抗１２の一端に接続され、その
コレクタは三角波発振器８の制御端子Ｃに接続されてい
る。制御端子Ｃ及びトランジスタ１４のコレクタにはバ
イアス抵抗１５を介して内部電圧源１６が接続されてい
る。
いる。この電流制限回路１０は出力端子９と入力端子源
ｌとの間に挿入されている電流検出用抵抗１１と、この
抵抗１１に並列的に接続されている分圧用抵抗１２．１
３と、分圧用抵抗１２．１３間にベースが接続されてい
るＮＰＮトランジスタ１４とから成る。トランジスタ１
４のエミッタは分圧用抵抗１２の一端に接続され、その
コレクタは三角波発振器８の制御端子Ｃに接続されてい
る。制御端子Ｃ及びトランジスタ１４のコレクタにはバ
イアス抵抗１５を介して内部電圧源１６が接続されてい
る。
以上の構成は第３図に示す従来の直流定電圧電源装置と
同一構成である。
同一構成である。
さて、出力端子４と９との間には電圧検出回路２０が配
されている。この電圧検出回路２０は出力端子４にカソ
ード側が接続されているツェナーダイオード２１と、ツ
ェナーダイオード２１のアノード側に直列に接続されて
いる分圧用抵抗２２．２３とから成り、分圧用抵抗２３
の一端は出力端子９側に接続されている。ツェナーダイ
オード２１はそのツェナー電圧Ｖ工が、負荷電流工αが
制限電流値Ｉ Ｑ、、の範囲内において流れる場合に出
力電圧■。、よりも小さくなるように選定されている。
されている。この電圧検出回路２０は出力端子４にカソ
ード側が接続されているツェナーダイオード２１と、ツ
ェナーダイオード２１のアノード側に直列に接続されて
いる分圧用抵抗２２．２３とから成り、分圧用抵抗２３
の一端は出力端子９側に接続されている。ツェナーダイ
オード２１はそのツェナー電圧Ｖ工が、負荷電流工αが
制限電流値Ｉ Ｑ、、の範囲内において流れる場合に出
力電圧■。、よりも小さくなるように選定されている。
分圧用抵抗２２．２３の間にはＮＰＮトランジスタ２４
のベースが接続されている。このトランジスタ２４のエ
ミッタは出力端子９に接続され、そのコレクタにはバイ
アス抵抗１５を介して内部電圧源１６が接続されている
。また、このトランジスタ２４のコレクタには他のＮＰ
Ｎトランジスタ２５のベースが接続されている。このト
ランジスタ２５のコレクタは電流制限回路１０の分圧用
抵抗１３の一端に接続され、そのエミッタはＮＰＮ ト
ランジスタ１４のベースに接続されている。これらのＮ
ＰＮトランジスタ２４．２５は保護回路を構成している
。
のベースが接続されている。このトランジスタ２４のエ
ミッタは出力端子９に接続され、そのコレクタにはバイ
アス抵抗１５を介して内部電圧源１６が接続されている
。また、このトランジスタ２４のコレクタには他のＮＰ
Ｎトランジスタ２５のベースが接続されている。このト
ランジスタ２５のコレクタは電流制限回路１０の分圧用
抵抗１３の一端に接続され、そのエミッタはＮＰＮ ト
ランジスタ１４のベースに接続されている。これらのＮ
ＰＮトランジスタ２４．２５は保護回路を構成している
。
次に、本発明に係る直流定電圧電源装置の動作を説明す
るが、定電圧出力制御については従来と同一なので、そ
の説明を省略する。
るが、定電圧出力制御については従来と同一なので、そ
の説明を省略する。
先ず、負荷短絡等が生ぜずに、出力端子４より所定の出
力電圧■。ｕｔを得ている場合においては、この出力電
圧■。いがツェナーダイオード２１のツェナー電圧■２
よりも大きいので、分圧用抵抗２２．２３に電流が流れ
る。この場合保護回路を構成しているＮＰＮトランジス
タ２４のベース・エミッタ間飽和電圧Ｖｂｅは、分圧用
抵抗２２．２３の抵抗値をＲ２□、Ｒ２３とすると、次
式のように設定されている。
力電圧■。ｕｔを得ている場合においては、この出力電
圧■。いがツェナーダイオード２１のツェナー電圧■２
よりも大きいので、分圧用抵抗２２．２３に電流が流れ
る。この場合保護回路を構成しているＮＰＮトランジス
タ２４のベース・エミッタ間飽和電圧Ｖｂｅは、分圧用
抵抗２２．２３の抵抗値をＲ２□、Ｒ２３とすると、次
式のように設定されている。
’／ｂ−＜（Ｖ、、−ＶＪＲｚ３／（Ｒ２ｚ”Ｒｚ３）
・” （１）従って、分圧用抵抗２２．２３に電流
が流れた場合ＮＰＮトランジスタ２４は導通し、他のＮ
ＰＮトランジスタ２５を非導通状態に保持する。よって
、定常状態においては電流制限回路１０は従来と同一動
作を行なう。即ち、第２図に示すように、負荷電流Ｉ（
Ｌが設定した制限電流値Ｉへ、以下の場合分圧用抵抗１
２．１３にて分圧された電圧はＮＰＮトランジスタ１４
のベース・エミッタ間飽和電圧Ｖｂｓより小さい値にな
るので、該トランジスタ１４は動作しない。従って、三
角波発振器８の制御端子Ｃが内部電圧源１６にてｒＨＪ
に保持されるので、三角波電圧が出力され、ＰＮＰ）ラ
ンジスタ２が断続的に導通制御される。
・” （１）従って、分圧用抵抗２２．２３に電流
が流れた場合ＮＰＮトランジスタ２４は導通し、他のＮ
ＰＮトランジスタ２５を非導通状態に保持する。よって
、定常状態においては電流制限回路１０は従来と同一動
作を行なう。即ち、第２図に示すように、負荷電流Ｉ（
Ｌが設定した制限電流値Ｉへ、以下の場合分圧用抵抗１
２．１３にて分圧された電圧はＮＰＮトランジスタ１４
のベース・エミッタ間飽和電圧Ｖｂｓより小さい値にな
るので、該トランジスタ１４は動作しない。従って、三
角波発振器８の制御端子Ｃが内部電圧源１６にてｒＨＪ
に保持されるので、三角波電圧が出力され、ＰＮＰ）ラ
ンジスタ２が断続的に導通制御される。
これに対して、負荷電流Ｉｎが電源電流値Ｉ Ｑｌｌｌ
ｌより大きくなると、ＮＰＮ トランジスタ１４が動作
を開始し、そのコレクタ電圧が低下する。従って、三角
波発振器８の制御端子ＣがｒＬＪに変化し、三角波電圧
の供給が停止する。
ｌより大きくなると、ＮＰＮ トランジスタ１４が動作
を開始し、そのコレクタ電圧が低下する。従って、三角
波発振器８の制御端子ＣがｒＬＪに変化し、三角波電圧
の供給が停止する。
よって、ＰＮＰ ｔ−ランジスタ２が非導通状態に保持
され、制限電流値Ｉ Ｑ＋ｍ位置で出力電圧Ｖ。ｕｔが
低下し、負荷電流Ｉｎが制限電流値Ｉ ８１ｍ以下まで
減少する。
され、制限電流値Ｉ Ｑ＋ｍ位置で出力電圧Ｖ。ｕｔが
低下し、負荷電流Ｉｎが制限電流値Ｉ ８１ｍ以下まで
減少する。
さて、負荷短絡やハーフショートが生じると、負荷電流
Ｉｎが制限電流値工ＱＩ、、、の状態になり、出力電圧
■。、が低下する。
Ｉｎが制限電流値工ＱＩ、、、の状態になり、出力電圧
■。、が低下する。
この場合保護回路のＮＰＮトランジスタ２４におけるベ
ース・エミッタ間飽和電圧■ゎ。と出力電圧■。、との
関係が次式のようになると、ＮＰＮトランジスタ２４が
非導通状態となる。
ース・エミッタ間飽和電圧■ゎ。と出力電圧■。、との
関係が次式のようになると、ＮＰＮトランジスタ２４が
非導通状態となる。
Ｖｂｅ・（Ｖ＋−ＶＪＲｚ３／（Ｒｚｚ”Ｒｚ：＋）
・（２）ここで、ｖｌは出力電圧Ｖ。ｕｔの低下
した電圧を示している。
・（２）ここで、ｖｌは出力電圧Ｖ。ｕｔの低下
した電圧を示している。
このように、ＮＰＮトランジスタ２４が出力電圧Ｖ。ｕ
ｔの低下（Ｖ＋）で非導通状態になると、他のＮＰＮト
ランジスタ２５が導通する。従って、電流制限回路１０
のＮＰＮ トランジスタ１４も導通するので、三角波発
振器８からの三角波電圧の供給が停止し、ＰＮＰ トラ
ンジスタ２が非導通状態に保持される。よって、負荷短
絡やハーフショートが連続的に生じてもＰＮＰトランジ
スタ２の特性が劣化したり破壊されるのを防止すること
ができる。
ｔの低下（Ｖ＋）で非導通状態になると、他のＮＰＮト
ランジスタ２５が導通する。従って、電流制限回路１０
のＮＰＮ トランジスタ１４も導通するので、三角波発
振器８からの三角波電圧の供給が停止し、ＰＮＰ トラ
ンジスタ２が非導通状態に保持される。よって、負荷短
絡やハーフショートが連続的に生じてもＰＮＰトランジ
スタ２の特性が劣化したり破壊されるのを防止すること
ができる。
ところで、出力電圧Ｖ ｏ ｕ ｔが■１まで低下する
と、電流検出用抵抗１１に流れる負荷電流Ｉｎが、第２
図に示すように、■′α１□の制限電流値となる。そし
て、ＮＰＮトランジスタ２５のコレクタ・エミッタ間飽
和電圧をｖ０６、ＮＰＮトランジスタ１４のベース・エ
ミッタ間飽和電圧な■ｂ、、電流検出用抵抗１１の抵抗
値をＲ１とすると、出力電圧Ｖ。。、がＶｌまで低下し
た場合の上記制限電流値Ｉ ’Ｏ１ｅは次式のように表
わすことができる。
と、電流検出用抵抗１１に流れる負荷電流Ｉｎが、第２
図に示すように、■′α１□の制限電流値となる。そし
て、ＮＰＮトランジスタ２５のコレクタ・エミッタ間飽
和電圧をｖ０６、ＮＰＮトランジスタ１４のベース・エ
ミッタ間飽和電圧な■ｂ、、電流検出用抵抗１１の抵抗
値をＲ１とすると、出力電圧Ｖ。。、がＶｌまで低下し
た場合の上記制限電流値Ｉ ’Ｏ１ｅは次式のように表
わすことができる。
Ｖｂｅ ＋ Ｖｃｓ＝ Ｉ ’Ｑ１ｍＸ Ｒ１１”・（
３）尚、上記実施例において、出力電圧■。ｕｔの低下
を電圧検出回路２０にて多段に検出し、かつ保護回路に
て電流制限回路１０のインピーダンスを多段に変換させ
るようにすると、負荷電流工Ωをフの字型特性を持たせ
て制限することが可能である。
３）尚、上記実施例において、出力電圧■。ｕｔの低下
を電圧検出回路２０にて多段に検出し、かつ保護回路に
て電流制限回路１０のインピーダンスを多段に変換させ
るようにすると、負荷電流工Ωをフの字型特性を持たせ
て制限することが可能である。
（発明の効果）
以上説明したように、本発明によれば、出力電圧の低下
を電圧検出回路にて検出し、その検出信号により保護回
路から電流制限回路に動作信号を供給するようにしたの
で、電流制限回路の停止信号にて制御部を介してスイッ
チング素子を非導通状態に保持することができる。従っ
て、負荷短絡やハーフショートが生じてもスイッチング
素子の特性劣化や破壊が発生することのない信頼性を有
する直流定電圧電源装置を提供し得る。
を電圧検出回路にて検出し、その検出信号により保護回
路から電流制限回路に動作信号を供給するようにしたの
で、電流制限回路の停止信号にて制御部を介してスイッ
チング素子を非導通状態に保持することができる。従っ
て、負荷短絡やハーフショートが生じてもスイッチング
素子の特性劣化や破壊が発生することのない信頼性を有
する直流定電圧電源装置を提供し得る。
第１図及び第２図は本発明に係る直流定電圧電源装置の
回路構成図とその負荷特性を示す図、第３図及び第４図
は従来の直流定電圧電源装置の回路構成図とその負荷特
性を示す図である。 ２・・・ＰＮＰトランジスタ、３・・・コイル、５・・
・ダイオード、６・・・コンデンサ、７・・・誤差アン
プ、８・・・三角波発振器、１０・・・電流制限回路、
２０・・・電圧検出回路、２４．２５・・・ＮＰＮトラ
ンジスタ。 従辛ｆ：）装置の負荷りＭす図 第４図
回路構成図とその負荷特性を示す図、第３図及び第４図
は従来の直流定電圧電源装置の回路構成図とその負荷特
性を示す図である。 ２・・・ＰＮＰトランジスタ、３・・・コイル、５・・
・ダイオード、６・・・コンデンサ、７・・・誤差アン
プ、８・・・三角波発振器、１０・・・電流制限回路、
２０・・・電圧検出回路、２４．２５・・・ＮＰＮトラ
ンジスタ。 従辛ｆ：）装置の負荷りＭす図 第４図
Claims (1)
- 【特許請求の範囲】 所定の電圧を出力するためのスイッチング素子と、該ス
イッチング素子を制御する制御部と、負荷電流が設定レ
ベル以上に増加した時点で前記制御部に停止信号を出力
する電流制限回路とを備える直流定電圧電源装置におい
て、 出力電圧を検出する電圧検出回路と、 該電圧検出回路が一定レベル以下の電圧を検出した時点
で前記電流制限回路に前記停止信号を出力させるべく動
作信号を供給する保護回路とを含むことを特徴とする直
流定電圧電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111474A JPH0746291B2 (ja) | 1988-05-10 | 1988-05-10 | 直流定電圧電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111474A JPH0746291B2 (ja) | 1988-05-10 | 1988-05-10 | 直流定電圧電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01282623A true JPH01282623A (ja) | 1989-11-14 |
| JPH0746291B2 JPH0746291B2 (ja) | 1995-05-17 |
Family
ID=14562170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63111474A Expired - Lifetime JPH0746291B2 (ja) | 1988-05-10 | 1988-05-10 | 直流定電圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746291B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08223907A (ja) * | 1995-02-06 | 1996-08-30 | Internatl Business Mach Corp <Ibm> | 電源装置及び電源供給方法 |
| JP2004280136A (ja) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | 過電流制御回路を有する電源回路 |
| JP2006350722A (ja) * | 2005-06-16 | 2006-12-28 | Ricoh Co Ltd | 定電圧回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS569115U (ja) * | 1979-06-28 | 1981-01-26 | ||
| JPS6116619U (ja) * | 1984-07-05 | 1986-01-30 | 富士電気化学株式会社 | 過電流保護回路 |
-
1988
- 1988-05-10 JP JP63111474A patent/JPH0746291B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS569115U (ja) * | 1979-06-28 | 1981-01-26 | ||
| JPS6116619U (ja) * | 1984-07-05 | 1986-01-30 | 富士電気化学株式会社 | 過電流保護回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08223907A (ja) * | 1995-02-06 | 1996-08-30 | Internatl Business Mach Corp <Ibm> | 電源装置及び電源供給方法 |
| JP2004280136A (ja) * | 2003-03-12 | 2004-10-07 | Nanopower Solution Kk | 過電流制御回路を有する電源回路 |
| JP2006350722A (ja) * | 2005-06-16 | 2006-12-28 | Ricoh Co Ltd | 定電圧回路 |
| JP4688581B2 (ja) * | 2005-06-16 | 2011-05-25 | 株式会社リコー | 定電圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746291B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4176288A (en) | Zero voltage switching solid state relay | |
| EP0580923A1 (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising errors amplifiers | |
| US4420786A (en) | Polarity guard circuit | |
| EP0388616B1 (en) | Overcurrent protective circuit for electrostatic self-turn-off devices | |
| GB2027307A (en) | Transistor power amplifier protection circuit | |
| JPH0336956A (ja) | 直流変換装置 | |
| JPH0356023A (ja) | 直流電圧監視回路を備えた電流供給装置 | |
| JPH01282623A (ja) | 直流定電圧電源装置 | |
| US6104168A (en) | Low leakage low dropout transistor charging circuit | |
| US4270159A (en) | Transistor protection circuits | |
| JPH09508247A (ja) | 集積回路 | |
| JP3573201B2 (ja) | 直流電源回路の出力電流制限回路 | |
| JP2540759B2 (ja) | トランジスタ増幅器 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPS63239368A (ja) | 内燃機関点火装置 | |
| KR100264892B1 (ko) | 전류제한회로 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JPH01286672A (ja) | 電子塞流線輪 | |
| SU1030780A1 (ru) | Стабилизатор напр жени с защитой | |
| JP2000232732A (ja) | 給電系発振振幅抑制回路および発振検出装置 | |
| JPH0244911A (ja) | トランジスタの電流抑制回路 | |
| SU832546A1 (ru) | Стабилизатор посто нного напр -жЕНи | |
| SU1658269A1 (ru) | Устройство дл защиты от перегрузки в сети посто нного тока | |
| JPH1098880A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |