JP2540759B2 - トランジスタ増幅器 - Google Patents
トランジスタ増幅器Info
- Publication number
- JP2540759B2 JP2540759B2 JP5268195A JP26819593A JP2540759B2 JP 2540759 B2 JP2540759 B2 JP 2540759B2 JP 5268195 A JP5268195 A JP 5268195A JP 26819593 A JP26819593 A JP 26819593A JP 2540759 B2 JP2540759 B2 JP 2540759B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- voltage
- switch
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ増幅器に関
し、特にベースエミッタ耐圧が低いマイクロ波トランジ
スタを用いたエミッタ接地型のトランジスタ増幅器に関
するものである。
し、特にベースエミッタ耐圧が低いマイクロ波トランジ
スタを用いたエミッタ接地型のトランジスタ増幅器に関
するものである。
【０００２】
【従来の技術】従来のこの種のトランジスタ増幅器の例
としては、特開昭６０−１１２３０３号公報に開示の技
術があり、その例を図３に示す。
としては、特開昭６０−１１２３０３号公報に開示の技
術があり、その例を図３に示す。
【０００３】図３において、入力信号はベース入力抵抗
Ｒ3 を介してエミッタ接地トランジスタＴr1のベースへ
入力されており、そのコレクタから増幅出力が導出され
ている。このトランジスタＴr1のバイアス電圧ＶCCはス
イッチＳＷ1 及び抵抗Ｒ1 を介してトランジスタＴr1の
コレクタへ印加されると共に、更にツェナーダイオード
Ｄ1 及び抵抗Ｒ2 を介してベースへ印加されている。
Ｒ3 を介してエミッタ接地トランジスタＴr1のベースへ
入力されており、そのコレクタから増幅出力が導出され
ている。このトランジスタＴr1のバイアス電圧ＶCCはス
イッチＳＷ1 及び抵抗Ｒ1 を介してトランジスタＴr1の
コレクタへ印加されると共に、更にツェナーダイオード
Ｄ1 及び抵抗Ｒ2 を介してベースへ印加されている。
【０００４】ツェナーダイオードＤ1 はトランジスタＴ
r1のコレクタベース間に印加される逆電圧を制限するク
ランプ機能を有しており、トランジスタＴr1のコレクタ
ベース間保護を行っている。
r1のコレクタベース間に印加される逆電圧を制限するク
ランプ機能を有しており、トランジスタＴr1のコレクタ
ベース間保護を行っている。
【０００５】また、スイッチＳＷ1 はトランジスタＴr1
のバイアスのオンオフをバースト的に行うバーストスイ
ッチであり、入力信号が印加されていない不使用時に、
電力消費削減のためにオフとされるスイッチである。
のバイアスのオンオフをバースト的に行うバーストスイ
ッチであり、入力信号が印加されていない不使用時に、
電力消費削減のためにオフとされるスイッチである。
【０００６】図３においては、ツェナーダイオードＤ1
はＰＮ接合ダイオードであるために、浮遊容量を有して
おり、この容量が等価的にＣ1 で示されている。尚、ノ
イズ防止用に積極的に容量素子をツェナーダイオードＤ
1 に並列に接続する場合もある。
はＰＮ接合ダイオードであるために、浮遊容量を有して
おり、この容量が等価的にＣ1 で示されている。尚、ノ
イズ防止用に積極的に容量素子をツェナーダイオードＤ
1 に並列に接続する場合もある。
【０００７】
【発明が解決しようとする課題】従来のこの様なトラン
ジスタ増幅器においては、消費電力削減のためにスイッ
チＳＷ1 をバースト的にオンオフすることが行われる。
スイッチＳＷ1 がオンからオフになった場合を考える。
ジスタ増幅器においては、消費電力削減のためにスイッ
チＳＷ1 をバースト的にオンオフすることが行われる。
スイッチＳＷ1 がオンからオフになった場合を考える。
【０００８】スイッチＳＷ1 オフ後もトランジスタＴr1
のベースエミッタ電流ＩB は、短い期間ではあるが、抵
抗Ｒ2 を通って流れるために、コレクタエミッタ間電流
ＩCもその間流れることになる。尚、ＩC はＩB に比し
著しく大である。
のベースエミッタ電流ＩB は、短い期間ではあるが、抵
抗Ｒ2 を通って流れるために、コレクタエミッタ間電流
ＩCもその間流れることになる。尚、ＩC はＩB に比し
著しく大である。
【０００９】その結果、コンデンサＣ1 のコレクタ側端
子の電圧ＶC が、図４に示す如くベース側端子の電圧Ｖ
B に比べて急激に０Ｖ（グランド電位）に近付くことに
なる。
子の電圧ＶC が、図４に示す如くベース側端子の電圧Ｖ
B に比べて急激に０Ｖ（グランド電位）に近付くことに
なる。
【００１０】一方、コンデンサＣ1 にはスイッチＳＷ1
がオンの時に重電された電荷が蓄積され残っているの
で、 Ｖc1＝ＶC −ＶB ＞０ の電位差がコンデンサＣ1 の両端に発生している。Ｖc1
は略一定に維持されたままである。
がオンの時に重電された電荷が蓄積され残っているの
で、 Ｖc1＝ＶC −ＶB ＞０ の電位差がコンデンサＣ1 の両端に発生している。Ｖc1
は略一定に維持されたままである。
【００１１】よって、ＶC が０Ｖに近付くに従って、 ＶB ＝ＶC −Ｖc1 は負電圧になって行く。そのために、トランジスタＴr1
のベース電圧ＶBEがエミッタ電圧よりも低くなり、逆バ
イアス状態となる。この逆バイアス電圧の大きさは、Ｃ
1 の容量値や時定数，端子間電圧等で決まるが、場合に
よっては、トランジスタＴr1の規格を越えることがあ
り、トランジスタの破壊を招来する。特に、マイクロ波
帯のトランジスタはベースエミッタ間の逆耐圧が低いた
めに、問題が生じる。
のベース電圧ＶBEがエミッタ電圧よりも低くなり、逆バ
イアス状態となる。この逆バイアス電圧の大きさは、Ｃ
1 の容量値や時定数，端子間電圧等で決まるが、場合に
よっては、トランジスタＴr1の規格を越えることがあ
り、トランジスタの破壊を招来する。特に、マイクロ波
帯のトランジスタはベースエミッタ間の逆耐圧が低いた
めに、問題が生じる。
【００１２】また、図３の回路では、トランジスタに流
れる電流の異常を検出して電流制限をなす保護回路が必
要であり、回路が複雑化するという欠点もある。
れる電流の異常を検出して電流制限をなす保護回路が必
要であり、回路が複雑化するという欠点もある。
【００１３】本発明の目的は、簡単な構成でエミッタ接
地トランジスタの保護をなすことが可能なトランジスタ
増幅器を提供することである。
地トランジスタの保護をなすことが可能なトランジスタ
増幅器を提供することである。
【００１４】
【課題を解決するための手段】本発明によるトランジス
タ増幅器は、エミッタ接地トランジスタと、前記トラン
ジスタのコレクタ及びベースへのバイアス電圧をオンオ
フするスイッチ素子と、前記トランジスタのコレクタと
ベースとの間に設けられて前記トランジスタのベースコ
レクタ間電圧を制限するクランプ素子と、このクランプ
素子に並列に設けられた容量素子と、前記スイッチ素子
のオン時において前記容量素子に蓄積された蓄積電荷
を、前記スイッチ素子のオフ時に放電する放電手段とを
含むことを特徴とする。
タ増幅器は、エミッタ接地トランジスタと、前記トラン
ジスタのコレクタ及びベースへのバイアス電圧をオンオ
フするスイッチ素子と、前記トランジスタのコレクタと
ベースとの間に設けられて前記トランジスタのベースコ
レクタ間電圧を制限するクランプ素子と、このクランプ
素子に並列に設けられた容量素子と、前記スイッチ素子
のオン時において前記容量素子に蓄積された蓄積電荷
を、前記スイッチ素子のオフ時に放電する放電手段とを
含むことを特徴とする。
【００１５】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１６】図１は本発明の実施例の回路図であり、図
３と同等部分は同一符号により示している。本実施例に
おいて、図３の従来例と異なる部分は、コンデンサＣ1
のベース側端子とアース電位との間に一方向性素子であ
るダイオードＤ2 を挿入し、アノードをアースに、カソ
ードをコンデンサＣ1 に接続したものである。他の構成
については、図３の例と同一でありその説明は省略す
る。
３と同等部分は同一符号により示している。本実施例に
おいて、図３の従来例と異なる部分は、コンデンサＣ1
のベース側端子とアース電位との間に一方向性素子であ
るダイオードＤ2 を挿入し、アノードをアースに、カソ
ードをコンデンサＣ1 に接続したものである。他の構成
については、図３の例と同一でありその説明は省略す
る。
【００１７】スイッチＳＷ1 を用いバイアス電流をオン
オフさせるバースト動作中に、スイッチＳＷ1 がオンか
らオフになったとする。このとき、トランジスタＴr1の
ベースエミッタ電流ＩB はスイッチオフ後も少しの期間
流れるために、コレクタエミッタ電流ＩC もそれに応じ
て流れることは前述したとおりである。
オフさせるバースト動作中に、スイッチＳＷ1 がオンか
らオフになったとする。このとき、トランジスタＴr1の
ベースエミッタ電流ＩB はスイッチオフ後も少しの期間
流れるために、コレクタエミッタ電流ＩC もそれに応じ
て流れることは前述したとおりである。
【００１８】よって、コンデンサＣ1 のコレクタ側端子
の電圧ＶC は、図２に示す如く、ベース側端子の電圧Ｖ
B に比べ急激に０Ｖに近付く。一方、コンデンサＣ1 に
はスイッチＳＷ1 がオンのときに充電された電荷が残留
しており、 Ｖc1＝ＶC −ＶB ＞０ の電位差がその両端に残っていることになる。
の電圧ＶC は、図２に示す如く、ベース側端子の電圧Ｖ
B に比べ急激に０Ｖに近付く。一方、コンデンサＣ1 に
はスイッチＳＷ1 がオンのときに充電された電荷が残留
しており、 Ｖc1＝ＶC −ＶB ＞０ の電位差がその両端に残っていることになる。
【００１９】よって、ＶC が０Ｖに近付くにつれて、 ＶB ＝ＶC −Ｖc1 は負電圧となってゆく。ここで、ダイオードＤ2 がなけ
れぱ、トランジスタＴr1のベース電圧ＶBEがエミッタ電
圧である０Ｖよりも低下して逆バイアスが生じて、これ
がトランジスタＴr1の定格を越えると、トランジスタは
破損する。
れぱ、トランジスタＴr1のベース電圧ＶBEがエミッタ電
圧である０Ｖよりも低下して逆バイアスが生じて、これ
がトランジスタＴr1の定格を越えると、トランジスタは
破損する。
【００２０】しかしながら、本実施例では、ダイオード
Ｄ1 を設けているので、コンデンサＣ1 の蓄積電荷はト
ランジスタＴr1のベースへ放電されずにダイオードＤ2
のアノードからカソードを通る方向に流れ（ＩBE）、よ
ってトランジスタＴr1が逆バイアスから保護されること
になる。
Ｄ1 を設けているので、コンデンサＣ1 の蓄積電荷はト
ランジスタＴr1のベースへ放電されずにダイオードＤ2
のアノードからカソードを通る方向に流れ（ＩBE）、よ
ってトランジスタＴr1が逆バイアスから保護されること
になる。
【００２１】
【発明の効果】以上述べた如く、本発明によれば、バイ
アス電流オンオフスイッチのオフ時に生ずるトランジス
タへの過度の逆バイアスを、ダイオード一個を追加する
のみで防ぐことができるという効果がある。
アス電流オンオフスイッチのオフ時に生ずるトランジス
タへの過度の逆バイアスを、ダイオード一個を追加する
のみで防ぐことができるという効果がある。
【図１】本発明の実施例の回路図である。
【図２】図１の回路の各部電圧波形図である。
【図３】従来のトランジスタ増幅器の回路例図である。
【図４】図３の回路の各部電圧波形図である。
Ｔr1 トランジスタ Ｄ1 ツェナーダイオード Ｄ2 放電用ダイオード Ｃ1 コンデンサ Ｒ1 ，Ｒ2 ，Ｒ3 抵抗 ＳＷ1 スイッチ
Claims (3)
- 【請求項１】 エミッタ接地トランジスタと、前記トラ
ンジスタのコレクタ及びベースへのバイアス電圧をオン
オフするスイッチ素子と、前記トランジスタのコレクタ
とベースとの間に設けられて前記トランジスタのベース
コレクタ間電圧を制限するクランプ素子と、このクラン
プ素子に並列に設けられた容量素子と、前記スイッチ素
子のオン時において前記容量素子に蓄積された蓄積電荷
を、前記スイッチ素子のオフ時に放電する放電手段とを
含むことを特徴とするトランジスタ増幅器。 - 【請求項２】 前記クランプ素子はＰＮ接合ダイオード
であり、前記容量素子は前記ダイオードのＰＮ接合容量
であることを特徴とする請求項１記載のトランジスタ増
幅器。 - 【請求項３】 前記放電素子は前記蓄積電荷を放電する
一方向性素子であることを特徴とする請求項１または２
記載のトランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268195A JP2540759B2 (ja) | 1993-09-29 | 1993-09-29 | トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268195A JP2540759B2 (ja) | 1993-09-29 | 1993-09-29 | トランジスタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106862A JPH07106862A (ja) | 1995-04-21 |
| JP2540759B2 true JP2540759B2 (ja) | 1996-10-09 |
Family
ID=17455246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5268195A Expired - Fee Related JP2540759B2 (ja) | 1993-09-29 | 1993-09-29 | トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540759B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19640433C2 (de) * | 1996-09-30 | 2000-10-12 | Siemens Ag | Leistungsendstufe zum Schalten induktiver Verbraucher |
| KR100591062B1 (ko) * | 2002-05-20 | 2006-06-19 | 학교법인 한국정보통신학원 | 역방향 다이오드를 이용한 전치 왜곡형 선형 전력 증폭기 |
-
1993
- 1993-09-29 JP JP5268195A patent/JP2540759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106862A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734260A (en) | Short-circuit protection circuit | |
| EP0458332B1 (en) | Temperature detection circuit used in thermal shielding circuit | |
| CA2204212C (en) | Load actuation circuit with a surge protecting function | |
| US4481553A (en) | Protection circuit | |
| USRE37778E1 (en) | Current limiting circuit | |
| JP2540759B2 (ja) | トランジスタ増幅器 | |
| US5764088A (en) | Control circuit for an electronic switch, and a switch constituting an application thereof | |
| US3935513A (en) | Protective circuit for transistor amplifier | |
| US4368436A (en) | Overload protection device for power output circuits | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| KR0154824B1 (ko) | 히스테리시스 특성을 갖는 전류제한 보호회로 | |
| KR100264892B1 (ko) | 전류제한회로 | |
| US20030218496A1 (en) | Very small current generating ciruit | |
| JP4622085B2 (ja) | 台形波出力回路 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JP3111616B2 (ja) | 入力短絡保護回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JP3349340B2 (ja) | 増幅器 | |
| JPH01282623A (ja) | 直流定電圧電源装置 | |
| JP3624541B2 (ja) | ドライバ回路 | |
| JPH0847159A (ja) | 過電流保護回路 | |
| KR900009628Y1 (ko) | 오디오 앰프 보호회로 | |
| JPS6119536Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |