KR0154824B1

KR0154824B1 - 히스테리시스 특성을 갖는 전류제한 보호회로

Info

Publication number: KR0154824B1
Application number: KR1019950020492A
Authority: KR
Inventors: 최낙식; 홍경의
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-07-12
Filing date: 1995-07-12
Publication date: 1998-12-15
Also published as: KR970008768A

Abstract

이 발명은 히스테리시스(HYSTERSIS) 특성을 갖는 전류 제한 보호회로에 관한 것으로서, 더욱 상세하게 말하자면 비교기와 콘덴서의 정전 특성을 이용하여 회로가 감당할 수 있을 정도의 전류가 흐르면 동작하지 않고, 그 이상의 전류가 흐르면 제어하는 히스테리시스 특성을 갖는 전류 제한 보호 회로에 관한 것이다.

과전류가 인가되면, 전류 제한 보호 회로는 콘덴서(C62) 충전 시간 만큼의 히스테리시스 시간으로 지연되어 일시적이고 반복적인 과전류가 집적회로의 주회로에 인가되었을 때, 불안정한 동작을 피할 수 있고, 또한 과부하 전류에 의한 집접회로의 소손을 방지할 수 있는 효과를 가진 히스테리시스 특성을 갖는 전류 제한 보호 회로를 제공할 수 있다.

이 발명의 이러한 효과는 과부하 전류로 소손될 가능성이 있는 모든 집적 회로에서 보호 회로로 폭넓게 이용될 수 있다.

Description

히스테리시스 특성을 갖는 전류제한 보호회로

제1도는 종래의 전류제한 보호회로의 상세 회로도이고,

제2도는 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 전류제한 보호회로의 상세 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

50 : 제2차 제어 회로 60 : 히스테리시스 비교 회로

70 : 제1차 제어 회로 80 : 과전류 검출 회로

90 : 출력 회로

이 발명은 히스테리시스(HYSTERSIS) 특성을 갖는 전류 제한 보호회로에 관한 것으로서, 더욱 상세하게 말하자면 비교기와 콘덴서의 정전 특성을 이용하여 히스테리시스 특성을 갖는 회로를 구성하며 회로가 감당할 수 있을 정도의 전류가 흐르면 동작하지 않고, 그 이상의 전류가 흐르면 제어하는 히스테리시스 특성을 갖는 전류 제한 보호 회로에 관한 것이다.

여러개의 소자들이 하나의 인쇄 회로 기판상에 구성되어 있을 때, 회로상의 한 부분이 문제가 발생하여 과전류가 흐르거나, 회로상의 한 소자가 소손이 되면, 정상적으로 동작하는 다른 소자들도 영향을 받아 소손될 가능성이 있다. 특히 집적 회로 소자의 경우 과전류가 흘러 소손이 되면 저항과 같은 다른 수동 소자에 비해 경제적인 손실이 크며, 부품의 교환에 많은 어려움이 따른다.

이러한 이유로 상기한 집적회로의 소손을 방지하기 위해 보호회로를 장치한다.

이하, 첨부된 도면을 참조로 하여 종래의 전류 제한 보호 회로에 대하여 설명한다.

제1도는 종래의 기술인 전류 제한 보호회로의 상세 회로도이다.

제1도에 도시되어 있듯이, 종래의 기술인 전류 제한 보호 회로의 구성은,

회로에 과전류가 인가되면 전원(Vcc)에서 저항(R21)을 통하여 트랜지스터(Q31, Q32)가 동작하고, 저항(R24)에 일정한 전압이 걸리며, 상기 일정한 전압을 입력받아 트랜지스터(Q22)를 턴온시켜 트랜지스터(Q31)로 유입되는 전류 흐름을 차단하도록 하는 과전류 검출 신호를 출력하는 과전류 검출 회로(20)와, 과전류 이하의 범위내에서 집적 회로상의 주회로의 기능을 외부로 출력하는 기능의 출력 회로(30)로 이루어진다.

상기한 구성에 의한 종래의 전류 제한 보호 회로의 작용은 다음과 같다.

전류 제한 보호 회로상에 과전류가 인가되지 않으면, 전원(Vcc)에서 저항(21)을 통하여 트랜지스터(Q31)은 도통되나 저항(24) 양단의 전위가 트랜지스터(Q22)를 턴온시키지 못할 정도의 전압을 유지하도록 설계되어, 따라서 트랜지스터(Q22)도 도통되지 않으므로, 집적회로상의 주회로 및 룰력 회로는 제어를 받지 않고 동작을 한다.

이후에 집적 회로 외부의 회로에 문제가 발생하여 전류 제한 보호 회로내에 과전류가 인가되면, 상기 과전류는 저항(R24) 양단에 일정한 전위가 나타난다.

상기 전위는 트랜지스터(Q22)의 베이스에 전위를 인가하게 되어 과전류가 인가되지 않았을 때 턴오프 되어 있던 트랜지스터(Q22)를 턴 온시키며, 트랜지스터(Q22)가 턴온되면 전원(Vcc)에서는 저항(R21)을 통하여 트랜지스터(Q22)에 전류를 흐르게 하여, 결론적으로 집적회로의 주회로의 기능을 정지 하도록 하는 동작을 하게 된다.

그러나 상기한 종래의 전류 제한 보호 회로는, 출력에서 발생하는 과부하 전류의 일시적인 경우나, 지속적인 경우에 구분이 없이 제어 회로의 트랜지스터(Q22)가 동작이 되어 집적 회로를 보호하는데 문제점이 있다.

또한, 일시적이고 반복적인 과전류가 발생할 경우 상기 종래의 전류 제한 보호 회로는, 턴 온과 턴 오프를 즉 불필요한 동작을 반복하여, 집적 회로는 불안정한 상태가 발생하는 문제점이 있다.

따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 집적 회로상에 과전류가 인가되면, 과전류를 감지하는 즉시 동작하는 것이 아니고, 회로상에서 과전류를 감당할 수 있을 정도의 전류량을 설정하여, 설정된 양이 넘어서면 제어 동작을 하는, 또한 전류량이 정상적으로 돌아오면, 즉시 회로를 원상태로 동작하게 하는 히스테리시스 특성을 갖는 전류 제한 보호 회로를 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은,

외부 회로에서 과전류가 입력이 되면, 과전류에 의한 일정한 전위를 발생하고 상기 전위를 과전류 검출신호로 하여 상기 과전류 검출 신호를 출력하는 과전류 검출회로와,

상기 과전류 검출 신호를 입력받아, 전원에 흐르는 전류를 충전 수단에 충전하여 일정한 전위로 유지하게 하는 제1차 제어 회로와,

일단에는 상기 제1차 제어 회로의 상기 충전 수단에서 충전되는 일정한 전위를 입력받고, 다른 일단에는 기준 전압을 입력받아 상기 두 개의 전위를 비교하며, 상기 과전류 검출 회로에서 과전류가 검출될 경우, 제어 신호를 출력하는 히스테리시스 비교 회로와,

상기 히스테리시스 비교 회로의 출력을 입력받아 집적 회로상의 주회로에 흐르는 전류의 흐름을 제한하여 주는 제2차 제어 회로와,

집적 회로상에 주회로의 기능을 외부로 출력하는 출력 회로로로 이루어진다.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.

제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 히스테리시스 특성을 갖는 전류 제한 보호 회로의 구성은,

회로에 과전류가 인가되면 전원(Vcc)에서 저항(R72)를 통하여 다알링톤 회로(Q91, Q92)가 동작하고 저항(R83)에 일정한 전압이 걸리며, 상기 일정한 전압을 입력받아 트랜지스터(Q81)를 턴온시켜 트랜지스터(Q73)로 유입되는 전류 흐름을 차단하는 기능의 과전류 검출 신호를 출력하는 과전류 검출 회로(80)와,

과전류 검출 회로(80)에서 상기 과전류 검출 신호가 입력되지 않을 때, 즉 정상적으로 동작할 경우에는 트랜지스터(Q81)는 턴 오프되며, 따라서 비교기(OP61)는 로우 레벨의 신호가 출력이 되어 트랜지스터(Q52)가 턴오프되므로, 집적 회로의 주회로에 아무런 영향도 미치지 않으며, 상기 전류 검출 신호가 입력이 되면, 트랜지스터(Q81)를 턴 온시키고 트랜지스터(Q81)의 영향을 받아 트랜지스터(Q73)는 턴 오프 동작을 하는 제1차 제어 회로(70)와,

과전류 검출부(90)에서 과전류를 검출하고 제1차 제어 회로(70)에서 제어 동작을 하여 저항(R71)을 통하여 전류를 콘덴서(C75)에 충전을 시작하면서,

콘덴서(C75)에 양단의 전위가 증가하면서, 상기 전위는 비교 회로(60)에 비반전 입력단에 입력되고, 또한 비교기(OP61)의 반전 입력 단자에는 기준 전압(Vref)이 입력되며 일정시간 후에는, 비교기(OP61) 출력단에는 하이 신호가 출력이 되고, 또한 상기 과전류가 검출되지 않으면 로우 신호를 출력하는 히스테리시스 비교 회로(60)와,

트랜지스터(Q52)의 베이스는 히스테리시스 비교 회로(60)의 출력을 입력받아, 로우 상태 입력시 오프 상태, 즉 집적 회로의 주회로에 영향을 주지 않으며, 하이 상태 입력시, 즉 집적 회로의 주회로를 오프시키는 제2차 제어 회로(50)로와

직접 회로상의 주회로의 기능을 외부로 출력하는 기능을 하는 출력 회로(80)로 이루어진다.

보다 상세히 설명을 하면,

상기 제2차 제어 회로(50)는,

전원(Vcc)단과 트랜지스터(Q52) 콜렉터 사이에 연결되어 있는 저항(R51)과,

저항(R51)의 다른 일측단과 콜렉터가 연결되고, 에미터는 접지되는 트랜지스터(Q52)로 이루어진다.

상기 히스테리시스 비교 회로(60)는,

트랜지스터(Q52)의 베이스에 출력단이 연결 되고, 콘덴서(C75)의 플러스극은 비반전 입력단에 연결되고, 마이너스 극은 기준 전압(Vref)의 플러스 극에 연결되는 오피 앰프(OP61)와,

플러스 극은 오피 앰프(OP61)의 비반전 입력단에 연결되고, 마이너스 극은 접지되는 기준 전압(Vref)으로 이루어진다.

상기 제1차 제어 회로(70)는,

전원(Vcc)와 트랜지스터(Q73)의 콜렉터 사이에 연결되는 저항(R71)과,

전원(Vcc)와 트랜지스터(Q74)의 콜렉터 사이에 연결되는 저항(R72)과,

오피 앰프(OP61)의 반전 입력단에 플러스 극과 연결되고, 마이너스 극은 접지 되는 콘덴서(C75)와,

저항(R71)의 일측단과, 콘덴서(C75)의 플러스극과 콜렉터가 연결되고, 트랜지스터(Q81)의 콜렉터와 베이스가 연결되고, 에미터는 접지되는 트랜지스터(Q73)로 이루어진다.

상기 과전류 검출 회로(80)는,

트랜지스터(Q92)의 에미터와 외부 출력단 사이에 연결되어 있는 저항(R83)과, 트랜지스터(Q91)의 에미터와 외부 출력단 사이에 연결되어 있는 저항(R82)과,

저항(R72)의 일측단은 콜렉터에 연결되고, 에미터는 외부 출력단과 연결되는 트랜지스터(Q81)로 이루어진다.

상기 출력 회로(90)는,

전원(Vcc)와 콜렉터가 연결되고, 트랜지스터(Q52)의 콜렉터와 베이스가 연결되고, 트랜지스터(Q81)의 베이스와 에미터가 연결되는 트랜지스터(Q91)과,

전원(Vcc)와 콜렉터가 연결되고, 에미터는 저항(R83)의 일측단과, 트랜지스터(Q81)의 베이스에 연결되어 있는 트랜지스터(Q92)로 이루어진다.

상기한 구성에 의한, 이 발명의 실시예에 따른 작용은 다음과 같다.

회로가 정상적으로 동작할 경우에는, 트랜지스터(Q81, Q52)는 턴 오프되고, 트랜지스터(Q73)은 턴온되어, 전원(Vcc)에 의한 전류는 저항(R71)을 통하여 흐르므로, 집적 회로의 주회로 및 출력 회로가 정상으로 동작하여 전류 제한 보호 회로는 동작하지 않는다.

다음으로 설정된 이상의 과전류가 집적 회로내에 인가되면, 상기 과전류는 저항(R83)에 인가되어 저항(R83) 양단에 일정한 전위가 나타난다.

상기 전위는 트랜지스터(Q81)의 베이스에 전위를 인가하게 되어 과전류가 인가되지 않았을 때 턴오프되어 있던 트랜지스터(Q81)를 턴온시키며, 트랜지스터(Q81)가 턴 온되면, 저항(R51, R72)를 통하여 흐르는 전류는 트랜지스터(Q81)의 콜렉터로 입력되어 외부 회로(OUTPUT)로 흐르며, 트랜지스터(Q73)은 턴 오프되고, 전원(Vcc)에서 저항(R71)을 통하여 흐르는 전류는 콘덴서(C75)에 충전된다. 설계에 의해 지정된 시간이 경과한 후 전압이 증가하면 오피 앰프(OP61) 비반전 입력단의 기준 전압에 비하여 콘덴서(C75) 양단의 전압이 높으므로 비교기(OP61)는 하이 상태를 출력한다.

상기 하이 상태의 전위는 트랜지스터(Q52)의 베이스에 인가되어, 트랜지스터(Q52)을 도통시켜, 전원(Vcc)에서 저항(R51)을 통하여 흐르는 전류는 트랜지스터(Q52)을 통하여 접지로 흐르게 한다.

상기한 바와 같은 결과는 집적 회로의 주 회로의 기능을 외부로 출력하는 출력 회로의 전류 흐름을 의미하며 출력 회로의 전류 흐름을 차단함으로써 과전류로 인해 집적 회로가 소손되는 것을 방지한다.

이상에서와 같이 이 발명의 실시예에서,

과전류가 인가되면, 전류 제한 보호 회로는 콘덴서(C75) 충전 시간 만큼의 히스테리시스 시간으로 지연되어 일시적이고 반복적인 과전류가 집적회로에 인가되었을 때, 불안정한 동작을 피할 수 있고, 또한 과부하 전류에 의한 집적회로의 소손을 방지할 수 있는 효과를 가진 히스테리시스 특성을 갖는 전류 제한 보호 회로를 제공할 수 있다.

Claims

과전류에 의해 손실될 우려를 가지는 집적회로상의 주 회로를 보호하기 위한 전류 제한 보호 회로에 있어서, 외부 회로에서 과전류가 입력되면, 과전류에 의한 일정한 전위를 만들고 상기 전위를 과전류 검출 신호로 하여 상기 과전류 검출 신호를 출력하는 과전류 검출 회로와, 상기 과전류 검출 신호를 입력받아, 전원에 흐르는 전류를 충전하는 수단에 충전하여 일정한 전위로 유지하게 하는 제1차 제어 회로와, 일단에는 상기 제1차 제어 회로의 상기 충전 수단에서 충전되는 일정한 전위를 입력받고, 다른 일단에는 기준 전압을 입력받아 상기 두 개의 전위를 비교하며 상기 과전류 검출 회로에서 과전류가 검출될 경우, 제어 신호를 출력하는 히스테리시스 비교 회로와, 상기 히스테리시스 비교 회로의 출력을 입력받아 집적 회로상의 주회로에 흐르는 전류의 흐름을 제한하여 주는 제2차 제어 회로와, 상기 집적 회로상에 주회로의 기능을 외부로 출력하는 출력 회로로 이루어지는 것을 특징으로 하는 히스테리시스 특성을 갖는 전류 제한 회로.
제1항에 있어서, 상기 과전류 검출 회로는, 한 개의 트랜지스터로 구성하고, 상기 베이스에 해당하는 부분에 저항을 장치하며, 상기 저항에 걸리는 전위를 과전류 검출 신호로 하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전류 제한 회로.
제1항에 있어서, 상기 제1차 제어회로는, 두 개의 저항, 한 개의 트랜지스터, 콘덴서로 구성되어 상기 과전류 검출 회로에서 과전류 검출 신호가 인가되면, 상기 콘덴서에 전원에서 흐르는 전류를 충전하여 상기 콘덴서 양단에 일정한 전위를 갖게 하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전류 제한 회로.
제1항에 있어서, 상기 히스테리시스 비교 회로는, 비반전 입력단에는 상기 콘덴서 양단의 전위를 입력하고, 반전 입력단에는 기준 전압을 입력하여, 상기 과전류 검출 회로인가시 상기 콘덴서의 충전 시간만큼 지연된 이후에 동작하도록 하는, 즉 히스테리시스 특성을 갖도록 하여 동작하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전류 제한 회로.