JP2877661B2 - 光検出器 - Google Patents
光検出器Info
- Publication number
- JP2877661B2 JP2877661B2 JP12945593A JP12945593A JP2877661B2 JP 2877661 B2 JP2877661 B2 JP 2877661B2 JP 12945593 A JP12945593 A JP 12945593A JP 12945593 A JP12945593 A JP 12945593A JP 2877661 B2 JP2877661 B2 JP 2877661B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching transistor
- load
- comparator
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【0001】
【産業上の利用分野】本発明は、負荷の過電流を検出す
るのに好適な光検出器に関する。
るのに好適な光検出器に関する。
【0002】
【従来の技術】図2は一般的な光検出器である。図2に
おいて、(1)は発光ダイオード(発光素子)であり、
アノードは電源V1(5V)と接続され、カソードはス
イッチングトランジスタ(2)のコレクタエミッタ路を
介して接地されている。(3)は発光ダイオード(1)
を点灯又は消灯する駆動回路である。該駆動回路(3)
は、120μsec中で5μsecだけハイレベルとな
る駆動パルスを周期的に発生するものである。即ち、ハ
イレベルの駆動パルスが発生した時、スイッチングトラ
ンジスタ(2)が導通し、これに伴い、発光ダイオード
(1)が点灯して光信号を照射する。(4)は受光ダイ
オード(受光素子)であり、カソードは電源V1と接続
され、アノードは抵抗(5)を介して接地されている。
(6)はコンデンサであり、受光ダイオード(4)及び
抵抗(5)の接続点に接続され、受光ダイオード(4)
を流れる電流の直流成分を除去するものである。(7)
は増幅器であり、コンデンサ(6)を通過した交流成分
を増幅するものである。(8)は可変抵抗であり、増幅
器(7)の出力電圧を後段で適宜信号処理できる様に調
整するものである。(9)はコンデンサであり、可変抵
抗(8)のタップ点と接続され、可変抵抗(8)のタッ
プ点に現れる直流成分を除去するものである。(10)
は増幅器であり、コンデンサ(9)を通過した交流成分
を増幅するものである。(11)はリレー等の負荷であ
り、一端は電源V2(12V)と接続されている。(1
2)はスイッチングトランジスタであり、コレクタは負
荷(11)の他端と接続され、エミッタは抵抗(13)
を介して接地されている。(14)は信号処理回路であ
り、増幅器(10)の出力電圧に負荷(11)を駆動で
きる状態となる様に信号処理を施すものである。具体的
には、信号処理回路(14)は、増幅器(10)の出力
電圧の5μsecのハイレベル期間を数百μsecに引
き延ばし、負荷(11)が十分に追従して動作できる様
にしている。
おいて、(1)は発光ダイオード(発光素子)であり、
アノードは電源V1(5V)と接続され、カソードはス
イッチングトランジスタ(2)のコレクタエミッタ路を
介して接地されている。(3)は発光ダイオード(1)
を点灯又は消灯する駆動回路である。該駆動回路(3)
は、120μsec中で5μsecだけハイレベルとな
る駆動パルスを周期的に発生するものである。即ち、ハ
イレベルの駆動パルスが発生した時、スイッチングトラ
ンジスタ(2)が導通し、これに伴い、発光ダイオード
(1)が点灯して光信号を照射する。(4)は受光ダイ
オード(受光素子)であり、カソードは電源V1と接続
され、アノードは抵抗(5)を介して接地されている。
(6)はコンデンサであり、受光ダイオード(4)及び
抵抗(5)の接続点に接続され、受光ダイオード(4)
を流れる電流の直流成分を除去するものである。(7)
は増幅器であり、コンデンサ(6)を通過した交流成分
を増幅するものである。(8)は可変抵抗であり、増幅
器(7)の出力電圧を後段で適宜信号処理できる様に調
整するものである。(9)はコンデンサであり、可変抵
抗(8)のタップ点と接続され、可変抵抗(8)のタッ
プ点に現れる直流成分を除去するものである。(10)
は増幅器であり、コンデンサ(9)を通過した交流成分
を増幅するものである。(11)はリレー等の負荷であ
り、一端は電源V2(12V)と接続されている。(1
2)はスイッチングトランジスタであり、コレクタは負
荷(11)の他端と接続され、エミッタは抵抗(13)
を介して接地されている。(14)は信号処理回路であ
り、増幅器(10)の出力電圧に負荷(11)を駆動で
きる状態となる様に信号処理を施すものである。具体的
には、信号処理回路(14)は、増幅器(10)の出力
電圧の5μsecのハイレベル期間を数百μsecに引
き延ばし、負荷(11)が十分に追従して動作できる様
にしている。
【0003】図3は負荷(11)が過負荷状態となった
ことを検出する従来回路である。図3において、(3
5)(15)は電源V1及びアース間に直列接続された
抵抗であり、抵抗(35)(15)の分圧点には第1基
準電圧Vref1(1.5V)が発生する。(16)は第1
比較器であり、非反転入力端子には第1基準電圧Vref1
が印加され、反転入力端子にはスイッチングトランジス
タ(12)のベース電圧が印加される。尚、負荷(1
1)が通常状態で動作している時、第1比較器(16)
はハイレベルを出力する様になっている。(17)は定
電流源であり、電源V1が印加されて数μAの定電流を
供給するものである。即ち、定電流源(17)は数MΩ
の極めて大きい抵抗値を有しているのと等価となる。
(18)は放電路を形成するトランジスタであり、ベー
スはインバータ(19)を介して第1比較器(16)の
出力端子と接続され、コレクタエミッタ路は定電流源
(17)及びアース間に接続されている。尚、該トラン
ジスタ(18)が導通している時のコレクタエミッタ間
のオン抵抗は100Ω程度となる。(20)は定電流源
(17)及びアース間に接続されたコンデンサである。
該コンデンサ(20)は、定電流源(17)の抵抗値及
びコンデンサ(20)の容量で決定する時定数Tに従っ
て緩やかに充電を行い、又、トランジスタ(18)のオ
ン抵抗及びコンデンサ(20)の容量で決定する時定数
T’(<T)に従って急峻に放電を行う。(21)は第
2比較器であり、非反転入力端子には後述するヒステリ
シスを有する第2基準電圧Vref2(1.3V又は3.7
V)が印加され、反転入力端子にはコンデンサ(20)
の端子電圧が印加される。(22)(23)は電源V1
及びアース間に直列接続された抵抗であり、分圧点には
ヒステリシスを有する第2基準電圧Vref2が発生する。
(24)は第2比較器(21)の非反転入力端子及び出
力端子の間に接続された抵抗である。即ち、第2比較器
(21)がローレベルを出力している時、第2基準電圧
Vref2は抵抗(22)の単体及び抵抗(23)(24)
の並列体を分圧した1.3Vとなり、又、第2比較器
(21)がハイレベルを出力している時、第2基準電圧
Vref2は抵抗(22)(24)の並列体及び抵抗(2
3)の単体を分圧した3.7Vとなる。(25)はAN
Dゲートであり、一方の入力端子には信号処理回路(1
4)の出力SPが印加され、他方の入力端子には第2比
較器(21)の出力がインバータ(26)を介して印加
される。(27)(28)は定電流を供給するトランジ
スタであり、トランジスタ(27)のベースはANDゲ
ート(25)の出力端子と接続され、コレクタは電源V
2と接続されている。即ち、ANDゲート(25)がハ
イレベルを出力した時、トランジスタ(27)はエミッ
タから定電流を発生する。(29)(30)はトランジ
スタ(27)のエミッタ及びアース間に直列接続された
抵抗であり、分圧値がスイッチングトランジスタ(1
2)のベースに印加される様になっている。尚、抵抗
(29)(30)は、負荷(11)が通常動作している
時に分圧値が第1基準電圧Vref1未満となる様な値に設
定され、更に、トランジスタ(27)のエミッタ電流が
スイッチングトランジスタ(12)のベースに殆ど印加
される様な値に設定されている。
ことを検出する従来回路である。図3において、(3
5)(15)は電源V1及びアース間に直列接続された
抵抗であり、抵抗(35)(15)の分圧点には第1基
準電圧Vref1(1.5V)が発生する。(16)は第1
比較器であり、非反転入力端子には第1基準電圧Vref1
が印加され、反転入力端子にはスイッチングトランジス
タ(12)のベース電圧が印加される。尚、負荷(1
1)が通常状態で動作している時、第1比較器(16)
はハイレベルを出力する様になっている。(17)は定
電流源であり、電源V1が印加されて数μAの定電流を
供給するものである。即ち、定電流源(17)は数MΩ
の極めて大きい抵抗値を有しているのと等価となる。
(18)は放電路を形成するトランジスタであり、ベー
スはインバータ(19)を介して第1比較器(16)の
出力端子と接続され、コレクタエミッタ路は定電流源
(17)及びアース間に接続されている。尚、該トラン
ジスタ(18)が導通している時のコレクタエミッタ間
のオン抵抗は100Ω程度となる。(20)は定電流源
(17)及びアース間に接続されたコンデンサである。
該コンデンサ(20)は、定電流源(17)の抵抗値及
びコンデンサ(20)の容量で決定する時定数Tに従っ
て緩やかに充電を行い、又、トランジスタ(18)のオ
ン抵抗及びコンデンサ(20)の容量で決定する時定数
T’(<T)に従って急峻に放電を行う。(21)は第
2比較器であり、非反転入力端子には後述するヒステリ
シスを有する第2基準電圧Vref2(1.3V又は3.7
V)が印加され、反転入力端子にはコンデンサ(20)
の端子電圧が印加される。(22)(23)は電源V1
及びアース間に直列接続された抵抗であり、分圧点には
ヒステリシスを有する第2基準電圧Vref2が発生する。
(24)は第2比較器(21)の非反転入力端子及び出
力端子の間に接続された抵抗である。即ち、第2比較器
(21)がローレベルを出力している時、第2基準電圧
Vref2は抵抗(22)の単体及び抵抗(23)(24)
の並列体を分圧した1.3Vとなり、又、第2比較器
(21)がハイレベルを出力している時、第2基準電圧
Vref2は抵抗(22)(24)の並列体及び抵抗(2
3)の単体を分圧した3.7Vとなる。(25)はAN
Dゲートであり、一方の入力端子には信号処理回路(1
4)の出力SPが印加され、他方の入力端子には第2比
較器(21)の出力がインバータ(26)を介して印加
される。(27)(28)は定電流を供給するトランジ
スタであり、トランジスタ(27)のベースはANDゲ
ート(25)の出力端子と接続され、コレクタは電源V
2と接続されている。即ち、ANDゲート(25)がハ
イレベルを出力した時、トランジスタ(27)はエミッ
タから定電流を発生する。(29)(30)はトランジ
スタ(27)のエミッタ及びアース間に直列接続された
抵抗であり、分圧値がスイッチングトランジスタ(1
2)のベースに印加される様になっている。尚、抵抗
(29)(30)は、負荷(11)が通常動作している
時に分圧値が第1基準電圧Vref1未満となる様な値に設
定され、更に、トランジスタ(27)のエミッタ電流が
スイッチングトランジスタ(12)のベースに殆ど印加
される様な値に設定されている。
【0004】そして、負荷(11)が誤接続、経時変化
等の要因を受けて短絡してしまった場合、負荷(11)
の過電流に伴ってスイッチングトランジスタ(12)の
ベース電圧が第1基準電圧Vref1を越えたことを検出し
て、負荷(11)及びスイッチングトランジスタ(1
2)の信号路を周期的に遮断し、これより、スイッチン
グトランジスタ(12)の破壊を防止していた。
等の要因を受けて短絡してしまった場合、負荷(11)
の過電流に伴ってスイッチングトランジスタ(12)の
ベース電圧が第1基準電圧Vref1を越えたことを検出し
て、負荷(11)及びスイッチングトランジスタ(1
2)の信号路を周期的に遮断し、これより、スイッチン
グトランジスタ(12)の破壊を防止していた。
【0005】
【発明が解決しようとする課題】しかしながら、通常動
作からスイッチングトランジスタ(12)の保護動作へ
至る迄の過渡期に、保護動作の定常時に過電流がスイッ
チングトランジスタ(12)に断続的に流れる時間の数
倍の時間に亘って、過電流がスイッチングトランジスタ
(12)にそのまま流れ込んでしまい、最悪の場合にス
イッチングトランジスタ(12)を破壊してしまう問題
があった。
作からスイッチングトランジスタ(12)の保護動作へ
至る迄の過渡期に、保護動作の定常時に過電流がスイッ
チングトランジスタ(12)に断続的に流れる時間の数
倍の時間に亘って、過電流がスイッチングトランジスタ
(12)にそのまま流れ込んでしまい、最悪の場合にス
イッチングトランジスタ(12)を破壊してしまう問題
があった。
【0006】そこで、本発明は、通常動作からスイッチ
ングトランジスタの保護動作へ移行する過渡期に、スイ
ッチングトランジスタを確実に保護できる機能を備えた
光検出器を提供することを目的とする。
ングトランジスタの保護動作へ移行する過渡期に、スイ
ッチングトランジスタを確実に保護できる機能を備えた
光検出器を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、受光素子が発光素子から照射された光信号を受け
た時、該受光素子を流れる電流を増幅して電圧として取
り出す増幅器と、該増幅器の出力電圧に負荷を制御でき
る状態となる様に信号処理を施す信号処理回路と、該信
号処理回路の出力電圧に応じてスイッチングし、前記負
荷に電流を供給するスイッチングトランジスタと、を有
する光検出器において、前記スイッチングトランジスタ
の入力電圧及び第1基準電圧を比較する第1比較器と、
前記第1比較器の出力電圧に応じて充電又は放電を行う
充放電回路と、前記充放電回路の充放電電圧及びヒステ
リシスを有する第2基準電圧を比較する第2比較器と、
前記第2比較器の出力電圧に応じて前記信号処理回路及
び前記スイッチングトランジスタの信号路を接続又は遮
断するゲートと、前記負荷に過電流が流れた時、前記ス
イッチングトランジスタの入力電圧を、前記スイッチン
グトランジスタを保護できる前記第1基準電圧より高い
特定電圧に制限する制限回路と、を備えた点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、受光素子が発光素子から照射された光信号を受け
た時、該受光素子を流れる電流を増幅して電圧として取
り出す増幅器と、該増幅器の出力電圧に負荷を制御でき
る状態となる様に信号処理を施す信号処理回路と、該信
号処理回路の出力電圧に応じてスイッチングし、前記負
荷に電流を供給するスイッチングトランジスタと、を有
する光検出器において、前記スイッチングトランジスタ
の入力電圧及び第1基準電圧を比較する第1比較器と、
前記第1比較器の出力電圧に応じて充電又は放電を行う
充放電回路と、前記充放電回路の充放電電圧及びヒステ
リシスを有する第2基準電圧を比較する第2比較器と、
前記第2比較器の出力電圧に応じて前記信号処理回路及
び前記スイッチングトランジスタの信号路を接続又は遮
断するゲートと、前記負荷に過電流が流れた時、前記ス
イッチングトランジスタの入力電圧を、前記スイッチン
グトランジスタを保護できる前記第1基準電圧より高い
特定電圧に制限する制限回路と、を備えた点である。
【0008】
【作用】本発明によれば、負荷の過電流の発生に伴い、
光検出器が通常動作から保護動作へ移行する時及び保護
動作を実行する時において、スイッチングトランジスタ
のベース電圧は、制限回路で決まる値即ちスイッチング
トランジスタを保護できる範囲で第1基準電圧Vref1よ
り高い値に制限される。従って、スイッチングトランジ
スタのコレクタエミッタを流れる過電流を制限でき、ス
イッチングトランジスタを確実に保護できることにな
る。
光検出器が通常動作から保護動作へ移行する時及び保護
動作を実行する時において、スイッチングトランジスタ
のベース電圧は、制限回路で決まる値即ちスイッチング
トランジスタを保護できる範囲で第1基準電圧Vref1よ
り高い値に制限される。従って、スイッチングトランジ
スタのコレクタエミッタを流れる過電流を制限でき、ス
イッチングトランジスタを確実に保護できることにな
る。
【0009】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明の光検出器を示す図である。尚、図1
及び図3の中で同一素子には同一符号を付すことにす
る。図1において、(31)〜(33)及び(34)は
3段のダイオード及び保護抵抗(制限回路)であり、ス
イッチングトランジスタ(12)のベース及びアース間
に直列接続され、負荷(11)の過電流からスイッチン
グトランジスタ(12)を保護するものである。制限回
路の両端電圧は、スイッチングトランジスタ(12)を
保護でき且つ第1基準電圧Vref1より高い値に設定され
る。本実施例では、3段のダイオード及び0.1Ωの保
護抵抗を直列接続することで、2.2Ωに設定されてい
る。また、保護抵抗(34)は、負荷(11)が過電流
を発生した時にダイオード(31)〜(33)を流れる
電流を減衰させ、ダイオード(31)〜(33)を保護
する役目を有している。更に、保護抵抗(34)は、ダ
イオード(31)〜(33)のサイズを小さくして集積
回路の面積を縮小できる役目も有している。尚、ダイオ
ードの段数は仕様に応じて何段でも良く、ベースコレク
タを短絡したトランジスタをダイオードに代用しても良
い。
る。図1は本発明の光検出器を示す図である。尚、図1
及び図3の中で同一素子には同一符号を付すことにす
る。図1において、(31)〜(33)及び(34)は
3段のダイオード及び保護抵抗(制限回路)であり、ス
イッチングトランジスタ(12)のベース及びアース間
に直列接続され、負荷(11)の過電流からスイッチン
グトランジスタ(12)を保護するものである。制限回
路の両端電圧は、スイッチングトランジスタ(12)を
保護でき且つ第1基準電圧Vref1より高い値に設定され
る。本実施例では、3段のダイオード及び0.1Ωの保
護抵抗を直列接続することで、2.2Ωに設定されてい
る。また、保護抵抗(34)は、負荷(11)が過電流
を発生した時にダイオード(31)〜(33)を流れる
電流を減衰させ、ダイオード(31)〜(33)を保護
する役目を有している。更に、保護抵抗(34)は、ダ
イオード(31)〜(33)のサイズを小さくして集積
回路の面積を縮小できる役目も有している。尚、ダイオ
ードの段数は仕様に応じて何段でも良く、ベースコレク
タを短絡したトランジスタをダイオードに代用しても良
い。
【0010】以下、図1の動作を図4の波形図を基に説
明する。時刻t0において、負荷(11)が異常を来し
て過電流を発生した場合、抵抗(13)の両端電圧が過
電流に応じて上昇し、スイッチングトランジスタ(1
2)のベース電圧も抵抗(13)の両端電圧の上昇分だ
け上昇する。ところが、スイッチングトランジスタ(1
2)のベース電圧が2.2Vまで上昇すると、ダイオー
ド(31)(32)(33)がオンし、スイッチングト
ランジスタ(12)のベース電圧は2.2Vに制限さ
れ、そのコレクタエミッタ電流も制限される。従って、
スイッチングトランジスタ(12)の保護動作の過渡期
に、スイッチングトランジスタ(12)の破壊を防止で
きることになる。この時、スイッチングトランジスタ
(12)のベース電圧が第1基準電圧Vref1より高い
為、第1比較器(16)の出力がローレベルとなり、ト
ランジスタ(18)がオンする。従って、コンデンサ
(20)は、トランジスタ(18)のオン抵抗及びコン
デンサ(20)の容量で決定する時定数T’で放電を行
う。
明する。時刻t0において、負荷(11)が異常を来し
て過電流を発生した場合、抵抗(13)の両端電圧が過
電流に応じて上昇し、スイッチングトランジスタ(1
2)のベース電圧も抵抗(13)の両端電圧の上昇分だ
け上昇する。ところが、スイッチングトランジスタ(1
2)のベース電圧が2.2Vまで上昇すると、ダイオー
ド(31)(32)(33)がオンし、スイッチングト
ランジスタ(12)のベース電圧は2.2Vに制限さ
れ、そのコレクタエミッタ電流も制限される。従って、
スイッチングトランジスタ(12)の保護動作の過渡期
に、スイッチングトランジスタ(12)の破壊を防止で
きることになる。この時、スイッチングトランジスタ
(12)のベース電圧が第1基準電圧Vref1より高い
為、第1比較器(16)の出力がローレベルとなり、ト
ランジスタ(18)がオンする。従って、コンデンサ
(20)は、トランジスタ(18)のオン抵抗及びコン
デンサ(20)の容量で決定する時定数T’で放電を行
う。
【0011】時刻t1において、コンデンサ(20)の
両端電圧が低い第2基準電圧Vref2まで下降すると、第
2比較器(21)の出力がハイレベルとなり、ANDゲ
ート(25)は閉状態となる。従って、信号処理回路
(14)の出力SPに関係なく、トランジスタ(27)
(28)がオフし、スイッチングトランジスタ(12)
もオフする。この時、スイッチングトランジスタ(1
2)のベース電圧が0Vとなる為、第1比較器(16)
の出力がハイレベルとなり、トランジスタ(18)がオ
フする。従って、コンデンサ(20)は、定電流源(1
7)の抵抗値及びコンデンサ(20)の容量で決定する
時定数Tで充電を行う。
両端電圧が低い第2基準電圧Vref2まで下降すると、第
2比較器(21)の出力がハイレベルとなり、ANDゲ
ート(25)は閉状態となる。従って、信号処理回路
(14)の出力SPに関係なく、トランジスタ(27)
(28)がオフし、スイッチングトランジスタ(12)
もオフする。この時、スイッチングトランジスタ(1
2)のベース電圧が0Vとなる為、第1比較器(16)
の出力がハイレベルとなり、トランジスタ(18)がオ
フする。従って、コンデンサ(20)は、定電流源(1
7)の抵抗値及びコンデンサ(20)の容量で決定する
時定数Tで充電を行う。
【0012】時刻t2において、コンデンサ(20)の
両端電圧が高い第2基準電圧Vref2まで上昇すると、第
2比較器(21)の出力がローレベルとなり、ANDゲ
ート(25)が開状態となる。従って、信号処理回路
(14)の出力SPに応じて、トランジスタ(27)
(28)がオンし、スイッチングトランジスタ(12)
もオンする。この時、スイッチングトランジスタ(1
2)のベース電圧が第1基準電圧Vref1より再び高くな
る為、第1比較器(16)の出力がローレベルとなり、
トランジスタ(18)がオンする。従って、コンデンサ
(20)は、時定数T’で再び放電を始める。尚、この
動作は、負荷(11)の過電流が解消されるまで断続的
に繰り返される。
両端電圧が高い第2基準電圧Vref2まで上昇すると、第
2比較器(21)の出力がローレベルとなり、ANDゲ
ート(25)が開状態となる。従って、信号処理回路
(14)の出力SPに応じて、トランジスタ(27)
(28)がオンし、スイッチングトランジスタ(12)
もオンする。この時、スイッチングトランジスタ(1
2)のベース電圧が第1基準電圧Vref1より再び高くな
る為、第1比較器(16)の出力がローレベルとなり、
トランジスタ(18)がオンする。従って、コンデンサ
(20)は、時定数T’で再び放電を始める。尚、この
動作は、負荷(11)の過電流が解消されるまで断続的
に繰り返される。
【0013】以上より、負荷(11)から過電流が発生
しても、スイッチングトランジスタ(12)のコレクタ
エミッタを流れる過電流を制限し、且つ、スイッチング
トランジスタ(12)を断続的に駆動する様にしたの
で、光検出器が通常動作から保護動作へ移行する時及び
保護動作を実行する時に、スイッチングトランジスタ
(12)が破壊されるのを確実に防止できる。
しても、スイッチングトランジスタ(12)のコレクタ
エミッタを流れる過電流を制限し、且つ、スイッチング
トランジスタ(12)を断続的に駆動する様にしたの
で、光検出器が通常動作から保護動作へ移行する時及び
保護動作を実行する時に、スイッチングトランジスタ
(12)が破壊されるのを確実に防止できる。
【0014】
【発明の効果】本発明によれば、負荷の過電流の発生に
伴い、光検出器が通常動作から保護動作へ移行する時及
び保護動作を実行する時において、スイッチングトラン
ジスタのベース電圧は、制限回路で決まる値即ちスイッ
チングトランジスタを保護できる範囲で第1基準電圧V
ref1より高い値に制限される。従って、スイッチングト
ランジスタのコレクタエミッタを流れる過電流を制限で
き、スイッチングトランジスタを確実に保護できる利点
が得られる。
伴い、光検出器が通常動作から保護動作へ移行する時及
び保護動作を実行する時において、スイッチングトラン
ジスタのベース電圧は、制限回路で決まる値即ちスイッ
チングトランジスタを保護できる範囲で第1基準電圧V
ref1より高い値に制限される。従って、スイッチングト
ランジスタのコレクタエミッタを流れる過電流を制限で
き、スイッチングトランジスタを確実に保護できる利点
が得られる。
【図1】本発明の保護機能を備えた光検出器を示す図で
ある。
ある。
【図2】光検出器の全体を示す図である。
【図3】従来の保護機能を備えた光検出器を示す図であ
る。
る。
【図4】図1の各部波形を示す図である。
(1) 発光ダイオード (4) 受光ダイオード (10) 増幅器 (11) 負荷 (12) スイッチングトランジスタ (14) 信号処理回路 (16) 第1比較器 (18) トランジスタ (20) コンデンサ (21) 第2比較器 (25) ANDゲート (31)〜(33) ダイオード (34) 保護抵抗
Claims (2)
- 【請求項1】 受光素子が発光素子から照射された光信
号を受けた時、該受光素子を流れる電流を増幅して電圧
として取り出す増幅器と、該増幅器の出力電圧に負荷を
制御できる状態となる様に信号処理を施す信号処理回路
と、該信号処理回路の出力電圧に応じてスイッチング
し、前記負荷に電流を供給するスイッチングトランジス
タと、を備えた光検出器において、 前記スイッチングトランジスタの入力電圧及び第1基準
電圧を比較する第1比較器と、 前記第1比較器の出力電圧に応じて充電又は放電を行う
充放電回路と、 前記充放電回路の充放電電圧及びヒステリシスを有する
第2基準電圧を比較する第2比較器と、 前記第2比較器の出力電圧に応じて前記信号処理回路及
び前記スイッチングトランジスタの信号路を接続又は遮
断するゲートと、 前記負荷に過電流が流れた時、前記スイッチングトラン
ジスタの入力電圧を、前記スイッチングトランジスタを
保護できる前記第1基準電圧より高い特定電圧に制限す
る制限回路と、 を備えたことを特徴とする光検出器。 - 【請求項2】 前記制限回路は、前記特定電圧を決定す
る少なくとも1個のダイオード機能素子及び該ダイオー
ド機能素子の保護抵抗を含む直列回路であり、前記スイ
ッチングトランジスタのベース及びアース間に接続され
て成ることを特徴とする請求項1記載の光検出器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12945593A JP2877661B2 (ja) | 1993-05-31 | 1993-05-31 | 光検出器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12945593A JP2877661B2 (ja) | 1993-05-31 | 1993-05-31 | 光検出器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06338774A JPH06338774A (ja) | 1994-12-06 |
JP2877661B2 true JP2877661B2 (ja) | 1999-03-31 |
Family
ID=15009916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12945593A Expired - Fee Related JP2877661B2 (ja) | 1993-05-31 | 1993-05-31 | 光検出器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2877661B2 (ja) |
-
1993
- 1993-05-31 JP JP12945593A patent/JP2877661B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06338774A (ja) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2999887B2 (ja) | Igbtの過電流保護回路及び半導体集積回路装置 | |
US10700678B2 (en) | Drive control circuit for power semiconductor element | |
US7158359B2 (en) | Circuit configuration having a semiconductor switch and a protection circuit | |
US5200878A (en) | Drive circuit for current sense igbt | |
JP6076223B2 (ja) | 電力用半導体素子の駆動回路 | |
US6842064B2 (en) | Overcurrent protection and masking circuitry for protection against an overcurrent condition | |
US20030180997A1 (en) | Drive circuit for a power semiconductor device | |
US10749439B2 (en) | Systems and methods for two-level protection of power conversion systems | |
JP6691180B2 (ja) | 固体パルス変調器における保護回路、発振補償回路および給電回路 | |
US20020101263A1 (en) | Power supply voltage detection circuit | |
US5365397A (en) | Device for protecting power semiconductor device against short circuit | |
US9871369B2 (en) | Load driver circuit and load short-circuit detection circuit | |
EP0680146A2 (en) | Power element driving circuit | |
US5903181A (en) | Voltage-controlled transistor drive circuit | |
WO2021124644A1 (ja) | ゲート駆動回路 | |
JP2877661B2 (ja) | 光検出器 | |
JP2002368593A (ja) | 半導体回路 | |
US6201419B1 (en) | Peak detection circuit | |
KR0154824B1 (ko) | 히스테리시스 특성을 갖는 전류제한 보호회로 | |
US20040145372A1 (en) | Ground fault detection circuit detecting whether a switching regulator's power output node is grounded | |
JPH07143734A (ja) | 電圧駆動形素子の駆動回路 | |
JPH0720365B2 (ja) | 静電誘導形自己消弧素子の駆動回路 | |
US11245392B1 (en) | Gate driver circuit | |
US20230160935A1 (en) | State detection circuit for detecting tri-state and state detection method thereof | |
US11984879B2 (en) | Drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |