JPH0720365B2 - 静電誘導形自己消弧素子の駆動回路 - Google Patents
静電誘導形自己消弧素子の駆動回路Info
- Publication number
- JPH0720365B2 JPH0720365B2 JP11466686A JP11466686A JPH0720365B2 JP H0720365 B2 JPH0720365 B2 JP H0720365B2 JP 11466686 A JP11466686 A JP 11466686A JP 11466686 A JP11466686 A JP 11466686A JP H0720365 B2 JPH0720365 B2 JP H0720365B2
- Authority
- JP
- Japan
- Prior art keywords
- electrostatic induction
- induction type
- collector
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、静電誘導形自己消弧素子の駆動回路に関する
ものである。
ものである。
（従来の技術） 直流−交流または直流−直流の電力変換装置として静電
誘導形自己消弧素子を用いたものが知られている。この
静電誘導形自己消弧素子としてはIGBT（Insulated gat
e bipolar transiator）やFETがある。
誘導形自己消弧素子を用いたものが知られている。この
静電誘導形自己消弧素子としてはIGBT（Insulated gat
e bipolar transiator）やFETがある。
GEの商品名IGT（Insulated gate transistor）はよく
知られており、例えば“Application of Insulated
Gate Transistors"（Factory Electronics 1983）に
詳しく紹介されている。該文献に記載された典型的なGE
社の品番D94FQ1（18A,400V）およびFRI（18A,500V）に
ついてゲート電圧VGE、コレクタ電圧VCE、コレクタ電流
ICの相関関係を示す第６図によればゲート電圧VGEが低
い範囲ではトランジスタに近い定電流特性を示す一方
で、ゲート電圧VGEが高くなるとサイリスタに近い低い
電圧降下を示す、トランジスタとサイリスタの中間的特
性を有していることがわかる。
知られており、例えば“Application of Insulated
Gate Transistors"（Factory Electronics 1983）に
詳しく紹介されている。該文献に記載された典型的なGE
社の品番D94FQ1（18A,400V）およびFRI（18A,500V）に
ついてゲート電圧VGE、コレクタ電圧VCE、コレクタ電流
ICの相関関係を示す第６図によればゲート電圧VGEが低
い範囲ではトランジスタに近い定電流特性を示す一方
で、ゲート電圧VGEが高くなるとサイリスタに近い低い
電圧降下を示す、トランジスタとサイリスタの中間的特
性を有していることがわかる。
また、第７図は第６図に示した静電誘導形自己消弧素子
（以下IGBTと呼ぶ）の安全動作領域（SOA）を示すもの
で、例えばゲート、エミッタ間抵抗RGEが5kΩの場合に
は20A以下のコレクタ電流に制限すれば常に安全に運転
できることを示している。
（以下IGBTと呼ぶ）の安全動作領域（SOA）を示すもの
で、例えばゲート、エミッタ間抵抗RGEが5kΩの場合に
は20A以下のコレクタ電流に制限すれば常に安全に運転
できることを示している。
しかし、定格最大電流以上の電流をターンオフしようと
すると、いわゆるラッチアップが生じ、ゲート電圧VGE
を０にしてもコレクタ電流ICを０にできなくなる上、素
子内の電流密度が高まって素子の劣化が生じる。したが
って、IGBTの駆動にあたっては安全動作領域を越えた使
用を避けることが必要である。
すると、いわゆるラッチアップが生じ、ゲート電圧VGE
を０にしてもコレクタ電流ICを０にできなくなる上、素
子内の電流密度が高まって素子の劣化が生じる。したが
って、IGBTの駆動にあたっては安全動作領域を越えた使
用を避けることが必要である。
第８図に従来使用されているIGBTのゲート駆動回路を示
す。これによれば、直流電源１の正極に負荷２を介して
IGBT3のコレクタが、負極にエミッタがそれぞれ接続さ
れるとともに、直流電源１と負極を共通接続したゲート
用電源４の正極は抵抗５を介してNPNトランジスタ６の
コレクタに接続されている。増幅用のNPNトランジスタ
６とPNPトランジスタ７とはコンプリメンタリ接続され
ており、そのベース共通接続点には駆動信号Vsが入力さ
れ、トランジスタ６および７のエミッタ共通接続点から
並列接続された抵抗８およびダイオード９を介してIGBT
3のゲートに接続されている。
す。これによれば、直流電源１の正極に負荷２を介して
IGBT3のコレクタが、負極にエミッタがそれぞれ接続さ
れるとともに、直流電源１と負極を共通接続したゲート
用電源４の正極は抵抗５を介してNPNトランジスタ６の
コレクタに接続されている。増幅用のNPNトランジスタ
６とPNPトランジスタ７とはコンプリメンタリ接続され
ており、そのベース共通接続点には駆動信号Vsが入力さ
れ、トランジスタ６および７のエミッタ共通接続点から
並列接続された抵抗８およびダイオード９を介してIGBT
3のゲートに接続されている。
この回路は、駆動信号Vsがオンとなったときは、ゲート
用電源４の電圧が抵抗５、トランジスタ６およびダイオ
ード９を介してIGBT3のゲートに迅速に印加され、駆動
信号Vsがオフとなったときはゲートは抵抗８とトランジ
スタ７を通じてIGBT3のエミッタと短絡され、ゲート電
位は低下する。このときの抵抗８は第７図におけるRGE
に相当するものであり、この抵抗値の大きさによって最
大コレクタ電流が制限を受ける場合もある。
用電源４の電圧が抵抗５、トランジスタ６およびダイオ
ード９を介してIGBT3のゲートに迅速に印加され、駆動
信号Vsがオフとなったときはゲートは抵抗８とトランジ
スタ７を通じてIGBT3のエミッタと短絡され、ゲート電
位は低下する。このときの抵抗８は第７図におけるRGE
に相当するものであり、この抵抗値の大きさによって最
大コレクタ電流が制限を受ける場合もある。
（発明が解決しようとする問題点） しかしながら、このような駆動回路ではIGBTのゲート電
圧は固定電位のゲート用電源４により定まるため変化が
少なく、IGBTの特徴を有効に発揮できないという問題が
ある。
圧は固定電位のゲート用電源４により定まるため変化が
少なく、IGBTの特徴を有効に発揮できないという問題が
ある。
すなわち、第８図の回路においてゲート電圧VGE＝20Vと
すれば電圧降下は低くなるが、負荷側で事故が発生した
ときにはコレクタ電流は100A以上となって第７図に示す
安全動作領域を外れるため素子は劣化する。また、素子
の劣化が発生しないように最大コレクタ電流を20A以下
とするためには第６図からVGEを8Vに制限する必要があ
るが、IGBTがオンとなったときのコレクタ電流を10Aと
すればゲート、コレクタ間の電圧降下はVGE＝20Vのとき
に比べ30％程度大きく、コレクタ電流15Aでは約５倍の
大きさとなって損失が著しく増大するという問題があ
る。
すれば電圧降下は低くなるが、負荷側で事故が発生した
ときにはコレクタ電流は100A以上となって第７図に示す
安全動作領域を外れるため素子は劣化する。また、素子
の劣化が発生しないように最大コレクタ電流を20A以下
とするためには第６図からVGEを8Vに制限する必要があ
るが、IGBTがオンとなったときのコレクタ電流を10Aと
すればゲート、コレクタ間の電圧降下はVGE＝20Vのとき
に比べ30％程度大きく、コレクタ電流15Aでは約５倍の
大きさとなって損失が著しく増大するという問題があ
る。
本発明はこのような問題を解決するためなされたもの
で、最大コレクタ電流を安全動作領域内に保ち、また定
常損失を減少させ、負荷側や制御回路の原因で、過電流
状態が継続する場合は異常信号を出力できる静電誘導形
自己消弧素子IGBTの保護機能付駆動回路を提供すること
を目的とする。
で、最大コレクタ電流を安全動作領域内に保ち、また定
常損失を減少させ、負荷側や制御回路の原因で、過電流
状態が継続する場合は異常信号を出力できる静電誘導形
自己消弧素子IGBTの保護機能付駆動回路を提供すること
を目的とする。
（問題点を解決するための手段） 上記目的を達成するために、本発明は、静電誘導形自己
消弧素子の導通、非導通を制御するゲート電圧を供給す
る静電誘導形自己消弧素子の駆動回路において、導通状
態のとき前記静電誘導形自己消弧素子のコレクタ−エミ
ッタ間の電圧降下が少なくなるように高いゲート電圧を
供給すると共に、前記コレクタ−エミッタ間電圧が正常
運転時における所定の電圧降下以上のとき前記ゲート電
圧を前記静電誘導形自己消弧素子のコレクタ電流を安全
動作領域内に制限する低い値に調整するゲート電圧調整
回路と、前記ゲート電圧の印加中において前記コレクタ
−エミッタ間電圧が前記所定の電圧降下以上のとき異常
信号を出力する異常検出回路と、前記異常信号が所定時
間継続したときゲート電圧の印加を停止して前記静電誘
導形自己消弧素子を非導通とする保護回路を設ける。
消弧素子の導通、非導通を制御するゲート電圧を供給す
る静電誘導形自己消弧素子の駆動回路において、導通状
態のとき前記静電誘導形自己消弧素子のコレクタ−エミ
ッタ間の電圧降下が少なくなるように高いゲート電圧を
供給すると共に、前記コレクタ−エミッタ間電圧が正常
運転時における所定の電圧降下以上のとき前記ゲート電
圧を前記静電誘導形自己消弧素子のコレクタ電流を安全
動作領域内に制限する低い値に調整するゲート電圧調整
回路と、前記ゲート電圧の印加中において前記コレクタ
−エミッタ間電圧が前記所定の電圧降下以上のとき異常
信号を出力する異常検出回路と、前記異常信号が所定時
間継続したときゲート電圧の印加を停止して前記静電誘
導形自己消弧素子を非導通とする保護回路を設ける。
（作 用） 上記構成において、ゲート電圧調整回路は、通常の運転
状態では高いゲート電圧を供給して静電誘導形自己消弧
素子のコレクタ−エミッタ間の電圧降下を少なくして電
力損失の少ない状態で運転し、負荷短絡等で静電誘導形
自己消弧素子のコレクタ電流が過大になり、前記コレク
タ−エミッタ間電圧が正常運転時における所定の電圧降
下以上になると、ゲート電圧を静電誘導形自己消弧素子
のコレクタ電流を安全動作領域内に制限する低い値に調
整し、素子の劣化を防止する。また、異常検出回路は、
ゲート電圧の印加中において前記コレクタ−エミッタ間
電圧が前記所定の電圧降下以上のとき異常信号を出力
し、保護回路は、この異常信号が所定時間継続したとき
ゲート電圧の印加を停止して静電誘導形自己消弧素子を
非導通とする保護動作を行う。
状態では高いゲート電圧を供給して静電誘導形自己消弧
素子のコレクタ−エミッタ間の電圧降下を少なくして電
力損失の少ない状態で運転し、負荷短絡等で静電誘導形
自己消弧素子のコレクタ電流が過大になり、前記コレク
タ−エミッタ間電圧が正常運転時における所定の電圧降
下以上になると、ゲート電圧を静電誘導形自己消弧素子
のコレクタ電流を安全動作領域内に制限する低い値に調
整し、素子の劣化を防止する。また、異常検出回路は、
ゲート電圧の印加中において前記コレクタ−エミッタ間
電圧が前記所定の電圧降下以上のとき異常信号を出力
し、保護回路は、この異常信号が所定時間継続したとき
ゲート電圧の印加を停止して静電誘導形自己消弧素子を
非導通とする保護動作を行う。
（実施例） 以下図面を参照しながら本発明を実施例に基づいて詳細
に説明する。なお、従来と同一の構成要素には同一番号
を付しその詳細説明を省略する。
に説明する。なお、従来と同一の構成要素には同一番号
を付しその詳細説明を省略する。
第１図は本発明に係るIGBTの駆動回路の一実施例を示す
回路図である。ゲート用電源４の電圧はコンプリメンタ
リ接続されたトランジスタ6,7及び抵抗８を介してIGBT3
のゲートに印加され、トランジスタ６および７のベース
共通点には抵抗10を介して駆動信号Vsが入力されると共
に、抵抗12を介してトランジスタ14のコレクタが接続さ
れトランジスタ14のエミッタはゲート用電源４の負極
に、またベースはゼナ−ダイオード15、抵抗11を介して
IGBT3のコレクタに接続されている。トランジスタ14の
ベースとエミッタ間には抵抗13を接続している。さらに
トランジスタ14のコレクタからトランジスタ15のベース
に抵抗18を介して接続し、駆動信号Vsから、コンデンサ
20、抵抗19を介してトランジスタ15のベースに接続し、
またトランジスタ15のベースエミッタ間に抵抗17を接続
する。
回路図である。ゲート用電源４の電圧はコンプリメンタ
リ接続されたトランジスタ6,7及び抵抗８を介してIGBT3
のゲートに印加され、トランジスタ６および７のベース
共通点には抵抗10を介して駆動信号Vsが入力されると共
に、抵抗12を介してトランジスタ14のコレクタが接続さ
れトランジスタ14のエミッタはゲート用電源４の負極
に、またベースはゼナ−ダイオード15、抵抗11を介して
IGBT3のコレクタに接続されている。トランジスタ14の
ベースとエミッタ間には抵抗13を接続している。さらに
トランジスタ14のコレクタからトランジスタ15のベース
に抵抗18を介して接続し、駆動信号Vsから、コンデンサ
20、抵抗19を介してトランジスタ15のベースに接続し、
またトランジスタ15のベースエミッタ間に抵抗17を接続
する。
トランジスタ15のコレクタはトランジスタ16のベースに
接続すると共に、抵抗21を介して駆動信号Vsに接続し、
トランジスタ16のコレクタはフオトカプラ（発光ダイオ
ード部）22a、抵抗23を介してゲート電源４の正極に接
続し、トランジスタ15,16のエミッタはゲート電源４の
負極に接続する。
接続すると共に、抵抗21を介して駆動信号Vsに接続し、
トランジスタ16のコレクタはフオトカプラ（発光ダイオ
ード部）22a、抵抗23を介してゲート電源４の正極に接
続し、トランジスタ15,16のエミッタはゲート電源４の
負極に接続する。
一方、フオトカプラ（受光トランジスタ）22bのコレク
タは抵抗24を介して制御電源に接続し、そのコレクタ電
圧を遅れ回路付ラッチ回路25を介してアンド回路26へ入
力し、制御信号Vgとの論理積により駆動信号Vsを出力す
るように構成する。
タは抵抗24を介して制御電源に接続し、そのコレクタ電
圧を遅れ回路付ラッチ回路25を介してアンド回路26へ入
力し、制御信号Vgとの論理積により駆動信号Vsを出力す
るように構成する。
次にこの回路の動作を第２図および第３図を参照して説
明する。
明する。
抵抗11、およびゼナ−ダイオード15、抵抗13、によりIG
BT3のコレクタ電圧VCEが高い場合は、トランジスタ14を
オンすることにより、駆動信号Vsは、抵抗12と抵抗10に
より分圧され、トランジスタ６、抵抗８を介してIGBT3
のゲートとエミッタ間にVGEとして印加される。
BT3のコレクタ電圧VCEが高い場合は、トランジスタ14を
オンすることにより、駆動信号Vsは、抵抗12と抵抗10に
より分圧され、トランジスタ６、抵抗８を介してIGBT3
のゲートとエミッタ間にVGEとして印加される。
第２図（ａ）は、負荷２が正常な場合を示す。時刻t0に
おいて制御信号Vgが入力されるとアンド回路26は駆動信
号Vsを出力する。すなわち、この時刻ではIGBTはオフ状
態であるのでVCEは高く、トランジスタ14はオン状態で
あるのでトランジスタ15をオフさせトランジスタ16のベ
ースに抵抗21から電流が流れ込みトランジスタ16をオン
させようとするが、駆動信号Vsの立上りの瞬間、コンデ
ンサ20、抵抗19を介してトランジスタ15のベースにi19
の様な電流が流れ、時刻t1〜t2の間はトランジスタ15を
強制的にオンさせることによりトランジスタ16のベース
とエミッタ間が短絡されるのでトランジスタ16はオフ状
態に固定される。
おいて制御信号Vgが入力されるとアンド回路26は駆動信
号Vsを出力する。すなわち、この時刻ではIGBTはオフ状
態であるのでVCEは高く、トランジスタ14はオン状態で
あるのでトランジスタ15をオフさせトランジスタ16のベ
ースに抵抗21から電流が流れ込みトランジスタ16をオン
させようとするが、駆動信号Vsの立上りの瞬間、コンデ
ンサ20、抵抗19を介してトランジスタ15のベースにi19
の様な電流が流れ、時刻t1〜t2の間はトランジスタ15を
強制的にオンさせることによりトランジスタ16のベース
とエミッタ間が短絡されるのでトランジスタ16はオフ状
態に固定される。
時刻t0〜t1間はIGBT3のVCEが高いのでトランジスタ14が
オンし駆動信号Vsは抵抗10と12により分圧されるのでIG
BT3のゲート電圧VGEはV1の値に保たれている。
オンし駆動信号Vsは抵抗10と12により分圧されるのでIG
BT3のゲート電圧VGEはV1の値に保たれている。
次に時刻t1においてIGBT3のVCEが低下し、トランジスタ
14がオフすると抵抗10の電圧降下はほとんど零となる
（抵抗18は抵抗12に比して極めて大きく抵抗18に流れる
電流は無視出来る）のでVGEはV2に増大する。
14がオフすると抵抗10の電圧降下はほとんど零となる
（抵抗18は抵抗12に比して極めて大きく抵抗18に流れる
電流は無視出来る）のでVGEはV2に増大する。
トランジスタ14がオフするとトランジスタ15がオンする
ので、トランジスタ16はオフのままである。
ので、トランジスタ16はオフのままである。
時刻t3において駆動信号Vsがオフすると時刻t4において
IGBT3がオフするのでVCEが上昇しトランジスタ14がオン
し、トランジスタ15はオフするがVsもオフしているので
トランジスタ16のベースには電流が流れない。この様に
して負荷が正常な場合は、トランジスタ16はオフのまま
であり抵抗23、フオトカプラ22aを介して電流は流れな
いので、フオトカプラ22bはオンすることはない。
IGBT3がオフするのでVCEが上昇しトランジスタ14がオン
し、トランジスタ15はオフするがVsもオフしているので
トランジスタ16のベースには電流が流れない。この様に
して負荷が正常な場合は、トランジスタ16はオフのまま
であり抵抗23、フオトカプラ22aを介して電流は流れな
いので、フオトカプラ22bはオンすることはない。
次に、負荷抵抗２が短絡している場合について第２図
（ｂ）を参照して説明する。時刻t1においてIGBTのVCE
が低下し始めるが、負荷２が短絡状態では、コレクタ電
流ICは急増するがVCEはほとんど低下せず、トランジス
タ14はオンのままでVGEはV1の低い電圧に保たれ電流を
制限することができる。例えばV1を8Vに設定すれば第３
図（ａ）のVGE＝8Vの曲線で決まるコレクタ電流ICに制
限された事故電流となり異常に過大な電流にならない様
制限することが出来る。
（ｂ）を参照して説明する。時刻t1においてIGBTのVCE
が低下し始めるが、負荷２が短絡状態では、コレクタ電
流ICは急増するがVCEはほとんど低下せず、トランジス
タ14はオンのままでVGEはV1の低い電圧に保たれ電流を
制限することができる。例えばV1を8Vに設定すれば第３
図（ａ）のVGE＝8Vの曲線で決まるコレクタ電流ICに制
限された事故電流となり異常に過大な電流にならない様
制限することが出来る。
次に時刻t2になると第２図（ａ）のi19に示す電流が減
少し、トランジスタ15のインターロックが解除され、ト
ランジスタ14がオンであるのでトランジスタ15がオフ
し、トランジスタ16がオンしてフオトカプラ22aに電流
が流れ、フオトカプラ22bがオンし、遅れ回路つきラッ
チ回路25により時刻t5においてラッチ回路25の出力信号
を“0"としてアンド回路26の条件を不成立にすることに
より駆動信号Vsをオフにする。時刻t6においてIGBTは完
全にオフして事故電流からIGBTをしゃ断することができ
る。なおラッチ回路25の遅れ回路はノイズ等に対するフ
ィルタの要素で共用することも出来る。
少し、トランジスタ15のインターロックが解除され、ト
ランジスタ14がオンであるのでトランジスタ15がオフ
し、トランジスタ16がオンしてフオトカプラ22aに電流
が流れ、フオトカプラ22bがオンし、遅れ回路つきラッ
チ回路25により時刻t5においてラッチ回路25の出力信号
を“0"としてアンド回路26の条件を不成立にすることに
より駆動信号Vsをオフにする。時刻t6においてIGBTは完
全にオフして事故電流からIGBTをしゃ断することができ
る。なおラッチ回路25の遅れ回路はノイズ等に対するフ
ィルタの要素で共用することも出来る。
なお第３図（ａ）はIGBTゲート電圧VGEとVCE−IC特性で
ありコレクタ電流ICを20Aに制限するにはＡの線と交わ
るVCEとVGE関係を保てばよいことになり、第３図（ｂ）
のＢの曲線の特性にVCEとVGEを制御すればよいことにな
る。第１図の回路ではＣ曲線の如く近似した特性にVCE
−VGEを調整する動作を行い、IGBTの特性としては第３
図（ａ）のＣ曲線の様に近似した特性で常に動作するこ
とになり定常時のVCEを低減して電力損失を低減し、異
常時のIcを安全動作領域内に制限した特性で使用する。
ありコレクタ電流ICを20Aに制限するにはＡの線と交わ
るVCEとVGE関係を保てばよいことになり、第３図（ｂ）
のＢの曲線の特性にVCEとVGEを制御すればよいことにな
る。第１図の回路ではＣ曲線の如く近似した特性にVCE
−VGEを調整する動作を行い、IGBTの特性としては第３
図（ａ）のＣ曲線の様に近似した特性で常に動作するこ
とになり定常時のVCEを低減して電力損失を低減し、異
常時のIcを安全動作領域内に制限した特性で使用する。
以上説明したように本実施例によれば、IGBTのコレクタ
電圧を検出し、設定値以上の場合はIGBTのゲート電圧を
下げる回路を構成し、IGBT駆動信号が印加された直後の
一定時間を除いて前記ゲート電圧低下回路が動作した場
合、これを検出して駆動信号を停止することにより、負
荷側事故に対しIGBTの電流を抑制しながら高速に事故を
検出し保護することによりIGBTを確実に保護することが
できる。
電圧を検出し、設定値以上の場合はIGBTのゲート電圧を
下げる回路を構成し、IGBT駆動信号が印加された直後の
一定時間を除いて前記ゲート電圧低下回路が動作した場
合、これを検出して駆動信号を停止することにより、負
荷側事故に対しIGBTの電流を抑制しながら高速に事故を
検出し保護することによりIGBTを確実に保護することが
できる。
（他の実施例） 第４図、第５図は本発明の他の実施例を示す回路であ
る。
る。
第４図は第１図におけるトランジスタ6,7,14,15,16をFE
Tタイプに置換えたもので、第１図における抵抗18を省
略し、第１図におけるコンデンサ20、抵抗19の作用は抵
抗21とFET16のゲート、ソース間のコンデンサ分によりF
ET16のスレッシュホールド電圧値迄ゲート電圧が上昇す
る時間遅れを利用することにより実現している。更にダ
イオード28は、FET16のゲート、ソース間の電荷を急速
に放電するための回路である。また、コンデンサ27を抵
抗10の両端に接続しIGBT3のゲート、エミッタ間のコン
デンサ分と抵抗８による遅れやIGBT3自身のオン遅れ時
間を補償するもので、時定数としては１μｓから数μｓ
程度が望ましい。
Tタイプに置換えたもので、第１図における抵抗18を省
略し、第１図におけるコンデンサ20、抵抗19の作用は抵
抗21とFET16のゲート、ソース間のコンデンサ分によりF
ET16のスレッシュホールド電圧値迄ゲート電圧が上昇す
る時間遅れを利用することにより実現している。更にダ
イオード28は、FET16のゲート、ソース間の電荷を急速
に放電するための回路である。また、コンデンサ27を抵
抗10の両端に接続しIGBT3のゲート、エミッタ間のコン
デンサ分と抵抗８による遅れやIGBT3自身のオン遅れ時
間を補償するもので、時定数としては１μｓから数μｓ
程度が望ましい。
第５図は第１図の回路に対し、ゲート電源を4a,4bの
正、負電源に分け、その中点をIGBT3のエミッタに接続
することによりIGBTのゲートに負電圧を印加できるよう
にして、耐ノイズ性を改良してある。さらに第１図の抵
抗12に代ってゼナーダイオード33とダイオード34を接続
し、第１図のゼナーダイオード15に代ってトランジスタ
14のベースに、ダイオード30と抵抗31により負のバイア
ス電流を流し、抵抗11から流れ込む電流が前記バイアス
電流以上になるとトランジスタ14がオンすることにより
IGBT3のVCEを検出している。
正、負電源に分け、その中点をIGBT3のエミッタに接続
することによりIGBTのゲートに負電圧を印加できるよう
にして、耐ノイズ性を改良してある。さらに第１図の抵
抗12に代ってゼナーダイオード33とダイオード34を接続
し、第１図のゼナーダイオード15に代ってトランジスタ
14のベースに、ダイオード30と抵抗31により負のバイア
ス電流を流し、抵抗11から流れ込む電流が前記バイアス
電流以上になるとトランジスタ14がオンすることにより
IGBT3のVCEを検出している。
駆動信号Vsがハイレベルになった時トランジスタ14がオ
ンするとトランジスタ6,7のベース電位はゼナーダイオ
ード33によって決定される電圧に制限されIGBT3のゲー
ト電圧VGEを低下させる。これと同時にフオトカプラ22a
に電流が流れるが駆動信号Vsの立上り時はコンデンサ2
0、抵抗19によって決まる時間トランジスタ29がオンし
てフオトカプラ22aの両端を短絡することにより第２図
で説明したようにIGBTの動作遅れによる誤検出を防いで
いる。なおダイオード34はトランジスタ32がオンした時
ダイオード30を介してゼナ−ダイオード33の順方向に電
流が流れるのを防いでいる。ダイオード28はコンデンサ
20の放電を早めるためである。
ンするとトランジスタ6,7のベース電位はゼナーダイオ
ード33によって決定される電圧に制限されIGBT3のゲー
ト電圧VGEを低下させる。これと同時にフオトカプラ22a
に電流が流れるが駆動信号Vsの立上り時はコンデンサ2
0、抵抗19によって決まる時間トランジスタ29がオンし
てフオトカプラ22aの両端を短絡することにより第２図
で説明したようにIGBTの動作遅れによる誤検出を防いで
いる。なおダイオード34はトランジスタ32がオンした時
ダイオード30を介してゼナ−ダイオード33の順方向に電
流が流れるのを防いでいる。ダイオード28はコンデンサ
20の放電を早めるためである。
制御信号Vgはアンド回路26、反転回路35を介して極性を
反転した信号をトランジスタ32に与える。即ちトランジ
スタ32がオフすることによりIGBT3にオン信号を供給す
る。
反転した信号をトランジスタ32に与える。即ちトランジ
スタ32がオフすることによりIGBT3にオン信号を供給す
る。
以上の実施例はIGBTについて説明したがIETでも全く同
じ効果があるのは言うまでもない。
じ効果があるのは言うまでもない。
また、ゲート駆動信号の増幅や制御は演算増幅器を利用
する等の変形で実現出来るのは説明するまでもない。
する等の変形で実現出来るのは説明するまでもない。
また、ゲート電圧を下げる方向に制御しているが、逆に
先ず低いゲート電圧を与えIGBTのVCEが低下したら高い
ゲート電圧を与える様な逆の回路構成にすることは勿論
可能である。
先ず低いゲート電圧を与えIGBTのVCEが低下したら高い
ゲート電圧を与える様な逆の回路構成にすることは勿論
可能である。
（発明の効果） 本発明によれば、定常運転時の素子の電圧降下を少なく
して電力損失を少なくし、負荷側の短絡事故等の異常状
態の場合には素子のコレクタ電流の最大値を安全動作領
域内に制限して素子の劣化を防止し、異常状態が継続す
るときは速やかに事故電流をしや断して素子を保護する
ことのできる静電誘導形自己消弧素子の駆動回路を提供
することができる。
して電力損失を少なくし、負荷側の短絡事故等の異常状
態の場合には素子のコレクタ電流の最大値を安全動作領
域内に制限して素子の劣化を防止し、異常状態が継続す
るときは速やかに事故電流をしや断して素子を保護する
ことのできる静電誘導形自己消弧素子の駆動回路を提供
することができる。
第１図は本発明による静電誘導形自己消弧素子の駆動回
路の一実施例を示す回路図、第２図は第１図の回路の動
作を説明するためのタイムチャート、第３図は本発明の
効果を説明するための特性図、第４図、第５図は本発明
の他の実施例を示す回路図、第６図、第７図はIGBTの特
性図、第８図は従来の静電誘導形自己消弧素子の駆動回
路を示す回路図である。 １……直流電源、２……負荷 ３……IGBT、４……ゲート用電源 5,8,10〜13,17〜19,21,23,24……抵抗、 6,7,14,16……トランジスタ 15……ゼナ−ダイオード、20……コンデンサ 22……フオトカプラ、25……遅れ回路付ラッチ回路 26……アンド回路
路の一実施例を示す回路図、第２図は第１図の回路の動
作を説明するためのタイムチャート、第３図は本発明の
効果を説明するための特性図、第４図、第５図は本発明
の他の実施例を示す回路図、第６図、第７図はIGBTの特
性図、第８図は従来の静電誘導形自己消弧素子の駆動回
路を示す回路図である。 １……直流電源、２……負荷 ３……IGBT、４……ゲート用電源 5,8,10〜13,17〜19,21,23,24……抵抗、 6,7,14,16……トランジスタ 15……ゼナ−ダイオード、20……コンデンサ 22……フオトカプラ、25……遅れ回路付ラッチ回路 26……アンド回路
Claims (2)
- 【請求項１】静電誘導形自己消弧素子の導通、非導通を
制御するゲート電圧を供給する静電誘導形自己消弧素子
の駆動回路において、導通状態のとき前記静電誘導形自
己消弧素子のコレクタ−エミッタ間の電圧降下が少なく
なるように高いゲート電圧を供給すると共に、前記コレ
クタ−エミッタ間電圧が正常運転時における所定の電圧
降下以上のとき前記ゲート電圧を前記静電誘導形自己消
弧素子のコレクタ電流を安全動作領域内に制限する低い
値に調整するゲート電圧調整回路と、前記ゲート電圧の
印加中において前記コレクタ−エミッタ間電圧が前記所
定の電圧降下以上のとき異常信号を出力する異常検出回
路と、前記異常信号が所定時間継続したときゲート電圧
の印加を停止して前記静電誘導形自己消弧素子を非導通
とする保護回路を設けたことを特徴とする静電誘導形自
己消弧素子の駆動回路。 - 【請求項２】前記異常検出回路は、前記静電誘導形自己
消弧素子を導通状態にするゲート制御信号が加えられた
時点から一定時間だけ動作がロックされ、ゲート電圧の
印加中において前記コレクタ−エミッタ間電圧が前記所
定の電圧降下以上のとき動作してホトカプラの発光素子
に電流を流すスイッチ素子を備え、前記異常信号を光信
号で出力することを特徴とする特許請求の範囲第１項記
載の静電誘導形自己消弧素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11466686A JPH0720365B2 (ja) | 1986-05-21 | 1986-05-21 | 静電誘導形自己消弧素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11466686A JPH0720365B2 (ja) | 1986-05-21 | 1986-05-21 | 静電誘導形自己消弧素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62277063A JPS62277063A (ja) | 1987-12-01 |
| JPH0720365B2 true JPH0720365B2 (ja) | 1995-03-06 |
Family
ID=14643546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11466686A Expired - Lifetime JPH0720365B2 (ja) | 1986-05-21 | 1986-05-21 | 静電誘導形自己消弧素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720365B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0354435B1 (en) * | 1988-08-12 | 1995-12-20 | Hitachi, Ltd. | A drive circuit for an insulated gate transistor; and its use in a switching circuit, a current switching apparatus and an induction motor system |
| US6407594B1 (en) | 1993-04-09 | 2002-06-18 | Sgs-Thomson Microelectronics S.R.L. | Zero bias current driver control circuit |
| JP4135403B2 (ja) * | 2002-06-05 | 2008-08-20 | 日産自動車株式会社 | スイッチング回路及び電源回路 |
| JP5315026B2 (ja) * | 2008-11-28 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5503427B2 (ja) * | 2010-06-22 | 2014-05-28 | 本田技研工業株式会社 | ゲート駆動回路 |
-
1986
- 1986-05-21 JP JP11466686A patent/JPH0720365B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62277063A (ja) | 1987-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| KR900008276B1 (ko) | 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로 | |
| US5325258A (en) | Power transistor driver circuit with current sensing and current overprotection and method for protecting power transistor from overcurrent | |
| EP0585926B1 (en) | Insulated gate semiconductor device | |
| EP0846858B1 (en) | Automotive ignition control system | |
| CA1122663A (en) | Protection circuit for transistorized switch | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| US5852538A (en) | Power element driving circuit | |
| US5010439A (en) | Control circuit for the clamping voltage of an inductive load driven by a power device in a high side driver configuration | |
| US5903181A (en) | Voltage-controlled transistor drive circuit | |
| US4675547A (en) | High power transistor base drive circuit | |
| US4651252A (en) | Transistor fault tolerance method and apparatus | |
| JPH0720365B2 (ja) | 静電誘導形自己消弧素子の駆動回路 | |
| JPH051652B2 (ja) | ||
| JP3240489B2 (ja) | Ｉｇｂｔの過電流保護装置及びｉｇｂｔの保護装置 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| US4845584A (en) | Transistor protective circuit | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPS61261919A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPH04183220A (ja) | 保護回路 |