JP4135403B2 - スイッチング回路及び電源回路 - Google Patents
スイッチング回路及び電源回路 Download PDFInfo
- Publication number
- JP4135403B2 JP4135403B2 JP2002164009A JP2002164009A JP4135403B2 JP 4135403 B2 JP4135403 B2 JP 4135403B2 JP 2002164009 A JP2002164009 A JP 2002164009A JP 2002164009 A JP2002164009 A JP 2002164009A JP 4135403 B2 JP4135403 B2 JP 4135403B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current value
- gate
- voltage
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
【技術分野】
本発明は、例えば電気自動車等の大電力を要する装置・機器のその電力の制御等に適用されて好適な、電圧駆動型素子、例えばIGBT(Insulated Gate Pipolar Transistor)等を用いたスイッチング回路及びインバータ回路等の電源回路に関する。
【0002】
【背景技術】
従来、電気自動車、電車、エレベータあるいはエアコン等の大電力を要する装置の電源等に用いるパワー素子としては、バイポーラのサイリスタやトライアック,パワー・トランジスタなどが一般的であった。しかし近年、高速なスイッチング特性や制御の容易さ等の特長により、MOS−FETやIGBTが用いられるようになっており、さらには、その低いオン電圧特性からIGBTが広く用いられるようになっている。
IGBTは、一定のゲート電圧をゲート端子へ印加することにより、そのオンオフを制御するスイッチング素子である。
【0003】
ところで、IGBTのコレクタ電流(Ic)−コレクタ・エミッタ間電圧(Vce)の特性は、ゲート・エミッタ間電圧(Vge)に大きく依存している。具体的には、図3に示すように、ゲート・エミッタ間電圧(Vge)が低いとオン電圧が大きくなり、ゲート・エミッタ間電圧(Vge)が高いとオン電圧は小さくなる。また、スイッチング素子における定常損失は、コレクタ電流(Ic)とコレクタ・エミッタ間電圧(Vce)の積で求められる。従って、定常損失を小さくするためには、ゲート・エミッタ間電圧(Vge)を可能な限り大きくしておくのが有効である。そこで一般的には、15V前後の電圧をゲートに印加するようにしている場合が多い。
【0004】
しかしながら一方で、IGBTのゲートに電圧を印加しオンさせるためには、ゲート・エミッタ間容量とゲートコレクタ間容量の和である入力容量に電荷を充電することが必要である。そのため、PWM駆動でIGBTをオン/オフさせるインバータのような用途の場合、所定の周期で入力容量の充放電を行うことが必要となる。そしてその結果、IGBTの入力容量が大きいほど、また、ゲート・エミッタ間電圧を大きくするほど、駆動回路の消費電力は大きくなってしまうという問題が生じる。
また、システムに要求される耐圧や最大スイッチング電流が大きくなるほど、容量・サイズの大きいIGBTを使用する必要が生じ、それに伴って当然に入力容量は大きくなり、駆動回路の消費電力も大きくなるという問題も生じる。
【0005】
【発明の開示】
本発明は、前述したような問題点に鑑みてなされたものであって、その目的は、定常損失を低減した状態で、消費電力を低減することのできるスイッチング回路を提供することにある。
また、本発明の他の目的は、定常損失を低減した状態で消費電力を低減することのできる電源回路を提供することにある。
【0006】
前記目的を達成するために、本発明の第1の観点によれば、本発明のスイッチング回路は、スイッチング素子と、前記スイッチング素子からの出力コレクタ電流が所定の電流値以下又は未満の場合には、前記スイッチング回路のゲート端子に所定の第1のゲート電圧を印加し、前記出力コレクタ電流が前記所定の電流値より大きい又は以上の場合には、前記スイッチング回路のゲート端子に前記第1のゲート電圧より大きい所定の第2のゲート電圧を印加するゲート電圧印加回路とを有する。
好適な一具体例としては、前記スイッチング素子は、IGBTである。
【0007】
このような構成のスイッチング回路によっては、出力コレクタ電流が小さい領域では印加ゲート電圧を低くするので、コレクタ・エミッタ間電圧が高くなり、これにより定常損失が少なくなり、出力コレクタ電流が大きい領域では印加ゲート電圧を大きくするので、コレクタ・エミッタ間電圧が低くなり、これにより定常損失を少なくすることができる。そして、この結果、定常損失を低く維持した状態で、駆動回路の消費電源を低減することができる。
【0008】
なお、好適な他の例としては、前記ゲート電圧印加回路においては、要求される前記スイッチング素子からの出力コレクタ電流を、例えば2以上の複数の前記所定の電流値と比較し、当該各電流値との比較結果に基づいて、前記スイッチング回路のゲート端子に印加する電圧を決定し切り換えるようにしてよい。
このようにすれば、条件をより細かく設定することができ、消費電力の低減と定常損失の低減をより最適な状態に設定することができる。
【0009】
また、本発明の第2の観点によれば、本発明の電源回路は、いわゆるインバータ回路であって、ゲート端子に印加される電圧に応じて動作されるスイッチング素子と、要求される負荷電流値が、所定の電流値以下又は未満か、当該所定の電流値より大きい又は以上かを判断する制御回路と、前記負荷電流値が前記所定の電流値以下又は未満の場合には、前記スイッチング回路のゲート端子に所定の第1のゲート電圧を印加し、前記負荷電流値が前記所定の電流値より大きい又は以上の場合には、前記スイッチング回路のゲート端子に前記第1のゲート電圧より大きい所定の第2のゲート電圧を印加するゲート電圧印加回路と、を有し、前記制御回路は、前記スイッチング素子から前記負荷電流値の電流が出力されるように、前記ゲート電圧印加回路に前記スイッチング素子のオン又はオフを指示する信号を出力する。
【0010】
好適な一例としては、前記比較される閾値は1つであり、これにより出力電流値が2種類の値をとるように構成するものである。すなわち、前記制御回路は、前記負荷電流値として、第1の電流値又は前記第1の電流値より大きい第2の電流値のいずれかを選択し、前記電圧源回路は、前記第1の電流値が選択された場合には第1の電圧を生成し、前記第2の電流値が選択された場合には前記所定の第1の電圧よりも高い第2の電圧を生成し、前記駆動回路は、前記制御回路からの指示に基づいて、前記生成された前記第1の電圧又は前記第2の電圧を前記スイッチング素子の前記ゲート端子に印加し、さらに前記制御回路は、前記スイッチング素子から前記選択された前記第1または第2の電流値の電流が出力されるように、前記駆動回路に前記スイッチング素子のオン又はオフを指示する信号を出力する。
また、好適な他の例としては、前記ゲート電圧印加回路においては、要求される前記スイッチング素子からの出力コレクタ電流を、例えば2以上の複数の前記所定の電流値と比較し、当該各所定の電流値との比較結果に基づいて、前記スイッチング回路のゲート端子に印加する電圧を決定し切り換えるようにすることもできる。このようにすれば、条件をより細かく設定することができ、消費電力の低減と定常損失の低減をより最適な状態に設定することができる。
好適な一具体例としては、前記スイッチング素子は、IGBTである。
【0011】
このような構成のスイッチング回路によっては、要求される負荷電流が小さい領域ではゲートに印加する電圧を低くするので、コレクタ・エミッタ間電圧が高くなり、これにより定常損失が少なくなり、要求される負荷電流が大きい領域ではゲートに印加する電圧を大きくするので、コレクタ・エミッタ間電圧が低くなり、これにより定常損失を少なくすることができる。すなわち、定常損失を低く維持した状態で、駆動回路の消費電力を低減することができる。
【0012】
このように本発明によれば、定常損失を低減した状態で、消費電力を低減することのできるスイッチング回路を提供することができる。
また、定常損失を低減した状態で消費電力を低減することのできる電源回路を提供することができる。
【0013】
【発明の実施の形態】
本発明の一実施の形態について、図1〜図3を参照して説明する。
図1は、IGBTを用いた3相交流インバータの、1相分のインバータ回路100を示す回路図である。
このインバータ回路100においては、基準電位VSと負荷用電源VBの間に直列に2つのIGBTQ1,Q2及びダイオードD1,D2が接続されており、これらIGBTQ1,Q2が交互にオン/オフすることにより、負荷L1へ交流電流Ioを出力する。
【0014】
IGBTQ1,Q2のゲートは、それぞれ、ゲート抵抗R1,R2を介してバッファ101,102の出力に接続されている。
バッファ101,102の電源は、電源回路103によって供給される互いに絶縁された電源VN,VPに接続されており、またバッファ101,102の入力は、制御装置110が出力する制御信号であるND、PDに、フォトカプラ108,109を介して絶縁された状態で接続されている。
これにより、制御装置110からの所定の周波数のPWM制御信号に基づいて、IGBTQ1,Q2が交互にオン/オフされて、負荷L1に対して所定の正弦波の出力電流Ioが生成される。
【0015】
電源回路103は、制御用電源VCCから絶縁した電源VN,VPを生成する回路であり、本実施の形態においてはフライバックコンバータである。すなわち、電源回路103は、トランスL2の一次側巻線の通電時に蓄えたエネルギーを、遮断時に2次側に伝達する構成であり、トランスL2の他に、逆流防止ダイオードD3,D4、平滑コンデンサC1,C2、一次側巻線への通電をオン/オフするトランジスタQ3、トランジスタQ3をPWM駆動する電源制御回路104、及び、出力電圧をモニタし電源制御回路104へ通知するためのフィードバック回路を有する。
【0016】
そのフィードバック回路は、出力電圧を分圧する抵抗R5〜R7、分圧した電圧が所定の電圧以上となると電流をシンクするシャントレギュレータ105、シャントレギュレータ105がシンクする電流によってオンするフォトカプラ106、及び、フォトカプラの入力電流を制限する制限抵抗R8を有する。そして、制御装置110が出力する電流通知信号OCがハイレベル(Hレベル)の時にはフォトカプラ107がオンし、抵抗R7の両端を短絡する構成となっている。
【0017】
このような構成のインバータ回路100においては、出力電流Ioのピークを所定の電流Ith以下で動作させる場合、制御装置110は電流通知信号OCをロウレベル(Lレベル)とする。この時、フォトカプラ107はオフのため、電源回路103のシャントレギュレータ105の入力電圧VIは、式(1)のようになる
【0018】
【数1】
VI=VN×(R6+R7)/(R5+R6+R7) …(1)
【0019】
シャントレギュレータ105が出力電流をシンクし始める入力電圧をVrefとすれば、式(2)の条件を満たす時にフォトカプラ106はオンする。
【0020】
【数2】
VN×(R6+R7)/(R5+R6+R7)>Vref …(2)
【0021】
電源制御回路104は、フォトカプラ106のオン/オフに応じて、式(3)を満たすように、トランジスタQ3のオン/オフ時間を調整する。
なお、VPにはVNと同等の負荷が接続されているものとし、1次側と2次側の巻数比もVNと同一であるため、VPは常にVNと同じ電圧に保たれる。
【0022】
【数3】
VN×(R6+R7)/(R5+R6+R7)=Vref
∴ VN=Vref×{1+R5/(R6+R7)} …(3)
【0023】
一方、出力電流Ioを大きくし、ピーク電流を所定の電流Ith以上とするときは、制御装置110は電流通知信号OCをハイレベル(Hレベル)とする。このときフォトカプラ107はオンとなるため抵抗R7の両端は短絡され、電源回路103のシャントレギュレータ105の入力電圧VIは、式(4)のようになる。
【0024】
【数4】
VI=VN×R6/(R5+R6) …(4)
【0025】
これより、シャントレギュレータ105が出力電流をシンクし始める入力電圧をVrefとすると、式(5)の条件を満たすときにフォトカプラ106がオンすることとなり、さらにこの結果、電源制御回路104は、フォトカプラ106のオン/オフに基づいて、式(6)を満たすようにトランジスタQ3のオン/オフ時間を調整することとなる。
【0026】
【数5】
VN×R6/(R5+R6)>Vref …(5)
【0027】
【数6】
VN×R6/(R5+R6)=Vref
∴ VN=Vref×{1+R5/R6} …(6)
【0028】
電流通知信号OCがロウレベル(Lレベル)の時の電源回路出力電圧をVGL、電流通知信号OCがハイレベル(Hレベル)の時の電源回路出力電圧をVGHとすれば、VGLとVGHの関係は、式(7)のようになる。
【0029】
【数7】
VGL=Vref×{1+R5/(R6+R7)< VGH=Vref×{1+R5/R6} …(7)
【0030】
図2に、負荷L1に流れる出力電流Ioと、制御装置110が出力する電流通知信号OCの関係を示す。
また、図3に、IGBTコレクタ電流Ic−コレクタ・エミッタ間電圧Vce特性における、ゲート・エミッタ間電圧Vge依存性を示す。
図示のごとく、同じ出力コレクタ電流Icで比較した場合、Vgeが大きいほどVceが小さくなる。IGBTがオンしているときの定常損失はIc×Vceであるから、Vgeが大きいほど定常損失は小さく、Icが大きくなるほどその差は顕著になり、逆にIcが小さいときはその差は小さい。
【0031】
このように、従来の設計手法では、出力電流Ioの大小に関係なく、電源回路の出力電圧はVGHで一定であり、その結果、図3に示す曲線a−c上でIGBTを使用することになっていた。これに対して、本実施の形態の電源回路においては、出力電流Ioのピークが所定の電流値Ith以下の場合には、電源回路の出力電圧をVGHより低いVGLとし、図3に示す曲線a−b上でIGBTを使用するようにしている。
通常は、最大電流条件下での損失を前提に熱設計を行うことが多く、出力電流Ioが小さい場合には、Ic,Vceともに小さいため発生する損失も小さく、Vgeの低下に伴いVceが少々大きくなっても問題にならないことが多い。
【0032】
例えば、電気自動車やハイブリッドカー等のモータ駆動にインバータを用いる場合には、常に最大の出力電流が要求されるのではなく、運転状況に応じて最適な出力電流を制御することになる。システムによっては、最大電流で動作する割合が極めて小さいこともある。従来の構成では、出力電流の大小に関係なく駆動回路の消費電力は一定であったが、上記のような構成とすれば、出力電流が小さいときは電源回路の出力電圧を小さくするため、駆動回路の平均消費電力を抑え、制御用電源VCCを供給しているバッテリーの負担を軽減することが可能となる。
【0033】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
たとえば、前述した実施の形態においては、電源回路の出力電流を1つの切り替え信号により2系統に切り替えることとした。しかし、要望される負荷電流の条件、用途等に応じて、複数系統、すなわち3以上の複数の負荷電流に対応するように出力電流を切り替えるようにしてもよい。複数の電流値を閾値として設定し、電流通知信号を複数用意し、電源回路103内の分圧抵抗及び短絡用フォトカプラを設定する出力電流の数に対応して設けることで、そのような場合にも対応可能である。
また、前述した実施の形態はスイッチング素子としてIGBTを用いた例で説明したが、MOS−FET等を用いて同様の効果が得られることは言うまでもない。
【図面の簡単な説明】
【図1】図1は、本発明の一実施の形態の電源回路の構成を示す回路図である。
【図2】図2は、図1に示した電源回路の、負荷に流れる出力電流と制御装置が出力する電流通知信号の関係を示す図である。
【図3】図3は、IGBTのコレクタ電流−コレクタ・エミッタ間電圧の特性を示す図である。
【符号の説明】
100…インバータ回路
Q1,Q2…IGBT
D1〜D4…ダイオード
R1〜R12…抵抗
L1…負荷
L2…トランス
C1、C2…平滑コンデンサ
101,102…バッファ
103…電源回路
104…電源制御回路
105…シャントレギュレータ
106〜109…フォトカプラ
110…制御装置
Claims (6)
- スイッチング素子と、
要求される前記スイッチング素子からの出力コレクタ電流が所定の電流値以下又は未満の場合には、前記スイッチング回路のゲート端子に所定の第1のゲート電圧を印加し、前記出力コレクタ電流が前記所定の電流値より大きい又は以上の場合には、前記スイッチング回路のゲート端子に前記第1のゲート電圧より大きい所定の第2のゲート電圧を印加するゲート電圧印加回路と、を有するスイッチング回路。 - 前記スイッチング素子は、IGBT(絶縁ゲート・バイポーラ・トランジスタ(Insulated Gate Bipolar Transistor))である請求項1に記載のスイッチング回路。
- 前記ゲート電圧印加回路は、要求される前記スイッチング素子からの出力コレクタ電流を複数の前記所定の電流値と比較し、当該各電流値との比較結果に基づいて、前記スイッチング回路のゲート端子に印加する電圧を切り換える請求項1又は2に記載のスイッチング回路。
- ゲート端子に印加される電圧に応じて動作されるスイッチング素子と、
要求される負荷電流値が、所定の電流値以下又は未満か、当該所定の電流値より大きい又は以上かを判断する制御回路と、
前記負荷電流値が前記所定の電流値以下又は未満の場合には、前記スイッチング回路のゲート端子に所定の第1のゲート電圧を印加し、前記負荷電流値が前記所定の電流値より大きい又は以上の場合には、前記スイッチング回路のゲート端子に前記第1のゲート電圧より大きい所定の第2のゲート電圧を印加するゲート電圧印加回路と、を有し、
前記制御回路は、前記スイッチング素子から前記負荷電流値の電流が出力されるように、前記ゲート電圧印加回路に前記スイッチング素子のオン又はオフを指示する信号を出力する電源回路。 - 前記制御回路は、前記負荷電流値を複数の前記所定の電流値と比較し、
前記ゲート電圧印加回路は、前記各所定の電流値との比較結果に基づいて、前記スイッチング回路の前記ゲート端子に印加する電圧を切り換える請求項4に記載の電源回路。 - 前記スイッチング素子は、IGBT(絶縁ゲート・バイポーラ・トランジスタ(Insulated Gate Bipolar Transistor))である請求項4又は5に記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002164009A JP4135403B2 (ja) | 2002-06-05 | 2002-06-05 | スイッチング回路及び電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002164009A JP4135403B2 (ja) | 2002-06-05 | 2002-06-05 | スイッチング回路及び電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004015884A JP2004015884A (ja) | 2004-01-15 |
JP4135403B2 true JP4135403B2 (ja) | 2008-08-20 |
Family
ID=30432273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002164009A Expired - Fee Related JP4135403B2 (ja) | 2002-06-05 | 2002-06-05 | スイッチング回路及び電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4135403B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004013108B4 (de) * | 2004-03-17 | 2011-03-10 | Beckhoff Automation Gmbh | Verfahren zum Betreiben einer Versorgungseinheit für eine Treiberschaltung sowie Versorgungseinheit für eine Treiberschaltung |
JP4842603B2 (ja) * | 2005-09-22 | 2011-12-21 | 日立オートモティブシステムズ株式会社 | インバータ装置およびインバータ制御装置 |
JP4655056B2 (ja) * | 2007-03-13 | 2011-03-23 | 株式会社デンソー | スイッチング素子の駆動装置 |
JP2013013163A (ja) * | 2009-10-30 | 2013-01-17 | Panasonic Corp | インバータ装置およびそれを用いた誘導加熱装置 |
JP5884040B2 (ja) * | 2011-01-14 | 2016-03-15 | パナソニックIpマネジメント株式会社 | 負荷制御装置 |
JP2012147646A (ja) * | 2011-01-14 | 2012-08-02 | Panasonic Corp | 負荷制御装置 |
JP5209084B2 (ja) * | 2011-05-27 | 2013-06-12 | 日立オートモティブシステムズ株式会社 | インバータ装置およびインバータ制御装置 |
WO2018166074A1 (zh) * | 2017-03-13 | 2018-09-20 | 广东美的制冷设备有限公司 | 智能功率模块、空调器 |
WO2021059583A1 (ja) | 2019-09-25 | 2021-04-01 | ローム株式会社 | スイッチング電源回路 |
JP7460508B2 (ja) | 2020-11-16 | 2024-04-02 | 日立Astemo株式会社 | 電力変換装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61185064A (ja) * | 1985-02-08 | 1986-08-18 | Toshiba Corp | 静電誘導形自己消弧素子の駆動回路 |
JPH0720365B2 (ja) * | 1986-05-21 | 1995-03-06 | 株式会社東芝 | 静電誘導形自己消弧素子の駆動回路 |
JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
-
2002
- 2002-06-05 JP JP2002164009A patent/JP4135403B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004015884A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678180B2 (en) | Power semiconductor module | |
JP3462032B2 (ja) | 電力変換装置 | |
JP5260957B2 (ja) | 電力変換装置 | |
US7558094B2 (en) | Control device for power conversion circuit | |
WO2018158807A1 (ja) | 半導体装置、および、電力変換システム | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
JP3812353B2 (ja) | 半導体電力変換装置 | |
US7948276B2 (en) | Gate driver circuit, switch assembly and switch system | |
JP2007166734A (ja) | 電力変換装置 | |
WO2015045531A1 (ja) | 絶縁ゲート型半導体装置 | |
JP2009011013A (ja) | 電力変換装置 | |
JP2021013259A (ja) | ゲート駆動装置及び電力変換装置 | |
JP4135403B2 (ja) | スイッチング回路及び電源回路 | |
US5216587A (en) | Inverter | |
US7773400B2 (en) | Inverter driving circuit an inverter control circuit | |
JP6384316B2 (ja) | 電力変換装置及び電力変換装置の制御方法 | |
US7633771B2 (en) | Method and circuit for controlling a rectifier | |
JP7099199B2 (ja) | 駆動対象スイッチの駆動回路 | |
WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
US7843156B2 (en) | Method and apparatus for active voltage control of electric motors | |
JP2017228912A (ja) | 半導体装置 | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
JP2009060709A (ja) | ゲート駆動回路 | |
WO2022254746A1 (ja) | 電力変換装置 | |
US20230198373A1 (en) | Drive adjustment circuit for power semiconductor element, power module, and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |