JPS625539B2 - - Google Patents

Info

Publication number
JPS625539B2
JPS625539B2 JP56126555A JP12655581A JPS625539B2 JP S625539 B2 JPS625539 B2 JP S625539B2 JP 56126555 A JP56126555 A JP 56126555A JP 12655581 A JP12655581 A JP 12655581A JP S625539 B2 JPS625539 B2 JP S625539B2
Authority
JP
Japan
Prior art keywords
transistor
current
bipolar transistor
field effect
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56126555A
Other languages
English (en)
Other versions
JPS5754426A (ja
Inventor
Maisen Uorufugangu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS5754426A publication Critical patent/JPS5754426A/ja
Publication of JPS625539B2 publication Critical patent/JPS625539B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08146Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 本発明は、バイポーラトランジスタに並列接続
された補助分岐回路を備え、バイポーラトランジ
スタに加わる電圧を増加させてバイポーラトラン
ジスタをオフスイツチングする際、補助分岐回路
が一時的に全電流を担うようになつている大容量
バイポーラトランジスタの補助スイツチング装置
に関する。本発明はまた、バイポーラトランジス
タをオンスイツチングする際、そのコレクタ・エ
ミツタ電圧を極めて急速に僅かな値に制限し、オ
ンスイツチング過程中、ゆつくりと上昇するコレ
クタ電流と関係してバイポーラトランジスタの損
失が小さいような補助スイツチング装置に関する
ものである。
半導体技術の進歩によつて、今日、約1000Vの
良好な阻止性能および50A程度の電流負荷性能の
ためにすでに約3〜30kVAの範囲の容量の変換
装置のスイツチング素子として適するようなパワ
トランジスタの製造が可能である。これらのトラ
ンジスタにおいては、電流の導通は電子および正
孔によるバイポーラ導電機構によつて行われる。
しかしながら、これらのバイポーラパワトラン
ジスタは、スイツチング過程が比較的長く続き、
そのためトランジスタに著しいスイツチング損失
を生じるという原則的な欠点を持つている。オン
スイツチングされた状態において同時に幾分でも
電流を流し得るようにすべき場合には、これらの
パワトランジスタはそのスイツチング損失のため
に変換装置の分野において望まれる高いスイツチ
ング周波数、例えば10KHzで運転することはでき
ない。又そのように運転されるバイポーラパワト
ランジスタを有する変換回路の効率も悪いであろ
う。
雑誌“etz”第100巻(1976)、第664〜660頁に
おいては、変換装置の分野にしばしば現われる回
路が示されており、その変換弁としてそのような
バイポーラパワトランジスタが使用されている。
またこの文献の第3図においては、ベース電流を
しや断した際にコレクタとエミツタとの間の電圧
が上昇し、一方コレクタ電流はある時間遅れて始
めて徐々に低下し、その結果これらの量の積で与
えられるオフ損失、およびその積分、すなわち損
失エネルギは著しい値となることが説明されてい
る。又この文献の第9図においては、これらのオ
フ損失を回避するために種々の補助スイツチング
装置が示されている。これらの回路に共通してい
るのは、トランジスタに並列に、ダイオードとコ
ンデンサとの直列回路からなる補助分岐回路が設
けられ、ベース電流しや断後にコレクタ電流は急
速に補助分岐回路に転流し、このときコンデンサ
の充電に相応してトランジスタのコレクタ電流は
徐々にのみ上昇する点である。ベース電流しや断
後になおトランジスタを流れる電流は、この電圧
が増加よりも速く減少し、従つてこれら2つの量
の積は減らされる。コンデンサの充電が終ると、
トランジスタと補助分岐回路とからなる並列装置
は、トランジスタを流れるベース電流が再び加え
られるまで阻止し、その際コンデンサは別の補助
装置により放電する。
更にこの文献の第10図においては、オンスイ
ツチングの際にも高い損失が生じることが説明さ
れている。その理由は、コレクタとエミツタとの
間の電圧はベース電流の加わつた後はまず殆んど
一定に保たれ、コレクタ電流がほぼその定常最終
値に達した後に初めて順方向電圧に低下するから
である。文献の第11図によれば、オンスイツチ
ングのために、トランジスタに前置された特別の
補助スイツチング装置が提案されており、この補
助スイツチング装置により同様に、コレクタ電流
とコレクタ電圧とは同時には高い値に上昇せず、
コレクタ電流が著しく上昇する前にコレクタ電圧
が低下するようになつている。このことはトラン
ジスタのコレクタ電圧の低下している間コレクタ
電流を制限する段リアクトルを前置することによ
り達成される。
これらの補助スイツチング装置により、トラン
ジスタからのスイツチング損失を無くし、それに
よりトランジスタの熱応力を減らすことはできる
が、オン及びオフのスイツチングのための別々の
補助スイツチング装置に要する費用が部分的に著
しく、一方外部回路がまた損失を持つている。従
つて大抵の場合簡単な外部回路で満足し、それに
対応して低いスイツチング周波数で運転してい
る。しかしながら最近の変換装置、例えば三相回
転機の回転速度制御のためにできるだけ正弦波電
圧を発生させるためのパルスインバータはできる
だけ高いスイツチング周波数を必要とする。
Siemens社の「SIMPOS」なる登録商標で電界
効果パワトランジスタが販売されているが、これ
はバイポーラパワトランジスタより極めて速くス
イツチングを行うことができる。バイポーラトラ
ンジスタと対比し得る約1000Vの阻止性能におい
ては、そのような電界効果パワトランジスタはバ
イポーラパワトランジスタよりも著しい大きい順
方向電圧降下を有し、それ故例えば相応して僅か
な持続電流、例えば4Aしか許されない。多数の
そのようなトランジスタを並列接続することは他
の困難を伴い、多くの場合費用を要する。
電導機構が電子電導のみに基づき、電界によつ
て容量的に制御されるかかる電界効果トランジス
タのデータは、“Siemens―Components”第18巻
(1980)、第104〜105頁に記載されている。
本発明の目的は、例えば3〜30kVAの高い容
量に対し、オンあるいはオフスイツチング損失を
小さく保つようなトランジスタの補助スイツチン
グ装置を得ることにある。
この目的は本発明によれば、バイポーラトラン
ジスタに並列接続された補助分岐回路を備え、こ
の補助分岐回路がバイポーラトランジスタに加わ
る電圧を増加させてバイポーラトランジスタをス
イツチングオフするように一時的に全電流を担
い、この補助分岐回路の全電流は電界効果トラン
ジスタを介して導かれ、この電界効果トランジス
タに印加される順方向電圧がバイポーラトランジ
スタに対するベース電流のしや断後一時的にバイ
ポーラトランジスタに対するスイツチングオフ電
圧として用いられ、かつ電界効果トランジスタは
バイポーラトランジスタのベース電流のしや断後
なおバイポーラトランジスタに流れる電流が減少
後にスイツチングオフされるバイポーラトランジ
スタの補助スイツチング装置において、電界効果
トランジスタの制御回路にコンデンサが設けら
れ、制御回路における制御電圧はダイオードを介
してコンデンサおよびゲート電極に前置された抵
抗に導かれ、ダイオードと抵抗とからなる直列回
路に並列に段リアクトルが接続されることにより
達成される。
また本発明によれば、バイポーラトランジスタ
においてオンスイツチング補助装置を使用するこ
とができ、バイポーラトランジスタのベース電流
を加えた際補助分岐回路の中でバイポーラトラン
ジスタに並列に配置された大容量の電界効果トラ
ンジスタがオンスイツチングされる。
従つて本発明によれば、オンスイツチングに対
しても、オフスイツチングに対しても、バイポー
ラパワトランジスタと電界効果パワトランジスタ
との並列装置が使用され、電界効果トランジスタ
は、 ―オンスイツチングの際には全電流を急速に
一時的に担い、その結果バイポーラトランジス
タのコレクタ電流の上昇期間中、コレクタ・エ
ミツタ電圧として電界効果トランジスタの順方
向電圧のみが作用し、そしてこの電流をコレク
タ電圧の上昇に従つてバイポーラトランジスタ
に小さい残留分を除いて与え、 ―オフスイツチングの際にはバイポーラトラ
ンジスタのコレクタ電流が消滅し、そのキヤリ
ヤが無くなるまで全電流を再び担い、その結果
コレクタ電流の低下期間中、コレクタ・エミツ
タ電圧として再び電界効果トランジスタの順方
向電圧が作用し、そしてこの全電流を、バイポ
ーラトランジスタに対するしや断指令に対して
遅れたしや断指令により急速に消滅させる。
本発明はまた、コレクタ電流とコレクタ電圧と
は同時には高い値を取つてはならないという原理
から出発している。しかしながら、バイポーラパ
ワトランジスタを、順方向抵抗が高いために予め
考えられた持続電流には適さない電界効果トラン
ジスタと組合わせることによつて、電界効果トラ
ンジスタのこの欠点を利用することができる。
先ずオフスイツチングを考察する。バイポーラ
トランジスタに並列に接続された電界効果トラン
ジスタは、バイポーラトランジスタに対するベー
ス電流をしや断した後短時間のみその全電流を担
う。この場合にバイポーラトランジスタと電界効
果トランジスタとの共通な端子間にFET順方向
抵抗に相当する順方向電圧が生じ、この電圧によ
りバイポーラトランジスタがスイツチングオフさ
れる。このスイツチング期間にバイポーラトラン
ジスタに生じるエネルギ損失はコレクタ・エミツ
タ電圧が低いために著しく小さい。電界効果トラ
ンジスタは、バイポーラトランジスタをしや断し
た後にこのバイポーラトランジスタをなお流れる
電流が無くなると直ちに阻止することができる。
電界効果トランジスタはそのスイツチング速度が
高いためにその担つていた電流を急速に阻止す
る。このためにこの場合にも高いオフスイツチン
グエネルギーは生ぜず、その結果バイポーラトラ
ンジスタのしや断後短時間担う電流の値が電界効
果トランジスタの連続運転に許容される値より著
しく大きくても、電界効果トランジスタを損傷す
るおそれはない。
本発明による装置の特別な利点は、公知のオフ
スイツチング補助装置に比して、同じ補助スイツ
チング装置によりオンスイツチング時のスイツチ
ング損失も著しく小さくできるということであ
る。このためにバイポーラトランジスタと、並列
に接続された電界効果トランジスタとは、バイポ
ーラトランジスタのベース電極に対するベース電
流と、電界効果トランジスタのゲート電極の順方
向状態に属するゲート電流とが同時に流されるこ
とによつて同時に順方向に制御される。先ず電界
効果トランジスタはその順方向スイツチングが早
いためと並列回路のほとんど全電流を担い、それ
からその順方向電圧低下が高いためにその電流を
ほとんどすべてバイポーラトランジスタに移す。
その間にバイポーラトランジスタのコレクタ電圧
は低い値に低下し、その結果バイポーラトランジ
スタは著しいスイツチングエネルギーを生じな
い。スイツチングエネルギーはむしろ電界効果ト
ランジスタが引き受けるが、そのスイツチング速
度のために小さい。
オンスイツチング後の導通期間中、バイポーラ
トランジスタはその順方向電圧降下が低いために
ほとんど全電流を通じる。電界効果トランジスタ
の順方向特性はしきい電圧を示さず、抵抗性の変
化を示す。従つて電界効果トランジスタは小さい
電流を続けて流すが、この電流はトランジスタを
許容できない程に加熱することはない。むしろ電
界効果トランジスタはオフスイツチング過程にお
いて、再び直ちに全電流を担う状態にある。
以下図面により本発明の実施例について説明す
る。
第1図aによる回路においては、抵抗インダク
タンス負荷1がオン・オフスイツチング可能な電
気弁2により周期的に電圧Uを加えられ、この弁
のオフ時間のために負荷に並列に接続されたダイ
オード3を有するフリーホイーリング回路が設け
られている。
弁2としては大電力用に設計されたバイポーラ
トランジスタが使用され、そのオン・オフ・スイ
ツチングのために電源U1がスイツチ4を介して
接続され、このバイポーラトランジスタのベース
に対するベース電流iBを供給するようになつて
いる。
本発明によれば補助スイツチング装置としてバ
イポーラトランジスタ2に並列に電界効果トラン
ジスタ6を有する補助分岐回路5が設けられてい
る。電界効果トランジスタ6は、全オン時間中負
荷電流IVを通じる状態にはない。即ち負荷電流
はオン時間中コレクタ電流ICとしてバイポーラ
トランジスタ2を介して導かれ、電界効果トラン
ジスタ6はオンおよびオフ過程中短時間のみ負荷
電流IVを流すようになつている。
電界効果トランジスタ6のオンスイツチング
は、そのゲート電極に適当なゲート電圧が加えら
れることにより行われる。制御回路にコンデンサ
7を含むように配置すると特に有利である。ゲー
ト電圧を加えるためには、ベース電流を投入する
と同時に、同様にスイツチ4を介して電源U1
ら取出される電圧がダイオード8を介してコンデ
ンサ7の極板に加えられ、そこから抵抗9を介し
てゲート電極に導かれる。制御電圧U1を加える
ときには、ゲート電極はダイオード8と抵抗9と
からなる直列回路を介して、ほとんど直ちに、オ
ン状態に属するゲート・ソース電圧を得る。ダイ
オード8と抵抗9とからなる直列回路に並列に、
段リアクトル10として構成されたリアクトルが
設けられている。段リアクトルは、リアクトルが
飽和となつている最初の状態から始まつて、反転
磁化するためにある電圧時間積を必要とし、この
電圧時間積においてリアクトルが高インダクタン
スを呈するようなヒステリシスを持つている。し
かし反転磁化過程が終ると、リアクトルはほとん
ど瞬時にそのインダクタンスを失い、僅かな抵抗
となる。従つて電界効果トランジスタ6をオフに
するために、オフ状態に属する制御電圧(―
U1)が制御回路に加えられると、ダイオード8は
阻止状態となり、コンデンサ7は先ずゆつくりと
抵抗9および段リアクトル10を介して逆充電す
る。これに伴つてゲート電極に加わつており、最
初の導通状態に属する電圧は同様に先ずゆるやか
に低下する。しかしながら段リアクトルが反転磁
化されてそのインダクタンスが無くなると直ち
に、ゲート電極には段リアクトル10の低くなつ
た抵抗を介して阻止状態に属する新しい制御電圧
が加わり、電界効果トランジスタ6はオフとな
る。従つて抵抗9と段リアクトル10とを適当な
大きさにすることにより、制御電圧を切換える
際、電界効果トランジスタはオフとなる前に定め
られた時間導通状態にとどまるようにすることが
できる。
本発明をさらに詳しく説明するために、先ず補
助スイツチング装置のないバイポーラトランジス
タの場合のスイツチング過程を考察する(第2
図)。簡単のため、負荷電流IVはスイツチング期
間中実際上変化せず、オン状態のトランジスタ2
を通つて流れる(電流iC)か、またはフリーホ
イーリングダイオード3を通つて流れる(電流i
F)ものとする。時点t1およびt4においてスイツチ
4を操作することにより、オン期間中正のベース
電流IBがベース抵抗を経てトランジスタ2に導
かれることによりトランジスタ2はスイツチング
される。オンする前にはiF=IVおよびiC=0
である。ベース電流の投入により、コレクタ電流
Cは流れ始め、同じ大きさだけフリホイーリン
グ電流iFが減少する。この場合先ずコレクタ電
圧u2=uCEは実際上変化せずにその出発値にとど
まり、フリーホイリング電流iFが零になつたと
きに、従つてコレクタ電流が最高値IVに達した
ときに、始めて急速に零に低下する(時点t′2)。
対応するスイツチング電力P=u2・iCはスイツ
チング損失であつて、その積分は第2図eにおい
て斜線の入つた面積として示され、トランジスタ
の熱負荷となる。
オフ時(時点t4)、ベース電流のしや断と共に
コレクタ電圧u2が上昇し始める。しかしながらコ
レクタ電流iCは、コレクタ電圧u2が最高値に達
したとき始めてフリーホイーリングダイオード3
に転流する(時点t′8)。転流過程は、時点t′9にお
いてコレクタ電流iCが無くなり、全負荷電流IV
がフリホイーリング電流iFとしてダイオード3
を通つて流れるときに終了する。これに対応する
オフ損失は積iC・uCEにより与えられる。対応
するオフ損失は斜線をつけた面積として同様に第
2図eに示されており、同様にトランジスタの熱
負荷の第2の成分となつている。
既に初めに述べた基本思想により、オフ電力を
減少させるために時点t4におけるオフ指令によ
り、コレクタ電流が転流する並列の補助分岐回路
が投入される。補助分岐回路には、共通の接続端
子を介してトランジスタ2のコレクタおよびエミ
ツタに伝えられてトランジスタ2内のキヤリヤを
減退させる電圧が生じる。コレクタ電流iCは、
電圧u2=uCEが最高値に達して電流が補助分岐回
路からフリーホイーリングダイオード3へ転流す
る前に既に減少している。これによつてバイポー
ラトランジスタの損失と従つてその熱負荷は減少
し、補助分岐回路にのみ損失が生じる。オンのた
めに同じ原理を利用することができ、適当なオン
スイツチング補助手段により、コレクタ電流が小
さい値を有することによつて阻止状態から導通状
態へのコレクタ電圧の移行がある時間間隔で存在
する。
本発明によればオンスイツチング装置およびオ
フスイツチング装置として同じ補助分岐回路5
(第1図a)が使用される。第1図bは制御電圧
u1を示し、そのスイツチング(スイツチ4によ
る)により同時にバイポーラトランジスタに対す
るベース電流iBと補助分岐回路5を閉じる電界
効果トランジスタ6に対するゲート・ソース電圧
GSが投入される。電界効果トランジスタのスイ
ツチング時間が短かいために電界効果トランジス
タを通るドレイン電流iDは急速に上昇し、時点
t2において負荷電流IVを、既にバイポーラトラ
ンジスタを流れる小さい成分まで担う。トランジ
スタ2のコレクタ・エミツタ路と電界効果トラン
ジスタ6のドレイン・ソース路とに共通な電圧u2
は、電界効果トランジスタ6の順方向抵抗とドレ
イン電流iDとの積により与えられる小さい値に
低下する。ゲート電圧により同時に投入されたベ
ース電流のために、ドレイン電流iDは時点t3
でバイポーラトランジスタ2に転流し、このバイ
ポーラトランジスタ2の順方向抵抗は電界効果ト
ランジスタのそれより著しく小さい。時点t3にお
いては、ほとんど全負荷電流IVはバイポーラト
ランジスタを通つて流れ、僅かな残留電流は、な
おも投入されている電界効果トランジスタ6によ
り担われ、この電界効果トランジスタは、オフの
ために(時点t4)バイポーラトランジスタのベー
ス電流が再びしや断されると、直ちに再び全負荷
電流を担い得るようになつている。
制御回路の上述の回路により、ゲート電圧uGS
はオフ時に(制御電圧u1の切換)時点t6において
先ずゆつくり低下し、時点t7になつて始めて制御
電圧の阻止状態に属する新しい値―U1へ急速に
調整できるようにする。時間間隙t5〜t8において
は、ベース電流が阻止されているためバイポーラ
トランジスタ2の順方向抵抗は電界効果トランジ
スタ6の順方向抵抗より大きく、コレクタ電流は
バイポーラトランジスタから電界効果トランジス
タへ転流する。回路は、コレクタ電流iCが実際
に次第に減少するとき始めて、段リアクトル10
の反転磁化(すなわち、電界効果トランジスタの
ゲート電極が阻止状態となる時点t7)が行われる
ように調整されている。時点t8の後、今や阻止状
態に制御された電界効果トランジスタ6中のキヤ
リヤは急速に減少し、その結果ドレイン電流iD
がフリーホイーリングダイオード3へ転流するよ
うになる。従つて、時点t9においては再び出発状
態iF=IV,iD=iC=0となる。
スイツチング過程およびスイツチング損失は、
電圧u2(ドレイン・ソース電圧またはコレクタ電
圧)の曲線変化により次のようにまとめることが
できる。
オン時点t1においては、負荷電流はフリーホイ
ーリングダイオードから電界効果トランジスタへ
転流するが、このトランジスタのドレイン・ソー
ス電圧は、時点t2において転流が実際に終るまで
変化しないまゝでいる。このとき電界効果トラン
ジスタには損失u2・iDが生じる。この積の時間
積分は第1図fにおいて斜線を付けた面積で示さ
れている。時点t2においては、電圧u2は電界効果
トランジスタのドレイン電流と順方向抵抗との積
により与えられる値に低下する。コレクタ電流が
増加して次第にドレイン電流を担う程度に従つ
て、時点t3まで電圧u2は、バイポーラトランジス
タの順方向抵抗とコレクタ電流との積で与えられ
るほとんど零の値に低下する。これによりオン状
態は終り、負荷電流の殆ど大部分は高い連続負荷
に耐えるように設計されたバイポーラトランジス
タを介して導かれ、僅かの部分だけが小さい連続
負荷にのみ耐えうるように設計された電界効果ト
ランジスタを介して導かれる。このときバイポー
ラトランジスタにおいては損失u2・iCが生じ
る。
時点t4においてはベース電流は阻止され、コレ
クタ電流は電界効果トランジスタに転流し、電界
効果トランジスタ6においては順方向電圧降下が
増加する。時点t6においては対応する順方向電圧
を有する、電界効果トランジスタの完全な導通状
態が得られる。時点t7においてはFETゲート電圧
も切換制御され、FETドレイン・ソース電圧は
装置の休止電圧に上昇する(時点t8)。時点t9にお
いては電界効果トランジスタも完全な阻止状態と
なり、オフ状態は終る。
オフ中も電界効果トランジスタ6にはオフ損失
u2・iDが生じ、バイポーラトランジスタにはオ
フ損失u2・iCが生じ、第1図fに斜線で示され
ている。しかしながらバイポーラトランジスタお
よび電界効果トランジスタにおけるスイツチング
損失は明らかに第2図eに斜線で示すものより著
しく小さい。
このような補助スイツチング装置を備えたバイ
ポーラトランジスタは、変換器、特にインバータ
における半導体弁として有利に利用することがで
き、第3図には例として周波数変換制御される交
流回転機30の駆動装置が示されている。回転機
30の各交流入力端R,S,Tはバイポーラトラ
ンジスタ31R,31S,31Tと、電界効果ト
ランジスタ32R,32S,32Tを有する並列
の補助分岐回路とを介して、インバータの正の直
流電圧入力端に接続されている。従つてバイポー
ラトランジスタと電界効果トランジスタとからな
る各対は消弧可能なインバータ弁を形成し、この
弁にはそれぞれ帰還ダイオード33R,33Sお
よび33Tが逆並列に接続されている。同様に、
各インバータ出力端はバイポーラトランジスタ3
1R′,31S′,31T′、電界効果トランジスタ
32R′,32S′,32T′および帰還ダイオード
33R′,33S′,33T′を介して負のインバー
タ入力端に接続されている。トランジスタを制御
するために制御回路34R〜34T′が設けられ
ており、これらの回路は第1図の素子4および7
〜10に相当して構成することができる。
回転機30の固定子巻線はトランジスタに対し
ては第1図に1で示された負荷を形成し、この場
合には負荷に逆並列に接続されたフリーホイーリ
ングダイオード3の代わりにバイポーラトランジ
スタに逆並列な帰還ダイオードが設けられてい
る。この場合電界効果トランジスタの負のドレイ
ン・ソース電圧(逆方向)に対する特性は、電界
効果トランジスタのシンボルに矢印で示されてい
るようにダイオード特性を持つていると有利であ
る。そのようなダイオード運転における電界効果
トランジスタのオンスイツチング時間は、そのよ
うな装置に対して大低の場合に必要な逆並列の大
容量ダイオードのオンスイツチング時間に比して
短かい。それ故各電界効果トランジスタは逆方向
に流れる電流を急速に担い、その電流を続いて、
ゆつくり導通する帰還ダイオードに与える。従つ
てこの回路により、比較的ゆつくりとオンスイツ
チングする帰還ダイオードのために生じるであろ
う過電圧は避けられる。この回路においても、使
用可能な電界効果トランジスタはその連続負荷に
関して制限されているが、より高い負荷をかけ得
るバイポーラトランジスタと帰還ダイオードと組
合せることにより、更に大きな負荷領域において
使用することができる。何故ならば、高い負荷は
短い時間内でのみ生じ、従つて電界効果トランジ
スタの全負荷は許容限界内にあるからである。
本発明による装置によれば、持続電流を主とし
て通じるバイポーラトランジスタにはほとんどス
イツチング損失を生せず、持続電流をほとんど担
わない電界効果トランジスタにおいて僅かのスイ
ツチング損失が生じるだけであり、従つて高い周
波数においても良好な効率が得られる。
【図面の簡単な説明】
第1図aは本発明の一実施例の接続図、第1図
b〜fは第1図aの各種の信号波形図、第2図a
は従来のものの接続図、第2図b〜eは第2図a
の各種の信号の波形図、第3図は本発明装置を使
用した交流回転機駆動装置の接続図である。 1…負荷、2…電気弁、3…ダイオード、4…
スイツチ、5…補助分岐回路、6…電界効果トラ
ンジスタ、10…段リアクトル、30…交流回転
機、31R〜31T′…バイポーラトランジス
タ、32R〜32T′…電界効果トランジスタ、
33R〜33T′…帰還ダイオード、34R〜3
4T′…制御回路。

Claims (1)

    【特許請求の範囲】
  1. 1 バイポーラトランジスタに並列接続された補
    助分岐回路を備え、この補助分岐回路がバイポー
    ラトランジスタに加わる電圧を増加させてバイポ
    ーラトランジスタをスイツチングオフするように
    一時的に全電流を担い、この補助分岐回路の全電
    流は電界効果トランジスタを介して導かれ、この
    電界効果トランジスタに印加される順方向電圧が
    バイポーラトランジスタに対するベース電流のし
    や断後一時的にバイポーラトランジスタに対する
    スイツチングオフ電圧として用いられ、かつ前記
    電界効果トランジスタはバイポーラトランジスタ
    のベース電流のしや断後なおバイポーラトランジ
    スタに流れる電流が減少後にスイツチングオフさ
    れるバイポーラトランジスタの補助スイツチング
    装置において、電界効果トランジスタの制御回路
    にコンデンサが設けられ、制御回路における制御
    電圧はダイオードを介してコンデンサおよびゲー
    ト電極に前置された抵抗に導かれ、ダイオードと
    抵抗とからなる直列回路に並列に段リアクトルが
    接続されていることを特徴とするバイポーラトラ
    ンジスタの補助スイツチング装置。
JP56126555A 1980-08-12 1981-08-12 Expired JPS625539B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803030485 DE3030485A1 (de) 1980-08-12 1980-08-12 Schalthilfe-einrichtung fuer einen bipolaren leistungstransistor

Publications (2)

Publication Number Publication Date
JPS5754426A JPS5754426A (ja) 1982-03-31
JPS625539B2 true JPS625539B2 (ja) 1987-02-05

Family

ID=6109457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56126555A Expired JPS625539B2 (ja) 1980-08-12 1981-08-12

Country Status (2)

Country Link
JP (1) JPS625539B2 (ja)
DE (1) DE3030485A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3204266A1 (de) * 1982-02-08 1983-08-18 Siemens Ag Verfahren und vorrichtung zum betrieb eines pulswechselrichters
US4511861A (en) * 1982-11-15 1985-04-16 General Electric Company VCO Having field effect and bipolar transistors in parallel
JPS61107813A (ja) * 1984-10-30 1986-05-26 Mitsubishi Electric Corp 半導体装置
US6611148B2 (en) * 2001-07-24 2003-08-26 Henry H. Clinton Apparatus for the high voltage testing of insulated conductors and oscillator circuit for use with same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562735A (en) * 1979-06-12 1981-01-13 Ibm Switching device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE423168B (sv) * 1977-03-07 1982-04-13 Philippe Lataire Anordning for styrning av basstrommen till effektransistorer
DE2743139A1 (de) * 1977-09-24 1979-04-05 Boehringer Andreas Ergaenzte einrichtung zur befreiung elektrischer oder elektronischer einwegschalter von hoher verlustleistungsbeanspruchung waehrend des einschaltens und ueberhoehter sperrspannungsbeanspruchung beim ausschalten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562735A (en) * 1979-06-12 1981-01-13 Ibm Switching device

Also Published As

Publication number Publication date
JPS5754426A (ja) 1982-03-31
DE3030485A1 (de) 1982-03-25

Similar Documents

Publication Publication Date Title
US4532443A (en) Parallel MOSFET power switch circuit
JP2000197371A (ja) インバ―タ装置
US10020731B2 (en) Power switch circuit
JPH04502997A (ja) 整流の絶縁破壊を回避するための直列誘導子を使用しかつmosfetの代用としてigbtを使用してスイッチング回路の機能を広げる改良式スイッチング回路
JPH10127045A (ja) 電力変換器のゲート駆動回路
CA2600477A1 (en) Power losses reduction in switching power converters
JPS5812828B2 (ja) タンイツリアクトルキヨウセイテンリユウチヨツパカイロ
JP3133166B2 (ja) ゲート電力供給回路
US4319318A (en) Voltage reapplication rate control for commutation of thyristors
WO2001039357A1 (en) Clamped bidirectional power switches
US3721836A (en) Current limited transistor switch
JPS6121015B2 (ja)
JP2793946B2 (ja) 電力用スイッチング装置
JPS625539B2 (ja)
JP3602011B2 (ja) 制御回路
US4924370A (en) Low-loss and low-reactive power switching relief device for the semiconductor switches of an inverter
CN110429803B (zh) 驱动电路和逆变电源
DE112021008351T5 (de) Treiberschaltung zum antreiben eines leistungshalbleiterelements, leistungshalbleitermodul und leistungsumwandlungsvorrichtung
DE102021101327A1 (de) Gate-ansteuerungsvorrichtung, gate-ansteuerungsverfahren, leistungshalbleitermodul und stromwandlervorrichtung
JPH0260093B2 (ja)
JPH10209832A (ja) 半導体スイッチ回路
KR950000774Y1 (ko) 스너버 에너지 회생회로
JPH0473807B2 (ja)
JPS58119017A (ja) スイツチング電圧調整器
KR970000876B1 (ko) 인버터회로에서의 고속게이트 구동회로