JPH02273072A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH02273072A JPH02273072A JP2049642A JP4964290A JPH02273072A JP H02273072 A JPH02273072 A JP H02273072A JP 2049642 A JP2049642 A JP 2049642A JP 4964290 A JP4964290 A JP 4964290A JP H02273072 A JPH02273072 A JP H02273072A
- Authority
- JP
- Japan
- Prior art keywords
- value
- voltage
- power supply
- signal
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000001939 inductive effect Effects 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000004804 winding Methods 0.000 description 31
- 230000007423 decrease Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000001965 increasing effect Effects 0.000 description 7
- 230000005347 demagnetization Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001580 bacterial effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、直流入力電圧の端子間に結合された誘導性素
子及び可制御スイッチの直列回路と、前記の誘導性素子
に結合された整流器であってこの整流器に接続された負
荷に直流出力電圧を得るようにする当該整流器と、 前記の可制御スイッチに結合され、この可制御スイッチ
を交互に導通及び非導通とする制御回路と、 この制御回路に結合され前記の可制御スイッチの導通持
続時間を決定するパルス幅変調器と、前記の直流出力電
圧の所定の関数である信号を前記のパルス幅変調器の制
御入力端に供給し、前記の直流出力電圧を前記の直流入
力電圧及び負荷の値に依存しないほぼ一定の第１の値に
維持する関数発生器と、 前記の可制御スイッチの導通時間を短く保つことにより
前記の直流出力電圧を前記の第１の値よりも可なり低い
第２の値にする手段と を具えた切換モードの電源回路に関するものである。
子及び可制御スイッチの直列回路と、前記の誘導性素子
に結合された整流器であってこの整流器に接続された負
荷に直流出力電圧を得るようにする当該整流器と、 前記の可制御スイッチに結合され、この可制御スイッチ
を交互に導通及び非導通とする制御回路と、 この制御回路に結合され前記の可制御スイッチの導通持
続時間を決定するパルス幅変調器と、前記の直流出力電
圧の所定の関数である信号を前記のパルス幅変調器の制
御入力端に供給し、前記の直流出力電圧を前記の直流入
力電圧及び負荷の値に依存しないほぼ一定の第１の値に
維持する関数発生器と、 前記の可制御スイッチの導通時間を短く保つことにより
前記の直流出力電圧を前記の第１の値よりも可なり低い
第２の値にする手段と を具えた切換モードの電源回路に関するものである。
（従来の技術）
上述した種類の電源回路はドイツ国の雑誌“ファンクテ
クニク（Ｆｕｎｋｔｅｃｈｎｉｋ）”３７ （１９８７
）、Ｎｏ、 １の第２１〜２５頁の章に記載されており
既知である。
クニク（Ｆｕｎｋｔｅｃｈｎｉｋ）”３７ （１９８７
）、Ｎｏ、 １の第２１〜２５頁の章に記載されており
既知である。
この雑誌から明らかなように、既知の回路の出力特性、
すなわち負荷を流れる出力電流の関数としての出力電圧
の変化を表わす線図は折り返された形状（電流折り返し
特性）を有している。出力電流が零と所定の最大値との
間の値を有する場合、出力電圧は第１の値を有し、特性
曲線はほぼ水平の直線となる。この特性は可制御スイッ
チの導通持続時間の前述した制御により達成される。出
力電流が最大値を越えると、導通持続時間が迅速に減少
し、出力電圧は公称の場合に保持される前記の第１の値
よりも可成り低くなり、これによりピーク電力は負荷や
電源回路に害を及ぼさない値に減少せしめられる。出力
電圧が零となる、すなわち負荷が短絡回路となる場合に
は、出力電流は所定の小さな値を有する。従って特性曲
線は電流の最大値を表わす特性線図中の点と短絡に対応
する点との間で折り返される。電源回路はあらゆる状況
の下で動作状態に保たれる。
すなわち負荷を流れる出力電流の関数としての出力電圧
の変化を表わす線図は折り返された形状（電流折り返し
特性）を有している。出力電流が零と所定の最大値との
間の値を有する場合、出力電圧は第１の値を有し、特性
曲線はほぼ水平の直線となる。この特性は可制御スイッ
チの導通持続時間の前述した制御により達成される。出
力電流が最大値を越えると、導通持続時間が迅速に減少
し、出力電圧は公称の場合に保持される前記の第１の値
よりも可成り低くなり、これによりピーク電力は負荷や
電源回路に害を及ぼさない値に減少せしめられる。出力
電圧が零となる、すなわち負荷が短絡回路となる場合に
は、出力電流は所定の小さな値を有する。従って特性曲
線は電流の最大値を表わす特性線図中の点と短絡に対応
する点との間で折り返される。電源回路はあらゆる状況
の下で動作状態に保たれる。
電源回路をスイッチ・オンさせた後常規動作状態になる
までの遷移中、可制御スイッチの順次の導通期間が長く
なる為に出力電圧が公称値まで増大し、特性線図中の動
作点は直角座標系の原点から公称値に相当する特性点ま
で変位する。出力電圧が過負荷の為に低い値になるもの
とすると、妨害が依然として存在しなければ動作点はス
イッチ・オン後の場合と同様に公称値の方向に変位し、
この場合出力電圧は減少した値に保たれる。出力電圧の
増大はその減少よりもゆっくりしている為、回路素子に
とって大きな負担となる大きなピーク電流がその都度流
れることはない。これにより回路の信頼性を高めること
ができる。このようななだらかな始動中、動作点が出力
電流の最大値に対応する特性曲線上の位置に達するまで
出力電圧と出力電流との双方が同時に増大し、出力電圧
はほぼ公称値を有するようになる。次に制御を行って、
公称状態が得られるように、すなわち動作点が特性曲線
の水平部分に沿って移動し、電流が小さくなるようにす
る。このことから明らかなように、始動中不必要に多く
のエネルギーが消費される。
までの遷移中、可制御スイッチの順次の導通期間が長く
なる為に出力電圧が公称値まで増大し、特性線図中の動
作点は直角座標系の原点から公称値に相当する特性点ま
で変位する。出力電圧が過負荷の為に低い値になるもの
とすると、妨害が依然として存在しなければ動作点はス
イッチ・オン後の場合と同様に公称値の方向に変位し、
この場合出力電圧は減少した値に保たれる。出力電圧の
増大はその減少よりもゆっくりしている為、回路素子に
とって大きな負担となる大きなピーク電流がその都度流
れることはない。これにより回路の信頼性を高めること
ができる。このようななだらかな始動中、動作点が出力
電流の最大値に対応する特性曲線上の位置に達するまで
出力電圧と出力電流との双方が同時に増大し、出力電圧
はほぼ公称値を有するようになる。次に制御を行って、
公称状態が得られるように、すなわち動作点が特性曲線
の水平部分に沿って移動し、電流が小さくなるようにす
る。このことから明らかなように、始動中不必要に多く
のエネルギーが消費される。
（発明が解決しようとする課題）
本発明の目的は、始動中出力電流があまり大きな値とな
らないようにした電源回路を提供せんとするにある。
らないようにした電源回路を提供せんとするにある。
（課題を解決するための手段）
本発明は、直流入力電圧の端子間に結合された誘導性素
子及び可制御スイッチの直列回路と、前記の誘導性素子
に結合された整流器であってこの整流器に接続された負
荷に直流出力電圧を得るようにする当該整流器と、 前記の可制御スイッチに結合され、この可制御スイッチ
を交互に導通及び非導通とする制御回路と、 この制御回路に結合され前記の可制御スイッチの導通持
続時間を決定するパルス幅変調器と、前記の直流出力電
圧の所定の関数である信号を前記のパルス幅変調器の制
御入力端に供給し、前記の直流出力電圧を前記の直流入
力電圧及び負荷の値に依存しないほぼ一定の第１の値に
維持する関数発生器と、 前記の可制御スイッチの導通時間を短く保つことにより
前記の直流出力電圧を前記の第１の値よりも可なり低い
第２の値にする手段と を具えた切換モードの電源回路において、直流出力電圧
が前記の第２の値を有する際に、始動回路の信号であっ
て前記の菌数発生器の信号よりも短い前記の可制御スイ
ッチの導通時間に対応する信号を前記のパルス幅変調器
の制御入力端に供給し、可制御スイッチの導通持続時間
を増大させて直流出力電圧を前記の第１の値にするよう
にし、直流出力電圧が前記の第１の値を有する場合に前
記の関数発生器の信号を前記のパルス幅変調器の前記の
制御入力端に供給する選択回路が設けられていることを
特徴とする。 ゛本発明による電源回路の出力
電圧は始動中、可制御スイッチの導通持続時間の制御に
よっては増大しないが、始動回路による制御の下で増大
する。
子及び可制御スイッチの直列回路と、前記の誘導性素子
に結合された整流器であってこの整流器に接続された負
荷に直流出力電圧を得るようにする当該整流器と、 前記の可制御スイッチに結合され、この可制御スイッチ
を交互に導通及び非導通とする制御回路と、 この制御回路に結合され前記の可制御スイッチの導通持
続時間を決定するパルス幅変調器と、前記の直流出力電
圧の所定の関数である信号を前記のパルス幅変調器の制
御入力端に供給し、前記の直流出力電圧を前記の直流入
力電圧及び負荷の値に依存しないほぼ一定の第１の値に
維持する関数発生器と、 前記の可制御スイッチの導通時間を短く保つことにより
前記の直流出力電圧を前記の第１の値よりも可なり低い
第２の値にする手段と を具えた切換モードの電源回路において、直流出力電圧
が前記の第２の値を有する際に、始動回路の信号であっ
て前記の菌数発生器の信号よりも短い前記の可制御スイ
ッチの導通時間に対応する信号を前記のパルス幅変調器
の制御入力端に供給し、可制御スイッチの導通持続時間
を増大させて直流出力電圧を前記の第１の値にするよう
にし、直流出力電圧が前記の第１の値を有する場合に前
記の関数発生器の信号を前記のパルス幅変調器の前記の
制御入力端に供給する選択回路が設けられていることを
特徴とする。 ゛本発明による電源回路の出力
電圧は始動中、可制御スイッチの導通持続時間の制御に
よっては増大しないが、始動回路による制御の下で増大
する。
この場合、出力電圧は可制御スイッチの導通持続時間の
制御による場合よりも低い値を有し、一方、出力電流は
その最大値よりも常に小さくなる。従ってエネルギーの
消費が制限され、出力電圧は既知の電源回路における場
合よりも徐々に増大する。
制御による場合よりも低い値を有し、一方、出力電流は
その最大値よりも常に小さくなる。従ってエネルギーの
消費が制限され、出力電圧は既知の電源回路における場
合よりも徐々に増大する。
始動中間数発生器は動作しているも、これによっては可
制御スイッチのスイッチング動作にいかなる影響も及ぼ
さない。出力電圧が公称値に達すると、選択回路が関数
発生器の信号をパルス幅変調器に供給する為に可制御ス
イッチの導通持続時間が制御により決定され、一方、始
動回路は最早や何の影響も及ぼさない。これが常規動作
状態である。各スイッチ・オン後や各妨害発生後は出力
電流はその最大値に達しないため、電源回路の回路素子
に対する負荷はあまり大きくならない。
制御スイッチのスイッチング動作にいかなる影響も及ぼ
さない。出力電圧が公称値に達すると、選択回路が関数
発生器の信号をパルス幅変調器に供給する為に可制御ス
イッチの導通持続時間が制御により決定され、一方、始
動回路は最早や何の影響も及ぼさない。これが常規動作
状態である。各スイッチ・オン後や各妨害発生後は出力
電流はその最大値に達しないため、電源回路の回路素子
に対する負荷はあまり大きくならない。
上述したような始動回路自体は例えば、電子素子及び材
料に関するフィリップス社の技術文献”Ｔｅｃｈｎｉｃ
ａｌ ｉｎｆｏｒｍａｔｉｏｎ ０２０ ： Ｓｗｉｔ
ｃｈｅｄ−ｍｏｄ。
料に関するフィリップス社の技術文献”Ｔｅｃｈｎｉｃ
ａｌ ｉｎｆｏｒｍａｔｉｏｎ ０２０ ： Ｓｗｉｔ
ｃｈｅｄ−ｍｏｄ。
ｐｏｗｅｒ ５ｕｐｐｌｉｅｓ ｉｎ ＴＶ
ｒｅｃｅｉｖｅｒｓ、ｃｏｎｔｒｏｌ ｃｉｒｃｕｉ
ｔｓ’（１９７６年９月１日発行）に記載されており、
既知である。この技術文献によれば、安全回路か動作す
ると、パルス幅変調器と可制御スイッチとの間の通路が
遮断され、これにより電源回路は最早や動作しなくなり
、出力電圧か零となり、その後始動回路がなだらかな始
動を開始する。一方、本発明による電源回路も妨害後動
作状態を維持するも、これは低レベルである為、小さく
短時間続く妨害によっては電源回路を長時間不作動とし
えない。
ｒｅｃｅｉｖｅｒｓ、ｃｏｎｔｒｏｌ ｃｉｒｃｕｉ
ｔｓ’（１９７６年９月１日発行）に記載されており、
既知である。この技術文献によれば、安全回路か動作す
ると、パルス幅変調器と可制御スイッチとの間の通路が
遮断され、これにより電源回路は最早や動作しなくなり
、出力電圧か零となり、その後始動回路がなだらかな始
動を開始する。一方、本発明による電源回路も妨害後動
作状態を維持するも、これは低レベルである為、小さく
短時間続く妨害によっては電源回路を長時間不作動とし
えない。
本発明による電源回路の一実施態様では、前記の選択回
路は制御信号を前記のパルス幅変調器の制御入力端に供
給する最小値伝送回路であり、低い方の値の制御信号が
前記の可制御スイッチの短い方の導通時間に対応し、高
い方の値の制御信号か前記の可制御スイッチの長い方の
導通時間に対応するようにする。簡単な実施態様では、
前記の始動回路は蓄積素子を充電する充電源を有し、直
流出力電圧が前記の第１の値を有する場合に前記の蓄積
素子の信号が前記の関数発生器から生じる信号よりも高
く、直流出力電圧が前記の第２の値を有するか或いは前
記の第１の値よりも高い予定の値よりも高い値を有する
場合に前記の蓄積素子の信号が前記の関数発生器から生
じる信号よりも低（なるようにする。このようにすると
、出力電圧が第１の値を有する場合に蓄積素子の信号が
高レベルとなり、これらの条件の下で蓄積素子の信号が
電源回路の動作にいかなる影響も及ぼさなくなる。例え
ば過負荷の為に或いは出力電圧が待機回路により減少せ
しめられた為に出力電圧の値が第１の値よりも可成り低
くなると、蓄積素子の信号が低レベルとなる。このよう
な本発明による電源回路は出力電圧を徐々に増大させる
ならだかな始動に適している。
路は制御信号を前記のパルス幅変調器の制御入力端に供
給する最小値伝送回路であり、低い方の値の制御信号が
前記の可制御スイッチの短い方の導通時間に対応し、高
い方の値の制御信号か前記の可制御スイッチの長い方の
導通時間に対応するようにする。簡単な実施態様では、
前記の始動回路は蓄積素子を充電する充電源を有し、直
流出力電圧が前記の第１の値を有する場合に前記の蓄積
素子の信号が前記の関数発生器から生じる信号よりも高
く、直流出力電圧が前記の第２の値を有するか或いは前
記の第１の値よりも高い予定の値よりも高い値を有する
場合に前記の蓄積素子の信号が前記の関数発生器から生
じる信号よりも低（なるようにする。このようにすると
、出力電圧が第１の値を有する場合に蓄積素子の信号が
高レベルとなり、これらの条件の下で蓄積素子の信号が
電源回路の動作にいかなる影響も及ぼさなくなる。例え
ば過負荷の為に或いは出力電圧が待機回路により減少せ
しめられた為に出力電圧の値が第１の値よりも可成り低
くなると、蓄積素子の信号が低レベルとなる。このよう
な本発明による電源回路は出力電圧を徐々に増大させる
ならだかな始動に適している。
また、本発明による電源回路では、双安定素子が設けら
れ、この双安定素子が第１の状態で前記の蓄積素子を放
電させ、前記のクランプ回路を不作動とし、直流出力電
圧の値が予定の値よりも高い場合に前記の可制御スイッ
チを非導通とするようになっており、前記の双安定素子
は前記の蓄積素子の信号が他の予定の値よりも低い場合
にその第２状態になり、この第２状態においてクランプ
回路が動作している間前記の蓄積素子の信号と前記の直
流出力電圧との双方が増大するようにするのが好ましい
。このようにすることにより、過電圧が終了すると直ち
に始動回路がなだらかな始動を開始しつるようにする過
電圧保護を達成しうる。
れ、この双安定素子が第１の状態で前記の蓄積素子を放
電させ、前記のクランプ回路を不作動とし、直流出力電
圧の値が予定の値よりも高い場合に前記の可制御スイッ
チを非導通とするようになっており、前記の双安定素子
は前記の蓄積素子の信号が他の予定の値よりも低い場合
にその第２状態になり、この第２状態においてクランプ
回路が動作している間前記の蓄積素子の信号と前記の直
流出力電圧との双方が増大するようにするのが好ましい
。このようにすることにより、過電圧が終了すると直ち
に始動回路がなだらかな始動を開始しつるようにする過
電圧保護を達成しうる。
（実施例）
以下図面につき説明するに、第１図に示す本発明による
電源回路はＮＰＮスイッチングトランジスタＴ、の形態
の可制御スイッチを有し、このトランジスタのコレクタ
は変成器Ｔの一次巻線Ｌ１の一端に接続されエミッタは
接地されている。−次巻線Ｌｌの他端は直流入力電圧源
Ｖｌの正端子に接続され、この電圧源の負端子も接地さ
れている。
電源回路はＮＰＮスイッチングトランジスタＴ、の形態
の可制御スイッチを有し、このトランジスタのコレクタ
は変成器Ｔの一次巻線Ｌ１の一端に接続されエミッタは
接地されている。−次巻線Ｌｌの他端は直流入力電圧源
Ｖｌの正端子に接続され、この電圧源の負端子も接地さ
れている。
この電圧源は例えば主電源整流器とする。トランジスタ
Ｔ、のベースは、このトランジスタを交互にターン・オ
ン及びターン・オフさせる制御回路ｌに接続されている
。
Ｔ、のベースは、このトランジスタを交互にターン・オ
ン及びターン・オフさせる制御回路ｌに接続されている
。
変成器Ｔは複数個の二次巻線を有している。これら二次
巻線の１つＬ２の一端は接地されている。
巻線の１つＬ２の一端は接地されている。
この二次巻線Ｌ２の他端は整流器り。の陽極に接続され
、この整流器の陰極は平滑キャパシタＣ０と抵抗Ｒで表
わした負荷とに接続されている。整流器Ｄｏに接続され
ていないキャパシタＣ，及び抵抗Ｒの端子は接地されて
いる。通常のように黒丸（ドツト）で示す巻線Ｌｌ及び
Ｌ２の巻回方向や、整流器り。
、この整流器の陰極は平滑キャパシタＣ０と抵抗Ｒで表
わした負荷とに接続されている。整流器Ｄｏに接続され
ていないキャパシタＣ，及び抵抗Ｒの端子は接地されて
いる。通常のように黒丸（ドツト）で示す巻線Ｌｌ及び
Ｌ２の巻回方向や、整流器り。
の導通方向は、動作中一方の巻線に電流が流れている際
他方の巻線に電流が流れないように選択する。直流出力
電圧Ｖ。は負荷Ｒの両端間に存在する。
他方の巻線に電流が流れないように選択する。直流出力
電圧Ｖ。は負荷Ｒの両端間に存在する。
上述したところまでの素子は既知の型の切換モード電源
回路の一部を構成し、この場合トランジスタＴ、がター
ン・オンする期間の持続時間を制御することにより電圧
Ｖｔ及び負荷Ｒの値に依存しないほぼ一定の値を電圧ｖ
０が有するようにする。
回路の一部を構成し、この場合トランジスタＴ、がター
ン・オンする期間の持続時間を制御することにより電圧
Ｖｔ及び負荷Ｒの値に依存しないほぼ一定の値を電圧ｖ
０が有するようにする。
第１図の回路は例えばテレビジョン受像機の電源回路と
することができる。変成器Ｔの二次巻線における負荷は
テレビジョン受像機中の複数の回路による電力消費部を
以って構成される。電流が巻線Ｌｌを流れている時と同
じ期間中これら二次巻線の１つＬ３に電流が流れる。
することができる。変成器Ｔの二次巻線における負荷は
テレビジョン受像機中の複数の回路による電力消費部を
以って構成される。電流が巻線Ｌｌを流れている時と同
じ期間中これら二次巻線の１つＬ３に電流が流れる。
出力電圧■。は関数発生器２と、始動回路３と、安全回
路４とに与えられる。関数発生器２及び始動回路３の出
力端は選択回路５に接続されている。
路４とに与えられる。関数発生器２及び始動回路３の出
力端は選択回路５に接続されている。
巻線Ｌ２及びＬ３はのこぎり波発生器６に接続されてい
る。こののこぎり波発生器によって生ぜしめられたのこ
ぎり波状信号と選択回路５の出力信号とはパルス幅変調
器７に供給され、この変調器７の出力信号は制御回路８
に供給される。変成器Ｔの二次巻線Ｌ４は待機回路９の
入力端に接続されている。この待機回路９の出力端は制
御回路８に結合され、この制御回路８の出力端は制御回
路１に結合されている。
る。こののこぎり波発生器によって生ぜしめられたのこ
ぎり波状信号と選択回路５の出力信号とはパルス幅変調
器７に供給され、この変調器７の出力信号は制御回路８
に供給される。変成器Ｔの二次巻線Ｌ４は待機回路９の
入力端に接続されている。この待機回路９の出力端は制
御回路８に結合され、この制御回路８の出力端は制御回
路１に結合されている。
第２図は第１図の電源回路の詳細を示す。２つの抵抗１
１及び１２の直列回路は電圧ｖ０の点と大地との間に接
続されている。関数発生器２は差動増幅器２３を有し、
その反転入力端が前記の抵抗１１及び１２の相互接続点
に接続されている。この相互接続点には電圧Ｖ。に比例
する電圧■Ｉｂが生じる。他の実施例では分圧器１１．
１２を省略することができる。
１及び１２の直列回路は電圧ｖ０の点と大地との間に接
続されている。関数発生器２は差動増幅器２３を有し、
その反転入力端が前記の抵抗１１及び１２の相互接続点
に接続されている。この相互接続点には電圧Ｖ。に比例
する電圧■Ｉｂが生じる。他の実施例では分圧器１１．
１２を省略することができる。
加算器段２４の入力端も前記の相互接続点に接続されて
いる。加算器段２４の他の入力端には電流源２５が接続
され、この入力端と大地との間には抵抗２６が配置され
ている。差動増幅器２３の非反転入力端は基準電圧点に
接続されている。この差動増幅器２３は負帰還電圧ｖｔ
ｂと基準電圧との差を増幅し、加算器段２４は電流源２
５により抵抗２６の両端間に生せしめられる電圧に電圧
Ｖｔｂを加える。加算器段２４の出力端に得られる加算
電圧はリミッタ２７に供給される。このリミッタにより
得られる電圧と差動増幅器２３の出力端に存在する電圧
とが最小値伝送回路２８に供給される。この最小値伝送
回路はこれに供給される前記の電圧のうちで最小の電圧
を選択回路５に供給する。この選択回路５は始動回路３
から生じる電圧をも受ける。この選択回路５も最小値伝
送回路であり、この選択回路５の２つの入力電圧のうち
最小の電圧を差動増幅器として構成した変調器７の反転
入力端に供給し、この変調器７を出力電圧■。の関数と
して制御する。電源回路の常規動作状態では、最小値伝
送回路２８の出カ端における電圧は始動回路３から生じ
る電圧よりも常に低く、従って前者の電圧が選択回路５
に供給される。このような最小値伝送回路は実際には２
つのエミッタ結合ＰＮＰ ）−ランジスタを以って構成
でき、これらトランジスタのベースは比較すべきそれぞ
れの電圧点に接続され、これら電圧のうちの最小の電圧
が関連のトランジスタをターン・オンさせるようにする
。
いる。加算器段２４の他の入力端には電流源２５が接続
され、この入力端と大地との間には抵抗２６が配置され
ている。差動増幅器２３の非反転入力端は基準電圧点に
接続されている。この差動増幅器２３は負帰還電圧ｖｔ
ｂと基準電圧との差を増幅し、加算器段２４は電流源２
５により抵抗２６の両端間に生せしめられる電圧に電圧
Ｖｔｂを加える。加算器段２４の出力端に得られる加算
電圧はリミッタ２７に供給される。このリミッタにより
得られる電圧と差動増幅器２３の出力端に存在する電圧
とが最小値伝送回路２８に供給される。この最小値伝送
回路はこれに供給される前記の電圧のうちで最小の電圧
を選択回路５に供給する。この選択回路５は始動回路３
から生じる電圧をも受ける。この選択回路５も最小値伝
送回路であり、この選択回路５の２つの入力電圧のうち
最小の電圧を差動増幅器として構成した変調器７の反転
入力端に供給し、この変調器７を出力電圧■。の関数と
して制御する。電源回路の常規動作状態では、最小値伝
送回路２８の出カ端における電圧は始動回路３から生じ
る電圧よりも常に低く、従って前者の電圧が選択回路５
に供給される。このような最小値伝送回路は実際には２
つのエミッタ結合ＰＮＰ ）−ランジスタを以って構成
でき、これらトランジスタのベースは比較すべきそれぞ
れの電圧点に接続され、これら電圧のうちの最小の電圧
が関連のトランジスタをターン・オンさせるようにする
。
第３図ａにおける実線は素子２及び５の伝達特性、すな
わち始動回路３が動作していない場合に選択回路５を通
る電圧Ｖ、の変化を電圧Ｖ。の関数として表わす線図を
示す。電圧Ｖ。が零である場合、電圧Ｖ、は素子２５及
び２６によって設定しつる所定値Ｖ、、 （第３図ａの
点Ａ）を有する。特性曲線はＶｏ”Ｖａｔ（点Ｂ）に対
し到達する所定値Ｌ＋まで直線的である。電圧ｖ０がＶ
。１よりも高くなると、リミッタ２７が動作し、電圧■
。は最早や増大しなくなる。電圧■。が値ＶＯＩよりも
高いも値■。２（点Ｃ）よりも低い値になると、差動増
幅器２３の出力端における電圧はリミッタ２７の電圧よ
りも高く、従って選択回路５はリミッタ２７の電圧を通
す。電圧■。
わち始動回路３が動作していない場合に選択回路５を通
る電圧Ｖ、の変化を電圧Ｖ。の関数として表わす線図を
示す。電圧Ｖ。が零である場合、電圧Ｖ、は素子２５及
び２６によって設定しつる所定値Ｖ、、 （第３図ａの
点Ａ）を有する。特性曲線はＶｏ”Ｖａｔ（点Ｂ）に対
し到達する所定値Ｌ＋まで直線的である。電圧ｖ０がＶ
。１よりも高くなると、リミッタ２７が動作し、電圧■
。は最早や増大しなくなる。電圧■。が値ＶＯＩよりも
高いも値■。２（点Ｃ）よりも低い値になると、差動増
幅器２３の出力端における電圧はリミッタ２７の電圧よ
りも高く、従って選択回路５はリミッタ２７の電圧を通
す。電圧■。
がＶ。２よりも高い値になると、差動増幅器２３の出力
端における電圧はリミッタ２７の電圧よりも低くなり、
差動増幅器２３の出力端における電圧が選択回路５を通
る。この電圧は電圧Ｖ。の値が増大すると極めて急激に
減少し、点りで零となる。
端における電圧はリミッタ２７の電圧よりも低くなり、
差動増幅器２３の出力端における電圧が選択回路５を通
る。この電圧は電圧Ｖ。の値が増大すると極めて急激に
減少し、点りで零となる。
のこぎり波発生器６は電流源６２により充電されるキャ
パシタ６１を有する。電流源６２の電流値は巻線Ｌ３に
接続された抵抗６３により決定される。巻線Ｌ３は巻線
Ｌｌと同時に電流を流す為、電流源６２はトランジスタ
Ｔ、の導通期間中動作する。巻線Ｌ２の電圧は差動増幅
器６４により例えば１００ ｍＶの基準電圧と比較され
る。巻線Ｌ２の両端間の電圧がこの基準電圧を越えると
（この状態はトランジスタＴ、がターン・オフしている
期間申越る）、キャパシタ６１と並列に配置されたスイ
ッチ６５が導通し、このキャパシタ６１が放電せしめら
れる。充電の開始瞬時は遅延素子６６により遅延させる
。その理由は後に説明する。これらの条件の下で、点圧
■、の値及びトランジスタＴ、のコレクタ電流のピーク
値の目安となるピーク値を有するのこぎり波状電圧がキ
ャパシタ６１の両端間に生じる。加算器段６７によりこ
ののこぎり波状電圧に約１００ｍＶの電圧が加えられ、
得られた電圧Ｖ、が増幅器７の非反転入力端に供給され
る。他の実施例では、のこぎり波発生器を発振器とする
ことができる。
パシタ６１を有する。電流源６２の電流値は巻線Ｌ３に
接続された抵抗６３により決定される。巻線Ｌ３は巻線
Ｌｌと同時に電流を流す為、電流源６２はトランジスタ
Ｔ、の導通期間中動作する。巻線Ｌ２の電圧は差動増幅
器６４により例えば１００ ｍＶの基準電圧と比較され
る。巻線Ｌ２の両端間の電圧がこの基準電圧を越えると
（この状態はトランジスタＴ、がターン・オフしている
期間申越る）、キャパシタ６１と並列に配置されたスイ
ッチ６５が導通し、このキャパシタ６１が放電せしめら
れる。充電の開始瞬時は遅延素子６６により遅延させる
。その理由は後に説明する。これらの条件の下で、点圧
■、の値及びトランジスタＴ、のコレクタ電流のピーク
値の目安となるピーク値を有するのこぎり波状電圧がキ
ャパシタ６１の両端間に生じる。加算器段６７によりこ
ののこぎり波状電圧に約１００ｍＶの電圧が加えられ、
得られた電圧Ｖ、が増幅器７の非反転入力端に供給され
る。他の実施例では、のこぎり波発生器を発振器とする
ことができる。
動作中、増幅器７は選択回路５を通ってこの増幅器の制
御入力端に供給される出力電圧■、を電圧■、と比較す
る。制御回路８はＯＲゲート８１を有し、その第１の入
力端が増幅器７の出力端に接続されている。増幅器７の
出力信号は第２ＯＲゲート８２を経て制御段８３に達し
、この制御段により発光ダイオード８４を駆動する。こ
の発光ダイオード８４はトランジスタＴ、の制御回路１
の一部を構成する光感応素子に光学的に結合されている
。電圧Ｖ、がＶ、よりも低くなる瞬時に、増幅器７の出
力信号が高レベルとなり、従って発光ダイオード８４が
電流を流す。制御回路ｌは既知のようにこの際トランジ
スタＴ、をターン・オフさせるようになっている。しか
し、電圧■、が■、よりも高くなる瞬時にトランジスタ
Ｔ、がターン・オンする。電圧Ｖ、に対する電圧■、が
低くなるにつれてトランジスタＴ、の導通時間が短くな
り、電圧■、に対する電圧Ｖ、が高くなるにつれてトラ
ンジスタＴ、の導通時間が長くなる。その結果、電圧■
。を制御しつる。例えば負荷が減少する場合、電圧Ｖ。
御入力端に供給される出力電圧■、を電圧■、と比較す
る。制御回路８はＯＲゲート８１を有し、その第１の入
力端が増幅器７の出力端に接続されている。増幅器７の
出力信号は第２ＯＲゲート８２を経て制御段８３に達し
、この制御段により発光ダイオード８４を駆動する。こ
の発光ダイオード８４はトランジスタＴ、の制御回路１
の一部を構成する光感応素子に光学的に結合されている
。電圧Ｖ、がＶ、よりも低くなる瞬時に、増幅器７の出
力信号が高レベルとなり、従って発光ダイオード８４が
電流を流す。制御回路ｌは既知のようにこの際トランジ
スタＴ、をターン・オフさせるようになっている。しか
し、電圧■、が■、よりも高くなる瞬時にトランジスタ
Ｔ、がターン・オンする。電圧Ｖ、に対する電圧■、が
低くなるにつれてトランジスタＴ、の導通時間が短くな
り、電圧■、に対する電圧Ｖ、が高くなるにつれてトラ
ンジスタＴ、の導通時間が長くなる。その結果、電圧■
。を制御しつる。例えば負荷が減少する場合、電圧Ｖ。
が増大し、電圧Ｖ、が減少する（第３図ａのラインＣＤ
）。その結果、ダイオード８４は負荷が減少しない場合
よりも早期の瞬時に導通し始め、従ってトランジスタＴ
、が早期の瞬時にターン・オフされる。これによりコレ
クタ電流のピーク値が減少する。トランジスタＴ１の導
通時間中、変成器Ｔに蓄積されたエネルギーが減少し、
これにより電圧ｖ０の増大を相殺する。負荷が大きくな
ると、上述した状態と逆になる。すなわちトランジスタ
Ｔ、の導通時間が増大する。電圧右が増大し、これによ
り電圧■。が増大しようとすると、電圧■１ も増大し
、これにより前述した導通時間が短くなり、これにより
電圧■。を安定化させる。
）。その結果、ダイオード８４は負荷が減少しない場合
よりも早期の瞬時に導通し始め、従ってトランジスタＴ
、が早期の瞬時にターン・オフされる。これによりコレ
クタ電流のピーク値が減少する。トランジスタＴ１の導
通時間中、変成器Ｔに蓄積されたエネルギーが減少し、
これにより電圧ｖ０の増大を相殺する。負荷が大きくな
ると、上述した状態と逆になる。すなわちトランジスタ
Ｔ、の導通時間が増大する。電圧右が増大し、これによ
り電圧■。が増大しようとすると、電圧■１ も増大し
、これにより前述した導通時間が短くなり、これにより
電圧■。を安定化させる。
第３図すにおける実線は電源回路の出力特性、すなわち
出力電圧■。の変化を負荷Ｒに流れる出力電流Ｉ。の関
数として表わす線図を示す。この特性は、電圧Ｖ、が電
圧Ｖ。の関数として第３図ａに示す変化を呈するという
事実の為に所定の形状を有する。第３図すの特性は電流
１゜の値０とその所定値との間（第３図すの点Ｋ及びＬ
間）でほぼ水平の直線となる。電流の値が大きくなると
、電圧がわずかに減少し、一方電流がわすかに増大し最
大値１Ｇ＋ｏａｘ （点Ｍ）に達した後電圧も電流も
急激に減少する。すなわち、特性は、Ｉｏの低い値、す
なわち短絡負荷（Ｖｏ−０）時の値に相当する点ＰでＩ
ｏ軸に達するほぼ直線となる。このような特性は電流折
返し特性の名前で知られている。第３図ａ及びｂの特性
曲線は互いに対応するものである。
出力電圧■。の変化を負荷Ｒに流れる出力電流Ｉ。の関
数として表わす線図を示す。この特性は、電圧Ｖ、が電
圧Ｖ。の関数として第３図ａに示す変化を呈するという
事実の為に所定の形状を有する。第３図すの特性は電流
１゜の値０とその所定値との間（第３図すの点Ｋ及びＬ
間）でほぼ水平の直線となる。電流の値が大きくなると
、電圧がわずかに減少し、一方電流がわすかに増大し最
大値１Ｇ＋ｏａｘ （点Ｍ）に達した後電圧も電流も
急激に減少する。すなわち、特性は、Ｉｏの低い値、す
なわち短絡負荷（Ｖｏ−０）時の値に相当する点ＰでＩ
ｏ軸に達するほぼ直線となる。このような特性は電流折
返し特性の名前で知られている。第３図ａ及びｂの特性
曲線は互いに対応するものである。
より詳細に言えば、点Ａが点Ｐに対応し、点Ｂが点Ｍに
対応し、点Ｃが点しに対応し、点りが点Ｋに対応する。
対応し、点Ｃが点しに対応し、点りが点Ｋに対応する。
第３図すには抵抗Ｒの公称値でこの抵抗Ｒを表わす直線
も示しである。この直線は、第３図ａにおけるラインＣ
Ｄ上に位置する点Ｅに対応し公称動作点を表わす点Ｗで
ラインＫＬを交差する。トランジスタＴ、の導通期間を
制御することは、動作中動作点を点Ｗの前後でラインＫ
Ｌに沿って変位させることを意味する。直角座標系の原
点０と点りとの間に直線を引くと、その直線が抵抗Ｒの
最小値を表わす。点Ａは短絡出力の場合のトランジスタ
Ｔ、の最小導通期間を決定するものであり、この点の設
定により第３図ａ及びｂの双方の特性に影響を及ぼす。
も示しである。この直線は、第３図ａにおけるラインＣ
Ｄ上に位置する点Ｅに対応し公称動作点を表わす点Ｗで
ラインＫＬを交差する。トランジスタＴ、の導通期間を
制御することは、動作中動作点を点Ｗの前後でラインＫ
Ｌに沿って変位させることを意味する。直角座標系の原
点０と点りとの間に直線を引くと、その直線が抵抗Ｒの
最小値を表わす。点Ａは短絡出力の場合のトランジスタ
Ｔ、の最小導通期間を決定するものであり、この点の設
定により第３図ａ及びｂの双方の特性に影響を及ぼす。
このことを第３図ａ及びｂにおいて実線ＡＢ及びＭＰに
それぞれ平行な破線によって示しである。トランジスタ
のコレクタ電流の最小値はリミッタ２７により決定され
、従って電圧Ｖ、及び電流Ｉ。の最大値が決定される。
それぞれ平行な破線によって示しである。トランジスタ
のコレクタ電流の最小値はリミッタ２７により決定され
、従って電圧Ｖ、及び電流Ｉ。の最大値が決定される。
例えば動作点を点Ｄ、すなわちトランジスタＴ、の導通
期間が零となる点に変位せしめうるようにする必要があ
る無負荷動作中、加算器段６７により電圧■、のレベル
を電圧Ｖ、よりも低くすることができる。
期間が零となる点に変位せしめうるようにする必要があ
る無負荷動作中、加算器段６７により電圧■、のレベル
を電圧Ｖ、よりも低くすることができる。
始動回路３はキャパシタ３２の形態の蓄積素子を充電す
る電流源３１を有する。素子３１及び３２の相互接続点
は差動増幅器３３の非反転入力端に接続され、この差動
増幅器の反転入力端は抵抗１１及び１２の相互接続点に
接続されている。増幅器３３の出力端はＡＮＤゲート３
４の第１の入力端に接続されている。
る電流源３１を有する。素子３１及び３２の相互接続点
は差動増幅器３３の非反転入力端に接続され、この差動
増幅器の反転入力端は抵抗１１及び１２の相互接続点に
接続されている。増幅器３３の出力端はＡＮＤゲート３
４の第１の入力端に接続されている。
加算器段３５の一方の入力端は素子２５及び２６の相互
接続点に接続され、加算器段３５の他方の入力端は素子
３１及び３２の相互接続点に接続され、加算器段３５の
出力端は回路５の第２の入力端に接続されている。ＡＮ
Ｄゲート３４の出力はキャパシタ３２に対し並列に配置
したスイッチ３６を動作させる。
接続点に接続され、加算器段３５の他方の入力端は素子
３１及び３２の相互接続点に接続され、加算器段３５の
出力端は回路５の第２の入力端に接続されている。ＡＮ
Ｄゲート３４の出力はキャパシタ３２に対し並列に配置
したスイッチ３６を動作させる。
安全回路４は過電圧保護回路である。電圧ｖ０の点と大
地との間に直列に配置された２つの抵抗１３及び１４の
相互接続点における電圧は差動増幅器４１により例えば
２．５ｖの基準電圧と比較される。増幅器４１の出力端
はフリップ・フロップ４２のセット入力端に接続されて
いる。このフリップ・フロップ４２の非反転出力端Ｑは
キャパシタ３２に対する放電電流源４３を制御するとと
もにＯＲゲート８２の第２の入力端に接続されている。
地との間に直列に配置された２つの抵抗１３及び１４の
相互接続点における電圧は差動増幅器４１により例えば
２．５ｖの基準電圧と比較される。増幅器４１の出力端
はフリップ・フロップ４２のセット入力端に接続されて
いる。このフリップ・フロップ４２の非反転出力端Ｑは
キャパシタ３２に対する放電電流源４３を制御するとと
もにＯＲゲート８２の第２の入力端に接続されている。
フリップ・フロップ４２の反転出力端ＱはＡＮＤゲート
３４の第２の入力端に接続されている。キャパシタ３２
の両端間の電圧は差動増幅器４４により例えば１００ｍ
Ｖの基準電圧と比較され、この差動増幅器４４の出力端
はフリップ・フロップ４２のリセット入力端に接続され
ている。
３４の第２の入力端に接続されている。キャパシタ３２
の両端間の電圧は差動増幅器４４により例えば１００ｍ
Ｖの基準電圧と比較され、この差動増幅器４４の出力端
はフリップ・フロップ４２のリセット入力端に接続され
ている。
電源回路の常規動作状態では、抵抗１３及び１４の相互
接続点における電圧が約２．５ｖよりも低くなる。
接続点における電圧が約２．５ｖよりも低くなる。
フリップ・フロップ４２によりゲート３４に供給される
信号は“ｌ”であり、一方電流源４３は不作動状態にあ
る。電流源３１によりキャパシタ３２０両端間に生ぜし
められる電圧Ｖａｓが電圧Ｖｆｌ＋よりも高い場合には
、スイッチ３６か導通し始め、キャパシタ３２か迅速に
放電し、電圧Ｖｓａが減少する。これと逆の場合にはス
イッチ３６か遮断状態となり、電圧Ｖａｎか増大する。
信号は“ｌ”であり、一方電流源４３は不作動状態にあ
る。電流源３１によりキャパシタ３２０両端間に生ぜし
められる電圧Ｖａｓが電圧Ｖｆｌ＋よりも高い場合には
、スイッチ３６か導通し始め、キャパシタ３２か迅速に
放電し、電圧Ｖｓａが減少する。これと逆の場合にはス
イッチ３６か遮断状態となり、電圧Ｖａｎか増大する。
このことから明らかなように、電圧Ｖｓｓはほぼ電圧Ｖ
ｒｂの値に常にクランプされる。この値は常規動作状態
でほぼ一定であり、関数発生器２により選択回路５に供
給される電圧よりも高く、従って出力電圧の制御に影響
を及ぼさない。破線で示す抵抗３９はキャパシタ３２に
対し並列に配置することかできる。これによりキャパシ
タ３２の両端間の電圧か、電流源３１により抵抗３９の
両端間に生ぜしめられる電圧降下の値に減少せしめられ
る。この抵抗３９は、加算器段３５により回路５に供給
される電圧がこの回路５の入力電圧のうちの最低の電圧
となり、トランジスタＴ、がこのようにしない場合より
も早期の瞬時にターン・オフするように選択することが
できる。このことから明らかなように、抵抗３９を設け
ることにより、トランジスタのコレクタ電流のピーク値
を始動回路３により所定値に設定しつるようになる。
ｒｂの値に常にクランプされる。この値は常規動作状態
でほぼ一定であり、関数発生器２により選択回路５に供
給される電圧よりも高く、従って出力電圧の制御に影響
を及ぼさない。破線で示す抵抗３９はキャパシタ３２に
対し並列に配置することかできる。これによりキャパシ
タ３２の両端間の電圧か、電流源３１により抵抗３９の
両端間に生ぜしめられる電圧降下の値に減少せしめられ
る。この抵抗３９は、加算器段３５により回路５に供給
される電圧がこの回路５の入力電圧のうちの最低の電圧
となり、トランジスタＴ、がこのようにしない場合より
も早期の瞬時にターン・オフするように選択することが
できる。このことから明らかなように、抵抗３９を設け
ることにより、トランジスタのコレクタ電流のピーク値
を始動回路３により所定値に設定しつるようになる。
上述した電源回路が一部を形成するテレビジョン受像機
をスイッチ・オンさせると、すべての電圧が最初零とな
る。従って、増幅器２３の出力端における電圧は高レベ
ルとなる。電流源２５により抵抗２６の両端間に電圧降
下が生ぜしめられ、この電圧が加算器段３５によりキャ
パシタ３２の両端間の徐々に増大する電圧に加えられる
。前記の電圧降下は回路５を介してトランジスタＴ、の
最小導通期間を決定する。この期間中変成器Ｔにエネル
ギーが供給される。従って電源回路の出力電圧が増大す
る。最小値検出器３７は、整流器り、によって巻線Ｌ３
から取出され平滑キャパシタＣｂ （第１図）の両端間
に存在する直流電圧■、を例えば６Ｖの基準値と比較す
る。電圧Ｖ、がこの基準値よりも低い限り、制御段８３
が検出器３７により不作動にされ、これによりなだらか
な始動を可能にする。電流源３１は、電圧Ｖｓｍが徐々
に、すなわち関数発生器２の出力端における電圧よりも
徐々に増大するようにキャパシタ３２を充電する為、回
路３により回路５に供給される電圧は関数発生器２の電
圧よりも低くなる。回路３の電圧は回路５により電圧■
、として変調器７に供給され、トランジスタＴ、の導通
期間を徐々に増大させる。この導通期間は関数発生器２
の出力電圧の影響を受ける場合よりも短かい。電圧ｖ、
１を増大させる割合はキャパシタ３２のキャパシタンス
を選択することにより設定する。加算器段３５により回
路５に供給される電圧が回路２８により回路５に供給さ
れる電圧を越えると直ちに常規動作状態が開始される。
をスイッチ・オンさせると、すべての電圧が最初零とな
る。従って、増幅器２３の出力端における電圧は高レベ
ルとなる。電流源２５により抵抗２６の両端間に電圧降
下が生ぜしめられ、この電圧が加算器段３５によりキャ
パシタ３２の両端間の徐々に増大する電圧に加えられる
。前記の電圧降下は回路５を介してトランジスタＴ、の
最小導通期間を決定する。この期間中変成器Ｔにエネル
ギーが供給される。従って電源回路の出力電圧が増大す
る。最小値検出器３７は、整流器り、によって巻線Ｌ３
から取出され平滑キャパシタＣｂ （第１図）の両端間
に存在する直流電圧■、を例えば６Ｖの基準値と比較す
る。電圧Ｖ、がこの基準値よりも低い限り、制御段８３
が検出器３７により不作動にされ、これによりなだらか
な始動を可能にする。電流源３１は、電圧Ｖｓｍが徐々
に、すなわち関数発生器２の出力端における電圧よりも
徐々に増大するようにキャパシタ３２を充電する為、回
路３により回路５に供給される電圧は関数発生器２の電
圧よりも低くなる。回路３の電圧は回路５により電圧■
、として変調器７に供給され、トランジスタＴ、の導通
期間を徐々に増大させる。この導通期間は関数発生器２
の出力電圧の影響を受ける場合よりも短かい。電圧ｖ、
１を増大させる割合はキャパシタ３２のキャパシタンス
を選択することにより設定する。加算器段３５により回
路５に供給される電圧が回路２８により回路５に供給さ
れる電圧を越えると直ちに常規動作状態が開始される。
この状態は■。が値■。２に達すると達成され、この状
態で関数発生器２の電圧が選択回路５により変調器７に
供給され、トランジスタＴ、の導通期間の持続時間を制
御し、一方、最早やこの導通期間に何の影響も及ぼさな
い電圧Ｌｓはほぼ一定に維持される。始動回路の特性曲
線を第３図ａ及びｂに破線ＡＥ及びＰＷでそれぞれ示し
である。
態で関数発生器２の電圧が選択回路５により変調器７に
供給され、トランジスタＴ、の導通期間の持続時間を制
御し、一方、最早やこの導通期間に何の影響も及ぼさな
い電圧Ｌｓはほぼ一定に維持される。始動回路の特性曲
線を第３図ａ及びｂに破線ＡＥ及びＰＷでそれぞれ示し
である。
電圧Ｖ、は第２図の回路の大部分を有する集積回路の電
源電圧である。巻線Ｌ３から取出される電圧■、の値は
■。の値に依存せずＶ＋の値に依存することに注意すべ
きである。その理由は特に、集積回路は短絡電圧■。の
場合にも能動的とする必要がある為である。動作中電圧
Ｖ、が、集積回路が適切に機能しえない５Ｖよりも低く
なると、ダイオード８４に電流が流れなくなり、トラン
ジスタＴ７が連続的に導通し、その結果トランジスタが
損傷されるようになる。このことは第１図の回路におい
ては回避される。その理由は、制御回路ｌが、電圧Ｖｂ
が６Ｖよりも高くなった際にトランジスタの制御を実現
する機能を有する為である。またスイッチ３６と並列に
配置されたスイチッチ３８が検出器３７による影響の下
で導通ずる為にキャパシタ３２もリセットされる。
源電圧である。巻線Ｌ３から取出される電圧■、の値は
■。の値に依存せずＶ＋の値に依存することに注意すべ
きである。その理由は特に、集積回路は短絡電圧■。の
場合にも能動的とする必要がある為である。動作中電圧
Ｖ、が、集積回路が適切に機能しえない５Ｖよりも低く
なると、ダイオード８４に電流が流れなくなり、トラン
ジスタＴ７が連続的に導通し、その結果トランジスタが
損傷されるようになる。このことは第１図の回路におい
ては回避される。その理由は、制御回路ｌが、電圧Ｖｂ
が６Ｖよりも高くなった際にトランジスタの制御を実現
する機能を有する為である。またスイッチ３６と並列に
配置されたスイチッチ３８が検出器３７による影響の下
で導通ずる為にキャパシタ３２もリセットされる。
電圧■。が常規動作状態における値よりも可成り低くな
ると、これに比例して電圧■、ｂが減少する。
ると、これに比例して電圧■、ｂが減少する。
電圧Ｖｓｓはｖｒｂの値に応じて減少する為、加算器段
３５の出力端における電圧は関数発生器２の出力電圧よ
りも低くなり従って変調器７に供給される。
３５の出力端における電圧は関数発生器２の出力電圧よ
りも低くなり従って変調器７に供給される。
この状態は、第３図すにおける負荷ラインがラインＭＰ
上にある動作点Ｊで特性曲線を交差するような小さな値
Ｒ′を抵抗Ｒがとる過負荷の場合に生じる。しかし、抵
抗１３及び１４の相互接続点における保護レベルが２．
５Ｖよりも高くなる程度に電圧Ｖｏが増大すると、フリ
ップ・フロップ４２がセットされる。フリップ・フロッ
プ４２の出力端Ｑには“ｌ”が存在する為、電流源４３
が能動的となりキャパシタ３２を徐々に放電させる。こ
れにより電圧Ｖｓａが減少する。これと同時にゲート３
４が出力端Ｑにおける“０“により阻止状態にされ、ス
イッチ３６が不作動（開放）となる。従って電圧■。は
始動回路に何の影響も及ぼさない。さもないと、電圧Ｖ
ａａがＶｌｂに等しくなり、キャパシタ３２の放電が負
荷電流により影響を受ける。制御段８３はフリップ・フ
ロップ４２によりゲート８２を介して制御され、ダイオ
ード８４を連続的に導通させ従ってトランジスタＴ、を
ターン・オフさせる。過負荷と過電圧との双方の場合に
始動電圧ＬＡが低くなる。
上にある動作点Ｊで特性曲線を交差するような小さな値
Ｒ′を抵抗Ｒがとる過負荷の場合に生じる。しかし、抵
抗１３及び１４の相互接続点における保護レベルが２．
５Ｖよりも高くなる程度に電圧Ｖｏが増大すると、フリ
ップ・フロップ４２がセットされる。フリップ・フロッ
プ４２の出力端Ｑには“ｌ”が存在する為、電流源４３
が能動的となりキャパシタ３２を徐々に放電させる。こ
れにより電圧Ｖｓａが減少する。これと同時にゲート３
４が出力端Ｑにおける“０“により阻止状態にされ、ス
イッチ３６が不作動（開放）となる。従って電圧■。は
始動回路に何の影響も及ぼさない。さもないと、電圧Ｖ
ａａがＶｌｂに等しくなり、キャパシタ３２の放電が負
荷電流により影響を受ける。制御段８３はフリップ・フ
ロップ４２によりゲート８２を介して制御され、ダイオ
ード８４を連続的に導通させ従ってトランジスタＴ、を
ターン・オフさせる。過負荷と過電圧との双方の場合に
始動電圧ＬＡが低くなる。
電圧■１．が１００ｍＶよりも低くなる瞬時にフリップ
・フロップ４２が増幅器４４によりリセットされ、キャ
パシタ３２の放電が停止され、一方、ゲート３４が再び
“１”を受け、トランジスタＴ、が釈放される。
・フロップ４２が増幅器４４によりリセットされ、キャ
パシタ３２の放電が停止され、一方、ゲート３４が再び
“１”を受け、トランジスタＴ、が釈放される。
従って新たな始動を開始しうる。
待機回路９は巻線Ｌ４に接続された回路段９１を有し、
この回路段がスイッチング信号による制御の下で電源回
路の出力電圧を可成り減少させる。この回路段９１は比
較段９２に接続され、この比較段の出力端がゲート８２
の第３の入力端に接続されている。待機状態では、周期
的に遮断される発振が低周波数（バーストモード）で生
せしめられる。このような回路はオランダ国特許出願第
８５０２３３８号明細書（特開昭６２−４８２６５号公
報）に記載されている。・巻線Ｌ４の両端間の電圧が所
定のレベルを越える場合には、ダイオード８４が導通し
、トランジスタＴ、をターン・オフさせ前記の電圧を再
び減少させる。これらの状態の下で巻線Ｌ４の両端間の
電圧が前記の所定のレベルよりも低い他のレベルに達す
る場合には、制御段８３が再び不作動とされ、トランジ
スタＴ、をターン・オンさせる。
この回路段がスイッチング信号による制御の下で電源回
路の出力電圧を可成り減少させる。この回路段９１は比
較段９２に接続され、この比較段の出力端がゲート８２
の第３の入力端に接続されている。待機状態では、周期
的に遮断される発振が低周波数（バーストモード）で生
せしめられる。このような回路はオランダ国特許出願第
８５０２３３８号明細書（特開昭６２−４８２６５号公
報）に記載されている。・巻線Ｌ４の両端間の電圧が所
定のレベルを越える場合には、ダイオード８４が導通し
、トランジスタＴ、をターン・オフさせ前記の電圧を再
び減少させる。これらの状態の下で巻線Ｌ４の両端間の
電圧が前記の所定のレベルよりも低い他のレベルに達す
る場合には、制御段８３が再び不作動とされ、トランジ
スタＴ、をターン・オンさせる。
トランジスタＴ、の導通期間中のある瞬時に過負荷が生
じると、直ちに消滅しえないエネルギーがこの瞬時に変
成器Ｔに存在する。動作点はラインＬＭ及びＭＰに沿い
新たな位置Ｊに向けて特性曲線をたどる。トランジスタ
がターン・オフしている期間中のある瞬時に過負荷が生
じると、変成器はこの瞬時に全く或いは殆どエネルギー
を有さない為、動作点は、点Ｊに達する目的で特性曲線
よりも短かい通路をたどる。過電圧の場合や期待状態を
設定する場合にも、動作点は特性曲線のラインＰＭ上で
点Ｐの付近の点に変位される。これらのすべての場合、
出力電圧及び出力電流の値が低いものとすると電源回路
は通常のように動作状態を維持する。電圧Ｖｉｓは常に
電圧ｖｔｂの値にクランプされる為、妨害或いは待機状
態が再び生じなければ、電源回路の出力電圧が特性曲線
上の公称位置Ｗに再び達するまで徐々に増大するなだら
かな始動が開始される。このことから明らかなように、
小さく短時間継続する妨害によっては電源回路を長時間
不作動としえない。例えば過負荷が電圧Ｖ。
じると、直ちに消滅しえないエネルギーがこの瞬時に変
成器Ｔに存在する。動作点はラインＬＭ及びＭＰに沿い
新たな位置Ｊに向けて特性曲線をたどる。トランジスタ
がターン・オフしている期間中のある瞬時に過負荷が生
じると、変成器はこの瞬時に全く或いは殆どエネルギー
を有さない為、動作点は、点Ｊに達する目的で特性曲線
よりも短かい通路をたどる。過電圧の場合や期待状態を
設定する場合にも、動作点は特性曲線のラインＰＭ上で
点Ｐの付近の点に変位される。これらのすべての場合、
出力電圧及び出力電流の値が低いものとすると電源回路
は通常のように動作状態を維持する。電圧Ｖｉｓは常に
電圧ｖｔｂの値にクランプされる為、妨害或いは待機状
態が再び生じなければ、電源回路の出力電圧が特性曲線
上の公称位置Ｗに再び達するまで徐々に増大するなだら
かな始動が開始される。このことから明らかなように、
小さく短時間継続する妨害によっては電源回路を長時間
不作動としえない。例えば過負荷が電圧Ｖ。
の短絡である場合には、動作点は点Ｐに位置する。
短絡が除去され、負荷が再び抵抗Ｒを以って構成される
と、この負荷を最初に流れる電流Ｉ。が、第３図すで点
ＰとＲを表わす負荷ラインとの間の点線の縦ラインで示
す電圧降下を生じる。始動回路の特性曲線ＰＷ上に形成
される交点は水平ラインによって示す点に相当する。こ
の新たな点は電流Ｉ０の新たな値をもたらす。このこと
から明らかなように、動作点は階段状曲線に沿って変位
し、電流１、の値を大きくすることなく点Ｗに達する。
と、この負荷を最初に流れる電流Ｉ。が、第３図すで点
ＰとＲを表わす負荷ラインとの間の点線の縦ラインで示
す電圧降下を生じる。始動回路の特性曲線ＰＷ上に形成
される交点は水平ラインによって示す点に相当する。こ
の新たな点は電流Ｉ０の新たな値をもたらす。このこと
から明らかなように、動作点は階段状曲線に沿って変位
し、電流１、の値を大きくすることなく点Ｗに達する。
これと同じことが、テレビジョン受像機をスイッチ・オ
ンした後の始動にも当てはまり、この場合動作点は点Ｏ
から点Ｗに達する。第３図ａ及び第３図すの双方におい
て、動作点はもとの特性曲線よりも短かい通路をたどる
。比較のために、第３図すに、始動回路が無い場合に動
作点の変位がたどる階段状曲線を点線として示してあり
、この階段状曲線はラインＰｌｉｔに達する曲線である
。この階段状曲線の最終の（３番目の）縦ラインは、点
Ｗの右側に位置し大きな出力電流を有する状態を表わす
点で特性曲線中のラインＫＬを交差する。条件次第では
最大値１．ユ１、に達するおそれがある。ラインＫＬに
達した後制御が行なわれ、動作点が最早や縦ラインに沿
って変位せずに点Ｗに達するまでラインＫＬに沿って左
の方向に移動するようになる。従って、電力消費量は始
動回路による場合よりも多くなること明らかである。
ンした後の始動にも当てはまり、この場合動作点は点Ｏ
から点Ｗに達する。第３図ａ及び第３図すの双方におい
て、動作点はもとの特性曲線よりも短かい通路をたどる
。比較のために、第３図すに、始動回路が無い場合に動
作点の変位がたどる階段状曲線を点線として示してあり
、この階段状曲線はラインＰｌｉｔに達する曲線である
。この階段状曲線の最終の（３番目の）縦ラインは、点
Ｗの右側に位置し大きな出力電流を有する状態を表わす
点で特性曲線中のラインＫＬを交差する。条件次第では
最大値１．ユ１、に達するおそれがある。ラインＫＬに
達した後制御が行なわれ、動作点が最早や縦ラインに沿
って変位せずに点Ｗに達するまでラインＫＬに沿って左
の方向に移動するようになる。従って、電力消費量は始
動回路による場合よりも多くなること明らかである。
電源回路の動作は前述した遅延素子により且つ以下に説
明する制御回路８の一部分により改善される。まず最初
ＡＮＤゲート８５に関するものであるが、その出力端は
ＯＲゲート８１の第２の入力端に接続する。このＡＮＤ
ゲート８５の一方の入力端はフリップ・フロップ８６の
非反転出力端Ｑに接続する。
明する制御回路８の一部分により改善される。まず最初
ＡＮＤゲート８５に関するものであるが、その出力端は
ＯＲゲート８１の第２の入力端に接続する。このＡＮＤ
ゲート８５の一方の入力端はフリップ・フロップ８６の
非反転出力端Ｑに接続する。
スイッチ６５を制御する遅延素子６６の出力端はフリツ
ブ・フロップ８６のリセット入力端に接続するとともに
ＡＮＤゲート８５の他方の入力端に接続する。
ブ・フロップ８６のリセット入力端に接続するとともに
ＡＮＤゲート８５の他方の入力端に接続する。
またフリップ・フロップ８６のセット入力端にはＯＲゲ
ート８７の出力端を接続し、このＯＲゲート８７の第１
の入力端は変調器７の出力端に、第２の入力端は差動増
幅器８８の出力端に、第３の入力端は検出器３７にそれ
ぞれ接続する。また加算器段６７の出力端子を増幅器８
８の非反転入力端に接続し、この増幅器の反転入力端を
例えば１．５Ｖの基準電圧点に接続する。
ート８７の出力端を接続し、このＯＲゲート８７の第１
の入力端は変調器７の出力端に、第２の入力端は差動増
幅器８８の出力端に、第３の入力端は検出器３７にそれ
ぞれ接続する。また加算器段６７の出力端子を増幅器８
８の非反転入力端に接続し、この増幅器の反転入力端を
例えば１．５Ｖの基準電圧点に接続する。
スイッチングトランジスタＴ、がターン・オフしている
期間中、変成器Ｔの複数の二次巻線、本例の場合Ｌ２及
びＬ４を流れる電流が減少する。これにより変成器が減
磁される。この期間中トランジスタが再びターン・オン
したとすると、変成器を放電させることができず、従っ
て変成器が飽和するおそれがある。このことは不所望な
ことである。
期間中、変成器Ｔの複数の二次巻線、本例の場合Ｌ２及
びＬ４を流れる電流が減少する。これにより変成器が減
磁される。この期間中トランジスタが再びターン・オン
したとすると、変成器を放電させることができず、従っ
て変成器が飽和するおそれがある。このことは不所望な
ことである。
従って、二次電流が零となる前にトランジスタＴ。
が再びターン・オンしないようにこのトランジスタを制
御する必要がある。この場合の有効な方法は、二次巻線
の両端間の電圧はトランジスタＴ。
御する必要がある。この場合の有効な方法は、二次巻線
の両端間の電圧はトランジスタＴ。
がターン・オフした後に迅速に所定の極性になるという
事実、例えばこの電圧は二次巻線Ｌ２の両端間で正とな
りこの極性はこの二次巻線に接続された整流器が導通し
て減磁電流を流している限り保持され、その後、この電
圧が減少し、零となり、次に負となるという事実から得
られる。トランジスタが依然としてターン・オフしてい
る場合には、変成器のインダクタンス及び寄生キャパシ
タンスによりリンギング効果が生ぜしめられ、前記の電
圧は減磁を含む上述した状態を生じることなく正となる
おそれがあるという欠点がある。トランジスタの制御に
おいて減磁が行なわれる期間と発振が行なわれる期間と
の間に差がない場合には不安定性が生じるおそれがある
。
事実、例えばこの電圧は二次巻線Ｌ２の両端間で正とな
りこの極性はこの二次巻線に接続された整流器が導通し
て減磁電流を流している限り保持され、その後、この電
圧が減少し、零となり、次に負となるという事実から得
られる。トランジスタが依然としてターン・オフしてい
る場合には、変成器のインダクタンス及び寄生キャパシ
タンスによりリンギング効果が生ぜしめられ、前記の電
圧は減磁を含む上述した状態を生じることなく正となる
おそれがあるという欠点がある。トランジスタの制御に
おいて減磁が行なわれる期間と発振が行なわれる期間と
の間に差がない場合には不安定性が生じるおそれがある
。
上述した目的のために講じる手段を第４図の時間線図を
用いて説明するも、この第４図は前述したことを明瞭に
するためにも用いられる。これら第４図の時間線図はト
ランジスタＴ、に並列に配置したキャパシタによって同
調される電源回路の場合に適用されるものである。第４
図ｇは二次電圧を時間の関数として示す。第４図すでは
トランジスタＴ、のコレクタ電流が実線で示され、−次
側に変換した二次電流が破線で示されている。トランジ
スタは瞬時ｔ１及び１２間でターン・オンされている。
用いて説明するも、この第４図は前述したことを明瞭に
するためにも用いられる。これら第４図の時間線図はト
ランジスタＴ、に並列に配置したキャパシタによって同
調される電源回路の場合に適用されるものである。第４
図ｇは二次電圧を時間の関数として示す。第４図すでは
トランジスタＴ、のコレクタ電流が実線で示され、−次
側に変換した二次電流が破線で示されている。トランジ
スタは瞬時ｔ１及び１２間でターン・オンされている。
これらの時間線図から明らかなように、瞬時ｔ２と二次
電圧が最初に零を交差する瞬時ｔ３との間で流れる二次
電流のみが減磁を行ない、発振は瞬時ｔ３後に生じる。
電圧が最初に零を交差する瞬時ｔ３との間で流れる二次
電流のみが減磁を行ない、発振は瞬時ｔ３後に生じる。
増幅器６４は巻線Ｌ２の両端間の電圧が零とならず１０
０ｍＶを越える瞬時を定め、この電圧が零である休止状
態と、ダイオードＤ。が導通してその両端間に数十分の
一ボルトの電圧降下を生じる短絡出力電圧を有する状態
との間を識別する。巻線Ｌ２の両端間の電圧が１００ｍ
Ｖよりも高い場合には増幅器６４の出力端における信号
が高レベルとなる（第４図Ｃ）。この電圧が１００ｍＶ
よりも低（なる際に生じるこの信号の立下り縁はキャパ
シタ６８により設定される遅延時間ｄを有する遅延素子
６６により遅延される。遅延素子６６の出力端に得られ
る信号の遅延立下り縁（第４図ｇ）はフリップ・フロッ
プ８６に供給されてこのフリップ・フロップをリセット
するとともにスイッチ６５に供給されてこのスイッチを
非導通とする。第４図ｅにおいて、実線はキャパシタ６
１の両端間に生じるのこぎり波状電圧を示し、破線は電
圧Ｖ、を示す。変調器７の出力信号を第４図ｆに示す。
０ｍＶを越える瞬時を定め、この電圧が零である休止状
態と、ダイオードＤ。が導通してその両端間に数十分の
一ボルトの電圧降下を生じる短絡出力電圧を有する状態
との間を識別する。巻線Ｌ２の両端間の電圧が１００ｍ
Ｖよりも高い場合には増幅器６４の出力端における信号
が高レベルとなる（第４図Ｃ）。この電圧が１００ｍＶ
よりも低（なる際に生じるこの信号の立下り縁はキャパ
シタ６８により設定される遅延時間ｄを有する遅延素子
６６により遅延される。遅延素子６６の出力端に得られ
る信号の遅延立下り縁（第４図ｇ）はフリップ・フロッ
プ８６に供給されてこのフリップ・フロップをリセット
するとともにスイッチ６５に供給されてこのスイッチを
非導通とする。第４図ｅにおいて、実線はキャパシタ６
１の両端間に生じるのこぎり波状電圧を示し、破線は電
圧Ｖ、を示す。変調器７の出力信号を第４図ｆに示す。
増幅器８８が無いとすると、変調器７の出力信号の立上
り縁がフリップ・フロップ８６をセットする。第４図ｇ
はフリップ・フロップ８６の出力端Ｑにおける信号を示
し、第４図り及びｉはゲート８５の出力端における信号
及びゲート８１の出力端における信号をそれぞれ示す。
り縁がフリップ・フロップ８６をセットする。第４図ｇ
はフリップ・フロップ８６の出力端Ｑにおける信号を示
し、第４図り及びｉはゲート８５の出力端における信号
及びゲート８１の出力端における信号をそれぞれ示す。
第４図の時間線図から明らかなように、ダイオード８４
は遅延時間ｄによって決定される瞬時ｔ１で非導通とさ
れ、従ってトランジスタＴ、がターン・オンされる。第
４図ｅで電圧ｖ７及び■１が互いに交差する瞬時にダイ
オード８４が再び導通ずる。
は遅延時間ｄによって決定される瞬時ｔ１で非導通とさ
れ、従ってトランジスタＴ、がターン・オンされる。第
４図ｅで電圧ｖ７及び■１が互いに交差する瞬時にダイ
オード８４が再び導通ずる。
この瞬時後で、トランジスタの蓄積時間と制御処理によ
って生ぜしめられる遅延とによって決定される期間後の
瞬時ｔ２にトランジスタがターン・オフされる。トラン
ジスタＴ、がターン・オフされた後、漏洩インダクタン
ス及び寄生キャパシタンスによってリンギング効果が生
じるおそれがある。
って生ぜしめられる遅延とによって決定される期間後の
瞬時ｔ２にトランジスタがターン・オフされる。トラン
ジスタＴ、がターン・オフされた後、漏洩インダクタン
ス及び寄生キャパシタンスによってリンギング効果が生
じるおそれがある。
その結果、二次電圧（第４図ｇ）は直ちに値Ｖ。をとら
ずにこの値を境に発振する。電圧Ｖ。の値が低いと、こ
れらの発振の最初の波が零以下になるおそれがあり、従
って第４図Ｃの信号が立下り縁を有し、トランジスタＴ
、がターン・オンするおそれがある。このおそれは、第
４図Ｃの信号の立下り縁を遅延素子６６により遅延させ
ることにより除去することができる。同様にトランジス
タは瞬時ｔ３においてもターン・オンされるおそれがあ
る。
ずにこの値を境に発振する。電圧Ｖ。の値が低いと、こ
れらの発振の最初の波が零以下になるおそれがあり、従
って第４図Ｃの信号が立下り縁を有し、トランジスタＴ
、がターン・オンするおそれがある。このおそれは、第
４図Ｃの信号の立下り縁を遅延素子６６により遅延させ
ることにより除去することができる。同様にトランジス
タは瞬時ｔ３においてもターン・オンされるおそれがあ
る。
第４図ｉの信号はこのターン・オンを遅延時間ｄの後ま
で行なわないようにする。減磁保護に対する上述した機
能の改善は、増幅器６４に供給される、二次電圧に関す
る情報が二次巻線、本例では最大の巻回数を有する巻線
Ｌ２から生じるということである。
で行なわないようにする。減磁保護に対する上述した機
能の改善は、増幅器６４に供給される、二次電圧に関す
る情報が二次巻線、本例では最大の巻回数を有する巻線
Ｌ２から生じるということである。
始動中の電源回路の特性は、変調器７の出力信号が正で
あるか、或いは増幅器８８によって決定されるように電
圧■３が１．５Ｖよりも高いか、或いは電圧■、が５Ｖ
よりも低くないという情報を検出器３７が生じる際に、
ゲート８７を経てフリップ・フロップ８６をセットする
場合にのみ、遅延素子６６からの減磁信号により制御段
８３を作動させるという点で改善される。始動中充分な
ベース電流がトランジスタＴ、に流れず、第４図ｅにお
けるのこぎり波がレベルＶ、に達せず、変調器７がまだ
フリップ・フロップ８６をセットする信号を生じない場
合には、上述した後者の２つの基準が加わって減磁を保
証する。第４図ｇは、電圧■、が１．５Ｖを越える瞬時
にフリップ・フロップ８６がセットされるということを
示している。
あるか、或いは増幅器８８によって決定されるように電
圧■３が１．５Ｖよりも高いか、或いは電圧■、が５Ｖ
よりも低くないという情報を検出器３７が生じる際に、
ゲート８７を経てフリップ・フロップ８６をセットする
場合にのみ、遅延素子６６からの減磁信号により制御段
８３を作動させるという点で改善される。始動中充分な
ベース電流がトランジスタＴ、に流れず、第４図ｅにお
けるのこぎり波がレベルＶ、に達せず、変調器７がまだ
フリップ・フロップ８６をセットする信号を生じない場
合には、上述した後者の２つの基準が加わって減磁を保
証する。第４図ｇは、電圧■、が１．５Ｖを越える瞬時
にフリップ・フロップ８６がセットされるということを
示している。
第１図の電源回路の複数の一部分を上述したところでは
広く説明したが、本発明の範囲内で多くの変形が可能で
あること明らかである。例えば、電源の種類、例えば自
励発振形であるか自励発振形でないかや、スイッチング
周波数を一定にするかしないかや、同調式にするか非同
調式にするかは本発明にとって無関係なことである。ま
た使用するスイッチング素子や第２図の種々の細部にと
っても同様であり、例えばのこぎり波の発生は、直流分
離を必要としない場合例えばトランジスタＴ、のエミッ
タ抵抗を用いて一次側で行なうこともできる。
広く説明したが、本発明の範囲内で多くの変形が可能で
あること明らかである。例えば、電源の種類、例えば自
励発振形であるか自励発振形でないかや、スイッチング
周波数を一定にするかしないかや、同調式にするか非同
調式にするかは本発明にとって無関係なことである。ま
た使用するスイッチング素子や第２図の種々の細部にと
っても同様であり、例えばのこぎり波の発生は、直流分
離を必要としない場合例えばトランジスタＴ、のエミッ
タ抵抗を用いて一次側で行なうこともできる。
第１図は、本発明による電源回路を示すブロック線図、
第２図は、第１図の回路の幾つかのブロックを詳細に示
す回路図、 第３図は、動作説明用線図、 第４図は、回路中に生じる波形を示す線図である。 １、 ８・・・制御回路 ２・・・関数発生器 ３・・・始動回路 ４・・・安全回路 ５・・・選択回路 ６・・・のこぎり波発生器 ７・・・パルス幅変調器 ９・・・待機回路 ２３・・・差動増幅器 ２４・・・加算段 ２５・・・電流源 ２７・・・リミッタ ２８・・・最小値伝送回路
す回路図、 第３図は、動作説明用線図、 第４図は、回路中に生じる波形を示す線図である。 １、 ８・・・制御回路 ２・・・関数発生器 ３・・・始動回路 ４・・・安全回路 ５・・・選択回路 ６・・・のこぎり波発生器 ７・・・パルス幅変調器 ９・・・待機回路 ２３・・・差動増幅器 ２４・・・加算段 ２５・・・電流源 ２７・・・リミッタ ２８・・・最小値伝送回路
Claims (1)
- 【特許請求の範囲】 １、直流入力電圧の端子間に結合された誘導性素子及び
可制御スイッチの直列回路と、 前記の誘導性素子に結合された整流器であってこの整流
器に接続された負荷に直流出力電圧を得るようにする当
該整流器と、 前記の可制御スイッチに結合され、この可制御スイッチ
を交互に導通及び非導通とする制御回路と、 この制御回路に結合され前記の可制御スイッチの導通持
続時間を決定するパルス幅変調器と、 前記の直流出力電圧の所定の関数である信号を前記のパ
ルス幅変調器の制御入力端に供給し、前記の直流出力電
圧を前記の直流入力電圧及び負荷の値に依存しないほぼ
一定の第１の値に維持する関数発生器と、 前記の可制御スイッチの導通時間を短く保つことにより
前記の直流出力電圧を前記の第１の値よりも可なり低い
第２の値にする手段と を具えた切換モードの電源回路において、 直流出力電圧が前記の第２の値を有する際に、始動回路
の信号であって前記の関数発生器の信号よりも短い前記
の可制御スイッチの導通時間に対応する信号を前記のパ
ルス幅変調器の制御入力端に供給し、可制御スイッチの
導通持続時間を増大させて直流出力電圧を前記の第１の
値にするようにし、直流出力電圧が前記の第１の値を有
する場合に前記の関数発生器の信号を前記のパルス幅変
調器の前記の制御入力端に供給する選択回路が設けられ
ていることを特徴とする電源回路。 ２、請求項１に記載の電源回路において、前記の選択回
路は制御信号を前記のパルス幅変調器の制御入力端に供
給する最小値伝送回路であり、低い方の値の制御信号が
前記の可制御スイッチの短い方の導通時間に対応し、高
い方の値の制御信号が前記の可制御スイッチの長い方の
導通時間に対応するようになっていることを特徴とする
電源回路。 ３、請求項２に記載の電源回路において、前記の始動回
路は蓄積素子を充電する充電源を有し、直流出力電圧が
前記の第１の値を有する場合に前記の蓄積素子の信号が
前記の関数発生器から生じる信号よりも高く、直流出力
電圧が前記の第２の値を有するか或いは前記の第１の値
よりも高い予定の値よりも高い値を有する場合に前記の
蓄積素子の信号が前記の関数発生器から生じる信号より
も低くなるようになっていることを特徴とする電源回路
。 ４、請求項３に記載の電源回路において、前記の直流出
力電圧に依存する値であってこの直流出力電圧が前記の
第１の値を有する場合に前記の関数発生器からの信号よ
りも高くなる値に前記の蓄積索子をクランプするクラン
プ回路がこの蓄積素子に接続されていることを特徴とす
る電源回路。 ５、請求項４に記載の電源回路において、前記のクラン
プ回路は、キャパシタとして構成した前記の蓄積素子に
並列に配置したスイッチと、前記のキャパシタの両端間
の電圧を直流出力電圧に等しい又は比例する電圧と比較
して前記のスイッチを制御する比較段とを有しており、
前記のスイッチは前記のキャパシタの両端間の電圧がこ
れと比較される前記の電圧よりも高い場合に導通し、逆
の場合に非導通となるようになっていることを特徴とす
る電源回路。 ６、請求項５に記載の電源回路において、前記のキャパ
シタには、前記の可制御スイッチを流れる電流のピーク
値を決定する抵抗が並列に配置されていることを特徴と
する電源回路。 ７、請求項４に記載の電源回路において、前記の蓄積素
子の信号に、前記の可制御スイッチの最小導通時間を決
定するようにする信号を加える加算器段が設けられてい
ることを特徴とする電源回路。 ８、請求項４に記載の電源回路において、双安定素子が
設けられ、この双安定素子が第１の状態で前記の蓄積素
子を放電させ、前記のクランプ回路を不作動とし、直流
出力電圧の値が予定の値よりも高い場合に前記の可制御
スイッチを非導通とするようになっていることを特徴と
する電源回路。 ９、請求項８に記載の電源回路において、前記の双安定
素子は前記の蓄積素子の信号が他の予定の値よりも低い
場合にその第２状態になり、この第２状態においてクラ
ンプ回路が動作している間前記の蓄積素子の信号と前記
の直流出力電圧との双方が増大するようになっているこ
とを特徴とする電源回路。 １０、請求項３に記載の電源回路において、直流入力電
圧から取り出した電源電圧が予定値よりも低い場合に前
記の蓄積素子を放電させるとともに前記の可制御スイッ
チを非導通とする最小値検出器が設けられていることを
特徴とする電源回路。 １１、請求項１０に記載の電源回路において、前記の最
小値検出器は、直流出力電圧が前記の第２の値から前記
の第１の値に遷移している際に前記の蓄積素子及び可制
御スイッチを釈放するようになっていることを特徴とす
る電源回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900508A NL8900508A (nl) | 1989-03-02 | 1989-03-02 | Geschakelde voedingsspanningsschakeling met aanloopschakeling. |
| NL8900508 | 1989-03-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02273072A true JPH02273072A (ja) | 1990-11-07 |
Family
ID=19854229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049642A Pending JPH02273072A (ja) | 1989-03-02 | 1990-03-02 | 電源回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5041956A (ja) |
| EP (1) | EP0385546B1 (ja) |
| JP (1) | JPH02273072A (ja) |
| KR (1) | KR900015423A (ja) |
| DE (1) | DE69011905T2 (ja) |
| NL (1) | NL8900508A (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU8335191A (en) * | 1990-08-25 | 1992-03-17 | Deutsche Thomson-Brandt Gmbh | Generator for amplitude-coupled voltages |
| ATE145304T1 (de) * | 1992-08-05 | 1996-11-15 | Siemens Ag | Schaltregler mit regelung wenigstens einer ausgangsspannung |
| EP0914706B1 (en) * | 1997-04-25 | 2001-12-12 | Koninklijke Philips Electronics N.V. | Switched-mode power supply having an improved start-up circuit |
| US5982639A (en) * | 1997-11-04 | 1999-11-09 | Power Integrations, Inc. | Two switch off-line switching converter |
| US6876181B1 (en) * | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6226190B1 (en) * | 1998-02-27 | 2001-05-01 | Power Integrations, Inc. | Off-line converter with digital control |
| US6107851A (en) | 1998-05-18 | 2000-08-22 | Power Integrations, Inc. | Offline converter with integrated softstart and frequency jitter |
| DE19826152A1 (de) * | 1998-06-12 | 1999-12-16 | Thomson Brandt Gmbh | Anordnung mit einem Schaltnetzteil und einem Mikroprozessor |
| US5986897A (en) * | 1998-06-29 | 1999-11-16 | Philips Electronics North America Corporation | Switched-mode power supply having a circuit arrangement for turning the switching device when a voltage on the switching device is at a minimum |
| US6272025B1 (en) | 1999-10-01 | 2001-08-07 | Online Power Supply, Inc. | Individual for distributed non-saturated magnetic element(s) (referenced herein as NSME) power converters |
| WO2001082459A1 (en) * | 2000-04-21 | 2001-11-01 | Koninklijke Philips Electronics N.V. | Ac-dc converter |
| US6525514B1 (en) * | 2000-08-08 | 2003-02-25 | Power Integrations, Inc. | Method and apparatus for reducing audio noise in a switching regulator |
| US20040183769A1 (en) * | 2000-09-08 | 2004-09-23 | Earl Schreyer | Graphics digitizer |
| US6952355B2 (en) * | 2002-07-22 | 2005-10-04 | Ops Power Llc | Two-stage converter using low permeability magnetics |
| WO2005009086A1 (en) * | 2003-07-16 | 2005-01-27 | Koninklijke Philips Electronics N.V. | Method and device for supplying power to leds |
| WO2006085847A1 (en) * | 2005-01-28 | 2006-08-17 | Semiconductor Components Industries, L.L.C. | Soft-start circuit and method therefor |
| KR100813979B1 (ko) * | 2005-07-26 | 2008-03-14 | 삼성전자주식회사 | 다중 출력을 갖는 전원공급장치 |
| US7233504B2 (en) | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| US20080106917A1 (en) * | 2006-11-02 | 2008-05-08 | James Holt | Variable edge modulation in a switching regulator |
| US8018694B1 (en) | 2007-02-16 | 2011-09-13 | Fairchild Semiconductor Corporation | Over-current protection for a power converter |
| US7719243B1 (en) | 2007-11-21 | 2010-05-18 | Fairchild Semiconductor Corporation | Soft-start system and method for power converter |
| US7872883B1 (en) | 2008-01-29 | 2011-01-18 | Fairchild Semiconductor Corporation | Synchronous buck power converter with free-running oscillator |
| US7723972B1 (en) | 2008-03-19 | 2010-05-25 | Fairchild Semiconductor Corporation | Reducing soft start delay and providing soft recovery in power system controllers |
| CN101860180B (zh) * | 2009-04-08 | 2013-02-13 | 鸿富锦精密工业（深圳）有限公司 | Mos管驱动装置及电源模块 |
| CN102694459A (zh) * | 2011-03-25 | 2012-09-26 | 新能微电子股份有限公司 | 具有加速启动功能的启动控制电路及其操作方法 |
| CN102364859B (zh) * | 2011-05-31 | 2014-11-26 | 杭州士兰微电子股份有限公司 | 开关电源控制装置及包含该控制装置的反激式开关电源 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS535719A (en) * | 1976-07-05 | 1978-01-19 | Hitachi Ltd | Dc-dc convertor |
| JPS5341718A (en) * | 1976-09-28 | 1978-04-15 | Matsushita Electric Ind Co Ltd | Converter power unit |
| JPS5482051A (en) * | 1977-12-12 | 1979-06-29 | Nec Corp | Smooth start circuit for switching regulators |
| JPS55136492A (en) * | 1979-04-12 | 1980-10-24 | Matsushita Electric Ind Co Ltd | Induction heating device |
| JPS6336188B2 (ja) * | 1978-09-26 | 1988-07-19 | Sharp Kk |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959714A (en) * | 1973-09-24 | 1976-05-25 | Sperry Rand Corporation | Transient turn-on protection circuit for power supplies |
| JPS607907B2 (ja) * | 1977-07-25 | 1985-02-27 | ソニー株式会社 | スイツチングレギユレータ |
| US4353114A (en) * | 1981-03-31 | 1982-10-05 | Siemens Corporation | DC/DC Converter |
| JPS6122758A (ja) * | 1984-07-11 | 1986-01-31 | Sanken Electric Co Ltd | スイツチングレギユレ−タ |
| US4791544A (en) * | 1984-09-21 | 1988-12-13 | Veeco Instruments | Regulating control for single-ended switching power supply |
| US4623960A (en) * | 1984-10-15 | 1986-11-18 | At&T Bell Laboratories | Bias power source energized by tertiary winding including hysteresis characteristic for disabling the power switch when a minimum base drive signal can no longer be maintained |
| NL8502338A (nl) * | 1985-08-26 | 1987-03-16 | Philips Nv | Geschakelde voedingsspanningsschakeling met twee toestanden. |
| FR2628269B1 (fr) * | 1988-03-04 | 1990-07-27 | Sgs Thomson Microelectronics | Dispositif de demarrage progressif d'une alimentation a decoupage |
-
1989
- 1989-03-02 NL NL8900508A patent/NL8900508A/nl not_active Application Discontinuation
-
1990
- 1990-02-12 US US07/478,804 patent/US5041956A/en not_active Expired - Fee Related
- 1990-02-26 DE DE69011905T patent/DE69011905T2/de not_active Expired - Fee Related
- 1990-02-26 EP EP90200442A patent/EP0385546B1/en not_active Expired - Lifetime
- 1990-02-27 KR KR1019900002496A patent/KR900015423A/ko active IP Right Grant
- 1990-03-02 JP JP2049642A patent/JPH02273072A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS535719A (en) * | 1976-07-05 | 1978-01-19 | Hitachi Ltd | Dc-dc convertor |
| JPS5341718A (en) * | 1976-09-28 | 1978-04-15 | Matsushita Electric Ind Co Ltd | Converter power unit |
| JPS5482051A (en) * | 1977-12-12 | 1979-06-29 | Nec Corp | Smooth start circuit for switching regulators |
| JPS6336188B2 (ja) * | 1978-09-26 | 1988-07-19 | Sharp Kk | |
| JPS55136492A (en) * | 1979-04-12 | 1980-10-24 | Matsushita Electric Ind Co Ltd | Induction heating device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900015423A (ko) | 1990-10-26 |
| DE69011905T2 (de) | 1995-04-20 |
| US5041956A (en) | 1991-08-20 |
| EP0385546B1 (en) | 1994-08-31 |
| EP0385546A1 (en) | 1990-09-05 |
| DE69011905D1 (de) | 1994-10-06 |
| NL8900508A (nl) | 1990-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02273072A (ja) | 電源回路 | |
| KR0163762B1 (ko) | 스위치 모드 전원 장치 | |
| US5019955A (en) | DC-to-AC voltage converter having galvanically separate input and output circuits | |
| US4945465A (en) | Switched-mode power supply circuit | |
| US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
| US6388902B1 (en) | Switching power supply circuit | |
| US4926304A (en) | Switched-mode power supply with low loss interrupted oscillation | |
| US5392206A (en) | Control circuit for a switching DC-DC power converter including a controlled magnetic core flux resetting technique for output regulation | |
| EP0386989B1 (en) | A switch mode power supply with burst mode standby operation | |
| US6256179B1 (en) | Switching power supply apparatus | |
| US5032967A (en) | SMPS apparatus having a demagnetization circuit | |
| KR100712749B1 (ko) | Ｄｃ/ｄｃ 변환 회로 | |
| US3894280A (en) | Frequency limited ferroresonant power converter | |
| US5521808A (en) | Method and circuitry for controlling start-up characteristics of a magnetic amplifier control circuit | |
| JP2721925B2 (ja) | スイッチモード電源 | |
| US6259236B1 (en) | Chopper type switching power supply | |
| US4660133A (en) | Switched power pack with free-wheeling flow converter and switched controller at a secondary side | |
| CA2214217C (en) | Switching power supply apparatus | |
| US4755923A (en) | Regulated high-voltage power supply | |
| US4162434A (en) | Regulator with short circuit protection | |
| US5898580A (en) | Dc/dc converter with a protection circuit | |
| JPS6315831B2 (ja) | ||
| JPH06189545A (ja) | スイッチング電源装置 | |
| JPH05146143A (ja) | 突入電流防止回路 |