JP2905671B2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2905671B2 JP2905671B2 JP19218293A JP19218293A JP2905671B2 JP 2905671 B2 JP2905671 B2 JP 2905671B2 JP 19218293 A JP19218293 A JP 19218293A JP 19218293 A JP19218293 A JP 19218293A JP 2905671 B2 JP2905671 B2 JP 2905671B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
ータに設けられる安定化電源回路に関する。
ある。
に、トランジスタQ1,Q2・・・Q10からなる基準
電圧発生回路と、出力トランジスタQ11と、抵抗R
6、R7、R8、トランジスタQ12からなる消費電力
抑制回路と、ツェナーダイオードZD、抵抗R9からな
るツェナーダイオード回路とを含んでいる。
力トランジスタのベースに与えるものであり、消費電力
抑制回路は出力トランジスタのエミッタ電流を検出し、
ツェナーダイオード回路により入力端子と出力端子との
間の電圧を検出し、この検出結果に応じて基準電圧発生
回路に生成された基準電圧を変化させるものである。出
力トランジスタQ11は、コレクタが入力端子1に、エ
ミッタが抵抗R8を通して入力端子2に、ベースがトラ
ンジスタQ10のエミッタにそれぞれ接続されている。
10、R11が直列接続され、両抵抗R10、R11の
接続点PがトランジスタQ3のベースに接続されてい
る。
タ間には、抵抗R6,R7が直列接続されており、両抵
抗R6,R7の抵抗分岐点QがトランジスタQ12のベ
ースに接続されている。
は入力端子1に、アノードは抵抗R9を通してトランジ
スタQ12のベースに接続されており、トランジスタQ
12のコレクタはトランジスタQ10のベースとトラン
ジスタQ2のコレクタに接続されている。そして、トラ
ンジスタQ12によって出力トランジスタQ11のベー
ス電流を制御するように構成されている。抵抗R12は
トランジスタQ11のベース・エミッタに設けられてい
る。本例では、各トランジスタQ10,Q11はダーリ
ントン接続の構成となっている、前記安定化回路は、負
荷短絡時または出力トランジスタQ11のオン時におい
て、出力トランジスタQ11の消費電力が一定耐量を超
えたときに出力トランジスタQ11の出力を抑制するこ
とによりデバイスを破壊から保護するように構成されて
いる。
ランジスタQ11はオン状態で、ベース・エミッタ間電
圧VBEQ11は立ち上がった状態となる。消費電力抑制回
路は入力端子1からツェナーダイオードZD、抵抗R9
を通し、トランジスタQ12のベースに接続される構成
となる。この時のピーク出力電流をIOPとすれば、 VBEQ12=VBEQ11×(R7/(R6+R7))+IOP×R8・・・(1) となる。例えば、VBEQ12=VBEQ11=0.7V、R6=
600Ω、R7=400Ω、R8=0.2Ωとすると、
IOP=2.1Aとなる。
と出力電圧VOとは次式の関係がある。すなわち、 VIN≧VO+R8×IO+VCEQ11・・・(2) 但し、VCEQ11はトランジスタQ11のコレクタ・エミッ
タ間電圧、ここでR8=0.2Ω、IO=1Aにおける
VCEQ11=0.2Vとすると、 VIN −VO≧0.2×1+0.2=0.4(V) となる。
力POは、(V IN −V O )×I O で表され、 PO≧0.4×1=0.4(W) となる。
なるVIN−VO間の値をさらに下げるには、抵抗R8の
値を下げる必要があるが、抵抗R8の値を下げると
(1)式からもわかるように、ピーク出力電流IOPを変
えないためには抵抗R6と抵抗R7の抵抗値の比を変化
させなければならない。大幅に抵抗R8の値を小さくす
ると、例えばR8=0.05Ω、R6=150Ω、R7
=850Ωの時に、(1)式より VBEQ12=0.7×850Ω/(150+850)Ω +IOP×0.05Ω・・・(3) ∴IOP=2.1A となる。
VBEQ11が立ち上がっておれば、IOが小さい場合でもV
BEQ12=0.7×850/1000+0≒0.595V
となり、トランジスタQ12が動作状態に入る。接合温
度がさらに高くなると、Q12はより低い出力電流IO
から動作してしまう。このように、従来は過電流制限回
路が通常使用する出力電流領域で動作するという問題点
があった。
タQ11の出力電流を検出する抵抗R8の値を小さくし
ても、通常使用する電流領域ではトランジスタQ12が
動作することがなく、従って、抵抗R8の値を小さくで
き従来よりも低損失となる安定化電源回路を提供するこ
とにある。
に本発明は、入力端子と出力端子との間にコレクタ・エ
ミッタが結合された出力トランジスタと、別入力された
バイアス電圧に基づいて基準電圧を生成するとともに前
記基準電圧を出力トランジスタのベースに与える基準電
圧発生回路と、入力端子と出力端子との間の電圧を検出
するツェナーダイオード回路と、前記出力トランジスタ
のエミッタ電流及び入出力端子間電圧を検出し、該検出
結果に応じて前記出力トランジスタのベース電流を制限
する電流制限回路とを有し、前記電流制限回路は、ベー
ス電位が共通となるように各々のベースが互いに接続さ
れた一対のトランジスタを備え、該一対のトランジスタ
のうちの一方のトランジスタのエミッタに前記出力トラ
ンジスタのエミッタ電流及び前記入出力端子間電圧に相
当する電位が入力され、前記一対のトランジスタのうち
の他方のトランジスタのエミッタに比較用の電位が入力
され、前記出力トランジスタのエミッタ電流及び前記入
出力端子間電圧に応じて前記出力トランジスタのベース
電流を制限するように構成されたことを特徴とする。
続された一対のトランジスタの、両エミッタ電位の差、
即ち両トランジスタのB−E間の電位差により出力トラ
ンジスタのベース電流を制御するので、出力電流の検出
抵抗を小さくした場合でも、通常の出力電流領域におい
て出力トランジスタのベース電流制御用のトランジスタ
がオンしてしまうという事態を避けることができ、ベー
ス電流制御用のトランジスタは過電流が流れたときのみ
動作するようにできる。
くできるので、より低損失な安定化電源回路を実現でき
る。
源回路の一実施例を説明する。
回路の回路図で、基準電圧発生回路を除く部分を破線で
示している。従来技術と同一の部品は同一の符号を付し
て説明する。
ジスタQ1、Q2・・・Q10からなり、別入力された
バイアス電圧V B に基づいて基準電圧を生成する基準電
圧発生回路と、抵抗R6、R7、R8、R13、R1
4、トランジスタQ12,Q13からなる電流制限回路
と、ツェナーダイオードZDと抵抗R9からなるツェナ
ーダイオード回路とを含んでいる。前記トランジスタQ
12、Q13はベース電位を共通とし、トランジスタQ
13のベースとコレクタは共に抵抗R13の一端及びツ
ェナーダイオード回路の抵抗R9の一端に接続されてい
る。また、トランジスタQ13のエミッタは抵抗R14
を通し、出力トランジスタQ11のエミッタと出力トラ
ンジスタQ11の出力電流検出用抵抗R8との接続点に
接続されている。前記トランジスタQ12のエミッタは
出力トランジスタQ11のB−E間に直列接続された両
抵抗R6,R7の分岐点へ、トランジスタQ12のコレ
クタはトランジスタQ10のベースとトランジスタQ2
のコレクタに接続されている。そして、トランジスタQ
12によって、出力トランジスタQ11のベース電流を
制御するように構成されている。
ェナーダイオードZDのツェナー電圧より小さいとき、
出力電流の通常の使用領域では、抵抗R13、トランジ
スタQ13、抵抗R14、抵抗R8を通して電流が流れ
ているため、 VR7>VR8+VR14・・・(4) であり、トランジスタQ12はオフ状態である。ここ
で、VR7、VR8、VR14は各抵抗両端の電圧値を示す。
式のVR8の値が大きくなり、 VBE12+VR7=VBE13+VR8+VR14・・・(5) となるようにトランジスタQ12のコレクタに電流が流
れ、出力トランジスタQ11のベース電流を制御する。
13のB−E間電圧値により、出力トランジスタのベー
ス電流を制御しているため、出力電流IOの検出抵抗R
8を小さくした場合にも、抵抗R6,R7の抵抗比を調
整することにより出力電流の通常使用領域ではトランジ
スタQ12はオフ状態であり、過電流が流れたときのみ
動作することになる。このときの、出力トランジスタQ
11の消費電力POは(2)式より PO=(VIN−VO)×IO =(R8×IO+VCEQ11)×IO・・・(6) となり、本発明の回路構成では、抵抗R8の値を0.0
5Ω程度に下げても、従来のような問題はない。
力電流の検出抵抗R8を小さくした場合でも、通常の出
力電流値においては出力トランジスタQ11のベース電
流制御用のトランジスタQ12がオンしてしまうという
事態を避けることができ、ベース電流制御用のトランジ
スタQ12は過電流が流れたときのみ動作するようにで
きる。
きるので、より低損失な安定化電源回路を実現できる。
VO間電圧が大きいとき、即ちツェナーダイオードZD
のツェナー電圧より大きいとき、ツェナーダイオードZ
D、抵抗R9、トランジスタQ13、抵抗R14、抵抗
R8を通し、出力VOへの経路で電流が流れ、抵抗R1
4での電圧降下でもってトランジスタQ12のベース電
位を持ち上げるため、結局R8においての電圧降下即ち
出力電流IOが小さいときに(5)式の条件を満たすこ
とになり、消費電力抑制回路として動作する。
出力トランジスタの出力電流の検出抵抗を小さくした場
合でも、通常の出力電流値においては出力トランジスタ
のベース電流制御用のトランジスタがオンしてしまうと
いう事態を避けることができ、ベース電流制御用のトラ
ンジスタは過電流が流れたときのみ動作するようにでき
る。
きるので、より低損失な安定化電源回路を実現できる。
図である。
Claims (1)
- 【請求項1】 入力端子と出力端子との間にコレクタ・
エミッタが結合された出力トランジスタと、別入力され
たバイアス電圧に基づいて基準電圧を生成するとともに
前記基準電圧を出力トランジスタのベースに与える基準
電圧発生回路と、入力端子と出力端子との間の電圧を検
出するツェナーダイオード回路と、前記出力トランジス
タのエミッタ電流及び入出力端子間電圧を検出し、該検
出結果に応じて前記出力トランジスタのベース電流を制
限する電流制限回路とを有し、前記電流制限回路は、ベ
ース電位が共通となるように各々のベースが互いに接続
された一対のトランジスタを備え、該一対のトランジス
タのうちの一方のトランジスタのエミッタに前記出力ト
ランジスタのエミッタ電流及び前記入出力端子間電圧に
相当する電位が入力され、前記一対のトランジスタのう
ちの他方のトランジスタのエミッタに比較用の電位が入
力され、前記出力トランジスタのエミッタ電流及び前記
入出力端子間電圧に応じて前記出力トランジスタのベー
ス電流を制限するように構成されたことを特徴とする安
定化電源回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19218293A JP2905671B2 (ja) | 1993-08-03 | 1993-08-03 | 安定化電源回路 |
US08/266,182 US5550462A (en) | 1993-06-29 | 1994-06-27 | Regulated power supply circuit and an emitter follower output current limiting circuit |
KR1019940015126A KR0134651B1 (ko) | 1993-06-29 | 1994-06-29 | 안정화 전원 회로 및 에미터 폴로워 출력 전류 제한 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19218293A JP2905671B2 (ja) | 1993-08-03 | 1993-08-03 | 安定化電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0744249A JPH0744249A (ja) | 1995-02-14 |
JP2905671B2 true JP2905671B2 (ja) | 1999-06-14 |
Family
ID=16287046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19218293A Expired - Lifetime JP2905671B2 (ja) | 1993-06-29 | 1993-08-03 | 安定化電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2905671B2 (ja) |
-
1993
- 1993-08-03 JP JP19218293A patent/JP2905671B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0744249A (ja) | 1995-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4549147A (en) | Load impedance detector for audio power amplifiers | |
US6710584B2 (en) | Series regulator | |
US20060152875A1 (en) | Overcurrent protection device | |
JP2905671B2 (ja) | 安定化電源回路 | |
JP2801825B2 (ja) | フォトカプラ装置 | |
US5099139A (en) | Voltage-current converting circuit having an output switching function | |
EP0343731A2 (en) | Unity-gain current-limiting circuit | |
JPH10268950A (ja) | 電圧安定化回路 | |
JPH04295222A (ja) | 安定化電源回路 | |
EP0410764A2 (en) | Comparator circuit | |
JP2901124B2 (ja) | 安定化電源回路 | |
KR100264892B1 (ko) | 전류제한회로 | |
JPH02281309A (ja) | ドロッパ型定電圧回路 | |
JPH0145153Y2 (ja) | ||
US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
JP2555789Y2 (ja) | 定電圧電源回路 | |
JP2617123B2 (ja) | 安定化直流電源回路 | |
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JPH061418B2 (ja) | 定電流電源回路 | |
JPH08106331A (ja) | 電源制御装置 | |
SU1030780A1 (ru) | Стабилизатор напр жени с защитой | |
JP2605803Y2 (ja) | 過負荷検知回路 | |
KR970004496Y1 (ko) | 모니터의 실패꼴파형 믹싱회로 | |
RU2024046C1 (ru) | Стабилизатор постоянного напряжения | |
JPH04223508A (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080326 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090326 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130326 |