JP2905671B2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2905671B2 JP2905671B2 JP19218293A JP19218293A JP2905671B2 JP 2905671 B2 JP2905671 B2 JP 2905671B2 JP 19218293 A JP19218293 A JP 19218293A JP 19218293 A JP19218293 A JP 19218293A JP 2905671 B2 JP2905671 B2 JP 2905671B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２電源方式のレギュレ
ータに設けられる安定化電源回路に関する。
ータに設けられる安定化電源回路に関する。
【０００２】
【従来の技術】図２は従来の安定化電源回路の回路図で
ある。
ある。
【０００３】従来の安定化電源回路は、図２に示すよう
に、トランジスタＱ１，Ｑ２・・・Ｑ１０からなる基準
電圧発生回路と、出力トランジスタＱ１１と、抵抗Ｒ
６、Ｒ７、Ｒ８、トランジスタＱ１２からなる消費電力
抑制回路と、ツェナーダイオードＺＤ、抵抗Ｒ９からな
るツェナーダイオード回路とを含んでいる。
に、トランジスタＱ１，Ｑ２・・・Ｑ１０からなる基準
電圧発生回路と、出力トランジスタＱ１１と、抵抗Ｒ
６、Ｒ７、Ｒ８、トランジスタＱ１２からなる消費電力
抑制回路と、ツェナーダイオードＺＤ、抵抗Ｒ９からな
るツェナーダイオード回路とを含んでいる。
【０００４】基準電圧発生回路は、基準電圧を生成し出
力トランジスタのベースに与えるものであり、消費電力
抑制回路は出力トランジスタのエミッタ電流を検出し、
ツェナーダイオード回路により入力端子と出力端子との
間の電圧を検出し、この検出結果に応じて基準電圧発生
回路に生成された基準電圧を変化させるものである。出
力トランジスタＱ１１は、コレクタが入力端子１に、エ
ミッタが抵抗Ｒ８を通して入力端子２に、ベースがトラ
ンジスタＱ１０のエミッタにそれぞれ接続されている。
力トランジスタのベースに与えるものであり、消費電力
抑制回路は出力トランジスタのエミッタ電流を検出し、
ツェナーダイオード回路により入力端子と出力端子との
間の電圧を検出し、この検出結果に応じて基準電圧発生
回路に生成された基準電圧を変化させるものである。出
力トランジスタＱ１１は、コレクタが入力端子１に、エ
ミッタが抵抗Ｒ８を通して入力端子２に、ベースがトラ
ンジスタＱ１０のエミッタにそれぞれ接続されている。
【０００５】出力端子２と接地端子３との間には抵抗Ｒ
１０、Ｒ１１が直列接続され、両抵抗Ｒ１０、Ｒ１１の
接続点ＰがトランジスタＱ３のベースに接続されてい
る。
１０、Ｒ１１が直列接続され、両抵抗Ｒ１０、Ｒ１１の
接続点ＰがトランジスタＱ３のベースに接続されてい
る。
【０００６】出力トランジスタＱ１１のベース・エミッ
タ間には、抵抗Ｒ６，Ｒ７が直列接続されており、両抵
抗Ｒ６，Ｒ７の抵抗分岐点ＱがトランジスタＱ１２のベ
ースに接続されている。
タ間には、抵抗Ｒ６，Ｒ７が直列接続されており、両抵
抗Ｒ６，Ｒ７の抵抗分岐点ＱがトランジスタＱ１２のベ
ースに接続されている。
【０００７】また、ツェナーダイオードＺＤのカソード
は入力端子１に、アノードは抵抗Ｒ９を通してトランジ
スタＱ１２のベースに接続されており、トランジスタＱ
１２のコレクタはトランジスタＱ１０のベースとトラン
ジスタＱ２のコレクタに接続されている。そして、トラ
ンジスタＱ１２によって出力トランジスタＱ１１のベー
ス電流を制御するように構成されている。抵抗Ｒ１２は
トランジスタＱ１１のベース・エミッタに設けられてい
る。本例では、各トランジスタＱ１０，Ｑ１１はダーリ
ントン接続の構成となっている、前記安定化回路は、負
荷短絡時または出力トランジスタＱ１１のオン時におい
て、出力トランジスタＱ１１の消費電力が一定耐量を超
えたときに出力トランジスタＱ１１の出力を抑制するこ
とによりデバイスを破壊から保護するように構成されて
いる。
は入力端子１に、アノードは抵抗Ｒ９を通してトランジ
スタＱ１２のベースに接続されており、トランジスタＱ
１２のコレクタはトランジスタＱ１０のベースとトラン
ジスタＱ２のコレクタに接続されている。そして、トラ
ンジスタＱ１２によって出力トランジスタＱ１１のベー
ス電流を制御するように構成されている。抵抗Ｒ１２は
トランジスタＱ１１のベース・エミッタに設けられてい
る。本例では、各トランジスタＱ１０，Ｑ１１はダーリ
ントン接続の構成となっている、前記安定化回路は、負
荷短絡時または出力トランジスタＱ１１のオン時におい
て、出力トランジスタＱ１１の消費電力が一定耐量を超
えたときに出力トランジスタＱ１１の出力を抑制するこ
とによりデバイスを破壊から保護するように構成されて
いる。
【０００８】出力電流Ｉ0が出力している場合、出力ト
ランジスタＱ１１はオン状態で、ベース・エミッタ間電
圧ＶBEQ11は立ち上がった状態となる。消費電力抑制回
路は入力端子１からツェナーダイオードＺＤ、抵抗Ｒ９
を通し、トランジスタＱ１２のベースに接続される構成
となる。この時のピーク出力電流をＩOPとすれば、 ＶBEQ12＝ＶBEQ11×（Ｒ７／（Ｒ６＋Ｒ７））＋ＩOP×Ｒ８・・・（１） となる。例えば、ＶBEQ12＝ＶBEQ11＝０．７Ｖ、Ｒ６＝
６００Ω、Ｒ７＝４００Ω、Ｒ８＝０．２Ωとすると、
ＩOP＝２．１Ａとなる。
ランジスタＱ１１はオン状態で、ベース・エミッタ間電
圧ＶBEQ11は立ち上がった状態となる。消費電力抑制回
路は入力端子１からツェナーダイオードＺＤ、抵抗Ｒ９
を通し、トランジスタＱ１２のベースに接続される構成
となる。この時のピーク出力電流をＩOPとすれば、 ＶBEQ12＝ＶBEQ11×（Ｒ７／（Ｒ６＋Ｒ７））＋ＩOP×Ｒ８・・・（１） となる。例えば、ＶBEQ12＝ＶBEQ11＝０．７Ｖ、Ｒ６＝
６００Ω、Ｒ７＝４００Ω、Ｒ８＝０．２Ωとすると、
ＩOP＝２．１Ａとなる。
【０００９】また、図２に示すように、入力電圧ＶＩＮ
と出力電圧ＶＯとは次式の関係がある。すなわち、 ＶIN≧ＶO＋Ｒ８×ＩO＋ＶCEQ11・・・（２） 但し、ＶCEQ11はトランジスタＱ11のコレクタ・エミッ
タ間電圧、ここでＲ８＝０．２Ω、ＩO＝１Ａにおける
ＶCEQ11＝０．２Ｖとすると、 ＶIN −ＶO≧０．２×１＋０．２＝０．４（Ｖ） となる。
と出力電圧ＶＯとは次式の関係がある。すなわち、 ＶIN≧ＶO＋Ｒ８×ＩO＋ＶCEQ11・・・（２） 但し、ＶCEQ11はトランジスタＱ11のコレクタ・エミッ
タ間電圧、ここでＲ８＝０．２Ω、ＩO＝１Ａにおける
ＶCEQ11＝０．２Ｖとすると、 ＶIN −ＶO≧０．２×１＋０．２＝０．４（Ｖ） となる。
【００１０】従って、出力トランジスタＱ１１の消費電
力ＰＯは、（Ｖ IN −Ｖ O ）×Ｉ O で表され、 ＰO≧０．４×１＝０．４（Ｗ） となる。
力ＰＯは、（Ｖ IN −Ｖ O ）×Ｉ O で表され、 ＰO≧０．４×１＝０．４（Ｗ） となる。
【００１１】
【発明が解決しようとする課題】ところで、動作可能と
なるＶIN−ＶO間の値をさらに下げるには、抵抗Ｒ８の
値を下げる必要があるが、抵抗Ｒ８の値を下げると
（１）式からもわかるように、ピーク出力電流ＩOPを変
えないためには抵抗Ｒ６と抵抗Ｒ７の抵抗値の比を変化
させなければならない。大幅に抵抗Ｒ８の値を小さくす
ると、例えばＲ８＝０．０５Ω、Ｒ６＝１５０Ω、Ｒ７
＝８５０Ωの時に、（１）式より ＶBEQ12＝０．７×８５０Ω／（１５０＋８５０）Ω ＋ＩOP×０．０５Ω・・・（３） ∴ＩOP＝２．１Ａ となる。
なるＶIN−ＶO間の値をさらに下げるには、抵抗Ｒ８の
値を下げる必要があるが、抵抗Ｒ８の値を下げると
（１）式からもわかるように、ピーク出力電流ＩOPを変
えないためには抵抗Ｒ６と抵抗Ｒ７の抵抗値の比を変化
させなければならない。大幅に抵抗Ｒ８の値を小さくす
ると、例えばＲ８＝０．０５Ω、Ｒ６＝１５０Ω、Ｒ７
＝８５０Ωの時に、（１）式より ＶBEQ12＝０．７×８５０Ω／（１５０＋８５０）Ω ＋ＩOP×０．０５Ω・・・（３） ∴ＩOP＝２．１Ａ となる。
【００１２】この時トランジスタＱ１１のＢ−Ｅ間電圧
ＶBEQ11が立ち上がっておれば、ＩOが小さい場合でもＶ
BEQ12＝０．７×８５０／１０００＋０≒０．５９５Ｖ
となり、トランジスタＱ１２が動作状態に入る。接合温
度がさらに高くなると、Ｑ１２はより低い出力電流ＩO
から動作してしまう。このように、従来は過電流制限回
路が通常使用する出力電流領域で動作するという問題点
があった。
ＶBEQ11が立ち上がっておれば、ＩOが小さい場合でもＶ
BEQ12＝０．７×８５０／１０００＋０≒０．５９５Ｖ
となり、トランジスタＱ１２が動作状態に入る。接合温
度がさらに高くなると、Ｑ１２はより低い出力電流ＩO
から動作してしまう。このように、従来は過電流制限回
路が通常使用する出力電流領域で動作するという問題点
があった。
【００１３】そこで、本発明の目的は、出力トランジス
タＱ１１の出力電流を検出する抵抗Ｒ８の値を小さくし
ても、通常使用する電流領域ではトランジスタＱ１２が
動作することがなく、従って、抵抗Ｒ８の値を小さくで
き従来よりも低損失となる安定化電源回路を提供するこ
とにある。
タＱ１１の出力電流を検出する抵抗Ｒ８の値を小さくし
ても、通常使用する電流領域ではトランジスタＱ１２が
動作することがなく、従って、抵抗Ｒ８の値を小さくで
き従来よりも低損失となる安定化電源回路を提供するこ
とにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に本発明は、入力端子と出力端子との間にコレクタ・エ
ミッタが結合された出力トランジスタと、別入力された
バイアス電圧に基づいて基準電圧を生成するとともに前
記基準電圧を出力トランジスタのベースに与える基準電
圧発生回路と、入力端子と出力端子との間の電圧を検出
するツェナーダイオード回路と、前記出力トランジスタ
のエミッタ電流及び入出力端子間電圧を検出し、該検出
結果に応じて前記出力トランジスタのベース電流を制限
する電流制限回路とを有し、前記電流制限回路は、ベー
ス電位が共通となるように各々のベースが互いに接続さ
れた一対のトランジスタを備え、該一対のトランジスタ
のうちの一方のトランジスタのエミッタに前記出力トラ
ンジスタのエミッタ電流及び前記入出力端子間電圧に相
当する電位が入力され、前記一対のトランジスタのうち
の他方のトランジスタのエミッタに比較用の電位が入力
され、前記出力トランジスタのエミッタ電流及び前記入
出力端子間電圧に応じて前記出力トランジスタのベース
電流を制限するように構成されたことを特徴とする。
に本発明は、入力端子と出力端子との間にコレクタ・エ
ミッタが結合された出力トランジスタと、別入力された
バイアス電圧に基づいて基準電圧を生成するとともに前
記基準電圧を出力トランジスタのベースに与える基準電
圧発生回路と、入力端子と出力端子との間の電圧を検出
するツェナーダイオード回路と、前記出力トランジスタ
のエミッタ電流及び入出力端子間電圧を検出し、該検出
結果に応じて前記出力トランジスタのベース電流を制限
する電流制限回路とを有し、前記電流制限回路は、ベー
ス電位が共通となるように各々のベースが互いに接続さ
れた一対のトランジスタを備え、該一対のトランジスタ
のうちの一方のトランジスタのエミッタに前記出力トラ
ンジスタのエミッタ電流及び前記入出力端子間電圧に相
当する電位が入力され、前記一対のトランジスタのうち
の他方のトランジスタのエミッタに比較用の電位が入力
され、前記出力トランジスタのエミッタ電流及び前記入
出力端子間電圧に応じて前記出力トランジスタのベース
電流を制限するように構成されたことを特徴とする。
【００１５】
【作用】電流制限回路における各々のベースが互いに接
続された一対のトランジスタの、両エミッタ電位の差、
即ち両トランジスタのＢ−Ｅ間の電位差により出力トラ
ンジスタのベース電流を制御するので、出力電流の検出
抵抗を小さくした場合でも、通常の出力電流領域におい
て出力トランジスタのベース電流制御用のトランジスタ
がオンしてしまうという事態を避けることができ、ベー
ス電流制御用のトランジスタは過電流が流れたときのみ
動作するようにできる。
続された一対のトランジスタの、両エミッタ電位の差、
即ち両トランジスタのＢ−Ｅ間の電位差により出力トラ
ンジスタのベース電流を制御するので、出力電流の検出
抵抗を小さくした場合でも、通常の出力電流領域におい
て出力トランジスタのベース電流制御用のトランジスタ
がオンしてしまうという事態を避けることができ、ベー
ス電流制御用のトランジスタは過電流が流れたときのみ
動作するようにできる。
【００１６】このように、出力電流の検出抵抗値を小さ
くできるので、より低損失な安定化電源回路を実現でき
る。
くできるので、より低損失な安定化電源回路を実現でき
る。
【００１７】
【実施例】以下、図面を参照して本発明に係る安定化電
源回路の一実施例を説明する。
源回路の一実施例を説明する。
【００１８】図１は本発明の一実施例に係る安定化電源
回路の回路図で、基準電圧発生回路を除く部分を破線で
示している。従来技術と同一の部品は同一の符号を付し
て説明する。
回路の回路図で、基準電圧発生回路を除く部分を破線で
示している。従来技術と同一の部品は同一の符号を付し
て説明する。
【００１９】本実施例に係る安定化電圧回路は、トラン
ジスタＱ１、Ｑ２・・・Ｑ１０からなり、別入力された
バイアス電圧Ｖ B に基づいて基準電圧を生成する基準電
圧発生回路と、抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ１３、Ｒ１
４、トランジスタＱ１２，Ｑ１３からなる電流制限回路
と、ツェナーダイオードＺＤと抵抗Ｒ９からなるツェナ
ーダイオード回路とを含んでいる。前記トランジスタＱ
１２、Ｑ１３はベース電位を共通とし、トランジスタＱ
１３のベースとコレクタは共に抵抗Ｒ１３の一端及びツ
ェナーダイオード回路の抵抗Ｒ９の一端に接続されてい
る。また、トランジスタＱ１３のエミッタは抵抗Ｒ１４
を通し、出力トランジスタＱ１１のエミッタと出力トラ
ンジスタＱ１１の出力電流検出用抵抗Ｒ８との接続点に
接続されている。前記トランジスタＱ１２のエミッタは
出力トランジスタＱ１１のＢ−Ｅ間に直列接続された両
抵抗Ｒ６，Ｒ７の分岐点へ、トランジスタＱ１２のコレ
クタはトランジスタＱ１０のベースとトランジスタＱ２
のコレクタに接続されている。そして、トランジスタＱ
１２によって、出力トランジスタＱ１１のベース電流を
制御するように構成されている。
ジスタＱ１、Ｑ２・・・Ｑ１０からなり、別入力された
バイアス電圧Ｖ B に基づいて基準電圧を生成する基準電
圧発生回路と、抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ１３、Ｒ１
４、トランジスタＱ１２，Ｑ１３からなる電流制限回路
と、ツェナーダイオードＺＤと抵抗Ｒ９からなるツェナ
ーダイオード回路とを含んでいる。前記トランジスタＱ
１２、Ｑ１３はベース電位を共通とし、トランジスタＱ
１３のベースとコレクタは共に抵抗Ｒ１３の一端及びツ
ェナーダイオード回路の抵抗Ｒ９の一端に接続されてい
る。また、トランジスタＱ１３のエミッタは抵抗Ｒ１４
を通し、出力トランジスタＱ１１のエミッタと出力トラ
ンジスタＱ１１の出力電流検出用抵抗Ｒ８との接続点に
接続されている。前記トランジスタＱ１２のエミッタは
出力トランジスタＱ１１のＢ−Ｅ間に直列接続された両
抵抗Ｒ６，Ｒ７の分岐点へ、トランジスタＱ１２のコレ
クタはトランジスタＱ１０のベースとトランジスタＱ２
のコレクタに接続されている。そして、トランジスタＱ
１２によって、出力トランジスタＱ１１のベース電流を
制御するように構成されている。
【００２０】ＶIN−ＶOUT間電圧が小さいとき、即ちツ
ェナーダイオードＺＤのツェナー電圧より小さいとき、
出力電流の通常の使用領域では、抵抗Ｒ１３、トランジ
スタＱ１３、抵抗Ｒ１４、抵抗Ｒ８を通して電流が流れ
ているため、 ＶR7＞ＶR8＋ＶR14・・・（４） であり、トランジスタＱ１２はオフ状態である。ここ
で、ＶR7、ＶR8、ＶR14は各抵抗両端の電圧値を示す。
ェナーダイオードＺＤのツェナー電圧より小さいとき、
出力電流の通常の使用領域では、抵抗Ｒ１３、トランジ
スタＱ１３、抵抗Ｒ１４、抵抗Ｒ８を通して電流が流れ
ているため、 ＶR7＞ＶR8＋ＶR14・・・（４） であり、トランジスタＱ１２はオフ状態である。ここ
で、ＶR7、ＶR8、ＶR14は各抵抗両端の電圧値を示す。
【００２１】さらに、出力電流が大きくなると、（４）
式のＶR8の値が大きくなり、 ＶBE12＋ＶR7＝ＶBE13＋ＶR8＋ＶR14・・・（５） となるようにトランジスタＱ１２のコレクタに電流が流
れ、出力トランジスタＱ１１のベース電流を制御する。
式のＶR8の値が大きくなり、 ＶBE12＋ＶR7＝ＶBE13＋ＶR8＋ＶR14・・・（５） となるようにトランジスタＱ１２のコレクタに電流が流
れ、出力トランジスタＱ１１のベース電流を制御する。
【００２２】このように、前記トランジスタＱ１２，Ｑ
１３のＢ−Ｅ間電圧値により、出力トランジスタのベー
ス電流を制御しているため、出力電流ＩOの検出抵抗Ｒ
８を小さくした場合にも、抵抗Ｒ６，Ｒ７の抵抗比を調
整することにより出力電流の通常使用領域ではトランジ
スタＱ１２はオフ状態であり、過電流が流れたときのみ
動作することになる。このときの、出力トランジスタＱ
１１の消費電力ＰOは（２）式より ＰO＝（ＶIN−ＶO）×ＩO ＝（Ｒ８×ＩO＋ＶCEQ11）×ＩO・・・（６） となり、本発明の回路構成では、抵抗Ｒ８の値を０．０
５Ω程度に下げても、従来のような問題はない。
１３のＢ−Ｅ間電圧値により、出力トランジスタのベー
ス電流を制御しているため、出力電流ＩOの検出抵抗Ｒ
８を小さくした場合にも、抵抗Ｒ６，Ｒ７の抵抗比を調
整することにより出力電流の通常使用領域ではトランジ
スタＱ１２はオフ状態であり、過電流が流れたときのみ
動作することになる。このときの、出力トランジスタＱ
１１の消費電力ＰOは（２）式より ＰO＝（ＶIN−ＶO）×ＩO ＝（Ｒ８×ＩO＋ＶCEQ11）×ＩO・・・（６） となり、本発明の回路構成では、抵抗Ｒ８の値を０．０
５Ω程度に下げても、従来のような問題はない。
【００２３】このように、出力トランジスタＱ１１の出
力電流の検出抵抗Ｒ８を小さくした場合でも、通常の出
力電流値においては出力トランジスタＱ１１のベース電
流制御用のトランジスタＱ１２がオンしてしまうという
事態を避けることができ、ベース電流制御用のトランジ
スタＱ１２は過電流が流れたときのみ動作するようにで
きる。
力電流の検出抵抗Ｒ８を小さくした場合でも、通常の出
力電流値においては出力トランジスタＱ１１のベース電
流制御用のトランジスタＱ１２がオンしてしまうという
事態を避けることができ、ベース電流制御用のトランジ
スタＱ１２は過電流が流れたときのみ動作するようにで
きる。
【００２４】従って、出力電流の検出抵抗値を小さくで
きるので、より低損失な安定化電源回路を実現できる。
きるので、より低損失な安定化電源回路を実現できる。
【００２５】なお、ツェナーダイオード回路はＶＩＮ−
ＶＯ間電圧が大きいとき、即ちツェナーダイオードＺＤ
のツェナー電圧より大きいとき、ツェナーダイオードＺ
Ｄ、抵抗Ｒ９、トランジスタＱ１３、抵抗Ｒ１４、抵抗
Ｒ８を通し、出力ＶOへの経路で電流が流れ、抵抗Ｒ１
４での電圧降下でもってトランジスタＱ１２のベース電
位を持ち上げるため、結局Ｒ８においての電圧降下即ち
出力電流ＩＯが小さいときに（５）式の条件を満たすこ
とになり、消費電力抑制回路として動作する。
ＶＯ間電圧が大きいとき、即ちツェナーダイオードＺＤ
のツェナー電圧より大きいとき、ツェナーダイオードＺ
Ｄ、抵抗Ｒ９、トランジスタＱ１３、抵抗Ｒ１４、抵抗
Ｒ８を通し、出力ＶOへの経路で電流が流れ、抵抗Ｒ１
４での電圧降下でもってトランジスタＱ１２のベース電
位を持ち上げるため、結局Ｒ８においての電圧降下即ち
出力電流ＩＯが小さいときに（５）式の条件を満たすこ
とになり、消費電力抑制回路として動作する。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
出力トランジスタの出力電流の検出抵抗を小さくした場
合でも、通常の出力電流値においては出力トランジスタ
のベース電流制御用のトランジスタがオンしてしまうと
いう事態を避けることができ、ベース電流制御用のトラ
ンジスタは過電流が流れたときのみ動作するようにでき
る。
出力トランジスタの出力電流の検出抵抗を小さくした場
合でも、通常の出力電流値においては出力トランジスタ
のベース電流制御用のトランジスタがオンしてしまうと
いう事態を避けることができ、ベース電流制御用のトラ
ンジスタは過電流が流れたときのみ動作するようにでき
る。
【００２７】従って、出力電流の検出抵抗値を小さくで
きるので、より低損失な安定化電源回路を実現できる。
きるので、より低損失な安定化電源回路を実現できる。
【図１】本発明の一実施例による安定化電源回路の回路
図である。
図である。
【図２】従来例による安定化電源回路の回路図である。
Ｑ トランジスタ Ｒ 抵抗 ＺＤ ツェナーダイオード
Claims (1)
- 【請求項１】 入力端子と出力端子との間にコレクタ・
エミッタが結合された出力トランジスタと、別入力され
たバイアス電圧に基づいて基準電圧を生成するとともに
前記基準電圧を出力トランジスタのベースに与える基準
電圧発生回路と、入力端子と出力端子との間の電圧を検
出するツェナーダイオード回路と、前記出力トランジス
タのエミッタ電流及び入出力端子間電圧を検出し、該検
出結果に応じて前記出力トランジスタのベース電流を制
限する電流制限回路とを有し、前記電流制限回路は、ベ
ース電位が共通となるように各々のベースが互いに接続
された一対のトランジスタを備え、該一対のトランジス
タのうちの一方のトランジスタのエミッタに前記出力ト
ランジスタのエミッタ電流及び前記入出力端子間電圧に
相当する電位が入力され、前記一対のトランジスタのう
ちの他方のトランジスタのエミッタに比較用の電位が入
力され、前記出力トランジスタのエミッタ電流及び前記
入出力端子間電圧に応じて前記出力トランジスタのベー
ス電流を制限するように構成されたことを特徴とする安
定化電源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19218293A JP2905671B2 (ja) | 1993-08-03 | 1993-08-03 | 安定化電源回路 |
| US08/266,182 US5550462A (en) | 1993-06-29 | 1994-06-27 | Regulated power supply circuit and an emitter follower output current limiting circuit |
| KR1019940015126A KR0134651B1 (ko) | 1993-06-29 | 1994-06-29 | 안정화 전원 회로 및 에미터 폴로워 출력 전류 제한 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19218293A JP2905671B2 (ja) | 1993-08-03 | 1993-08-03 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0744249A JPH0744249A (ja) | 1995-02-14 |
| JP2905671B2 true JP2905671B2 (ja) | 1999-06-14 |
Family
ID=16287046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19218293A Expired - Lifetime JP2905671B2 (ja) | 1993-06-29 | 1993-08-03 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2905671B2 (ja) |
-
1993
- 1993-08-03 JP JP19218293A patent/JP2905671B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744249A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549147A (en) | Load impedance detector for audio power amplifiers | |
| US6710584B2 (en) | Series regulator | |
| US20060152875A1 (en) | Overcurrent protection device | |
| JP2905671B2 (ja) | 安定化電源回路 | |
| JP2801825B2 (ja) | フォトカプラ装置 | |
| EP0343731A2 (en) | Unity-gain current-limiting circuit | |
| JPH10268950A (ja) | 電圧安定化回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| EP0410764A2 (en) | Comparator circuit | |
| JP2901124B2 (ja) | 安定化電源回路 | |
| KR100264892B1 (ko) | 전류제한회로 | |
| JPH02281309A (ja) | ドロッパ型定電圧回路 | |
| JPH0145153Y2 (ja) | ||
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH061418B2 (ja) | 定電流電源回路 | |
| JPH08106331A (ja) | 電源制御装置 | |
| SU1030780A1 (ru) | Стабилизатор напр жени с защитой | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| KR970004496Y1 (ko) | 모니터의 실패꼴파형 믹싱회로 | |
| RU2024046C1 (ru) | Стабилизатор постоянного напряжения | |
| JPH04223508A (ja) | 定電圧回路 | |
| JPH07261862A (ja) | 安定化電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130326 |