JPH10268950A - 電圧安定化回路 - Google Patents
電圧安定化回路Info
- Publication number
- JPH10268950A JPH10268950A JP6974697A JP6974697A JPH10268950A JP H10268950 A JPH10268950 A JP H10268950A JP 6974697 A JP6974697 A JP 6974697A JP 6974697 A JP6974697 A JP 6974697A JP H10268950 A JPH10268950 A JP H10268950A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- input
- resistor
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】動作開始時に入力電圧が緩やかに上昇するよう
な場合、入力電圧が所定の電圧値以上になるまで出力を
停止する。 【解決手段】入力電圧Ｖｉは、過電流検出部１の抵抗１
１を介して出力マスク部２のＦＥＴ２１のソースに印加
され、抵抗２５を介してのゲートに印加され、抵抗２４
を介してツェナーダイオード２３に印加される。入力電
圧Ｖｉが上昇してツェナーダイオード２３のツェナー電
圧に達した後、ＦＥＴ２１のゲート・ソース間電圧がス
レッショルド電圧となってＦＥＴ２１は導通状態とな
る。ＦＥＴ２１が導通状態になってドレインに電圧が出
力されたとき、抵抗２７を介してトランジスタ２６のベ
ースに電圧が印加されてトランジスタ２６は導通状態と
なり、ツェナーダイオード２３の両端を短絡するので、
ＦＥＴ２１は完全に導通状態になり、電圧安定部３に入
力電源が供給される。
な場合、入力電圧が所定の電圧値以上になるまで出力を
停止する。 【解決手段】入力電圧Ｖｉは、過電流検出部１の抵抗１
１を介して出力マスク部２のＦＥＴ２１のソースに印加
され、抵抗２５を介してのゲートに印加され、抵抗２４
を介してツェナーダイオード２３に印加される。入力電
圧Ｖｉが上昇してツェナーダイオード２３のツェナー電
圧に達した後、ＦＥＴ２１のゲート・ソース間電圧がス
レッショルド電圧となってＦＥＴ２１は導通状態とな
る。ＦＥＴ２１が導通状態になってドレインに電圧が出
力されたとき、抵抗２７を介してトランジスタ２６のベ
ースに電圧が印加されてトランジスタ２６は導通状態と
なり、ツェナーダイオード２３の両端を短絡するので、
ＦＥＴ２１は完全に導通状態になり、電圧安定部３に入
力電源が供給される。
Description
【０００１】
【発明の属する技術分野】本発明は電圧安定化回路に関
し、特に動作開始時に緩やかに上昇する入力電圧を受け
る電圧安定化回路に関する。
し、特に動作開始時に緩やかに上昇する入力電圧を受け
る電圧安定化回路に関する。
【０００２】
【従来の技術】図４（ａ）は従来の電圧安定化回路の一
例を示す回路図であり、同図（ｂ）はこの電圧安定化回
路の入力電圧に対する出力電圧の特性を示す図である。
例を示す回路図であり、同図（ｂ）はこの電圧安定化回
路の入力電圧に対する出力電圧の特性を示す図である。
【０００３】図４（ａ）において、一定電圧を発生する
ツェナーダイオード４１と、ツェナーダイオード４１に
電流を流すための抵抗４２と、電流増幅するトランジス
タ４３とを有している。図示しない電源回路から入力端
子４０１に直流入力電圧Ｖｉを受け、一定の出力電圧Ｖ
ｏを出力端子４０２から負荷４へ出力する。
ツェナーダイオード４１と、ツェナーダイオード４１に
電流を流すための抵抗４２と、電流増幅するトランジス
タ４３とを有している。図示しない電源回路から入力端
子４０１に直流入力電圧Ｖｉを受け、一定の出力電圧Ｖ
ｏを出力端子４０２から負荷４へ出力する。
【０００４】入力電圧Ｖｉに対する出力電圧Ｖｏは、図
（ｂ）に示したように、入力電圧Ｖｉがツェナーダイオ
ード４１のツェナー電圧Ｖｚに達するまでは、入力電圧
Ｖｉに比例して変化し、入力電圧Ｖｉがツェナー電圧Ｖ
ｚ以上になれば、ツェナーダイオード４１はＶｚの一定
電圧になるので、出力電圧Ｖｏは（Ｖｚ−Ｖｂｅ）の一
定電圧となる。ここで、Ｖｂｅはトランジスタ４３のベ
ース・エミッタ間電圧である。
（ｂ）に示したように、入力電圧Ｖｉがツェナーダイオ
ード４１のツェナー電圧Ｖｚに達するまでは、入力電圧
Ｖｉに比例して変化し、入力電圧Ｖｉがツェナー電圧Ｖ
ｚ以上になれば、ツェナーダイオード４１はＶｚの一定
電圧になるので、出力電圧Ｖｏは（Ｖｚ−Ｖｂｅ）の一
定電圧となる。ここで、Ｖｂｅはトランジスタ４３のベ
ース・エミッタ間電圧である。
【０００５】
【発明が解決しようとする課題】上述した従来例の電圧
安定化回路では、入力電圧がツェナー電圧に達するま
で、出力電圧は入力電圧に比例して変化する。従って、
動作開始時に入力電圧が緩やかに上昇していく場合、出
力電圧Ｖｏは入力電圧に応じて緩やかに上昇する。この
ため、電圧安定化回路の負荷として集積回路を接続して
いる場合、集積回路が規定以下の電圧により誤動作をす
るという問題点がある。また、負荷が短絡した場合に
は、電圧安定化回路に過大電流が流れ続けて部品やパタ
ーンを焼損するという問題点がある。
安定化回路では、入力電圧がツェナー電圧に達するま
で、出力電圧は入力電圧に比例して変化する。従って、
動作開始時に入力電圧が緩やかに上昇していく場合、出
力電圧Ｖｏは入力電圧に応じて緩やかに上昇する。この
ため、電圧安定化回路の負荷として集積回路を接続して
いる場合、集積回路が規定以下の電圧により誤動作をす
るという問題点がある。また、負荷が短絡した場合に
は、電圧安定化回路に過大電流が流れ続けて部品やパタ
ーンを焼損するという問題点がある。
【０００６】本発明の目的は、動作開始時に入力電圧が
緩やかに上昇していく場合、負荷の誤動作を防止でき、
且つ、負荷が短絡した場合の過大電流による焼損事故を
防止できる電圧安定化回路を提供することにある。
緩やかに上昇していく場合、負荷の誤動作を防止でき、
且つ、負荷が短絡した場合の過大電流による焼損事故を
防止できる電圧安定化回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の電圧安定化回路
は、入力電圧が所定の電圧値に上昇するまで出力を停止
する手段および過電流を防止する手段を備えている。具
体的には、動作開始時に緩やかに上昇する入力電圧を入
力端子に受けて一定電圧を出力端子に出力する電圧安定
化回路であって、少なくとも定電圧を発生する定電圧素
子およびこの定電圧素子に電流を供給する抵抗とを有し
安定化した出力電圧を前記出力端子へ出力する電圧安定
手段と、前記入力端子と前記電圧安定手段との間に設け
られ前記入力電圧が予め設定された第１の電圧値に達す
るまで前記入力電圧を前記電圧安定手段へ供給しないよ
うに動作する出力マスク手段とを備え、前記出力マスク
手段は、ゲート・ソース間電圧がスレッショルド電圧に
達したときに導通状態となりソース電極に印加されてい
る前記入力電圧をドレイン電極から前記電圧安定手段へ
供給するＦＥＴ（電界効果トランジスタ）と、前記ＦＥ
Ｔのソース電極とゲート電極との間に接続されて前記入
力電圧をゲート電極に印加する抵抗と、前記第１の電圧
値に対応する定電圧を発生する定電圧素子と、一方端が
前記ＦＥＴのゲート電極に接続され他方端が前記定電圧
素子に接続される抵抗と、前記ＦＥＴのドレイン電極に
発生した電圧をベース電極に受けて導通状態となり前記
定電圧素子を短絡状態にするトランジスタとを有してい
る。また、前記入力端子と前記ＦＥＴのソース電極との
間に直列に接続されて過電流を検出する過電流検出用抵
抗と、エミッタ電極およびベース電極が前記過電流検出
用抵抗の両端にそれぞれ接続されコレクタ電極が前記Ｆ
ＥＴのゲート電極に接続されたトランジスタとを有し、
このトランジスタは、前記過電流検出用抵抗に過電流が
流れたときに導通状態となって前記ＦＥＴのゲート電極
に前記入力電圧を印加して前記ＦＥＴを非導通状態にす
る。
は、入力電圧が所定の電圧値に上昇するまで出力を停止
する手段および過電流を防止する手段を備えている。具
体的には、動作開始時に緩やかに上昇する入力電圧を入
力端子に受けて一定電圧を出力端子に出力する電圧安定
化回路であって、少なくとも定電圧を発生する定電圧素
子およびこの定電圧素子に電流を供給する抵抗とを有し
安定化した出力電圧を前記出力端子へ出力する電圧安定
手段と、前記入力端子と前記電圧安定手段との間に設け
られ前記入力電圧が予め設定された第１の電圧値に達す
るまで前記入力電圧を前記電圧安定手段へ供給しないよ
うに動作する出力マスク手段とを備え、前記出力マスク
手段は、ゲート・ソース間電圧がスレッショルド電圧に
達したときに導通状態となりソース電極に印加されてい
る前記入力電圧をドレイン電極から前記電圧安定手段へ
供給するＦＥＴ（電界効果トランジスタ）と、前記ＦＥ
Ｔのソース電極とゲート電極との間に接続されて前記入
力電圧をゲート電極に印加する抵抗と、前記第１の電圧
値に対応する定電圧を発生する定電圧素子と、一方端が
前記ＦＥＴのゲート電極に接続され他方端が前記定電圧
素子に接続される抵抗と、前記ＦＥＴのドレイン電極に
発生した電圧をベース電極に受けて導通状態となり前記
定電圧素子を短絡状態にするトランジスタとを有してい
る。また、前記入力端子と前記ＦＥＴのソース電極との
間に直列に接続されて過電流を検出する過電流検出用抵
抗と、エミッタ電極およびベース電極が前記過電流検出
用抵抗の両端にそれぞれ接続されコレクタ電極が前記Ｆ
ＥＴのゲート電極に接続されたトランジスタとを有し、
このトランジスタは、前記過電流検出用抵抗に過電流が
流れたときに導通状態となって前記ＦＥＴのゲート電極
に前記入力電圧を印加して前記ＦＥＴを非導通状態にす
る。
【０００８】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施形態を示す回路図で
あり、過電流を検出する過電流検出部１と、入力電圧が
所定の電圧値に上昇するまで電圧安定部３への電源供給
を停止する出力マスク部２と、出力電圧を一定電圧に安
定化する電圧安定部３とで構成される。図示しない電源
回路から入力端子１０１に供給される直流電源は、過電
流検出部１および出力マスク部２を経由して電圧安定部
３に供給され、出力端子１０２から負荷４へ一定の出力
電圧Ｖｏとして出力される。
あり、過電流を検出する過電流検出部１と、入力電圧が
所定の電圧値に上昇するまで電圧安定部３への電源供給
を停止する出力マスク部２と、出力電圧を一定電圧に安
定化する電圧安定部３とで構成される。図示しない電源
回路から入力端子１０１に供給される直流電源は、過電
流検出部１および出力マスク部２を経由して電圧安定部
３に供給され、出力端子１０２から負荷４へ一定の出力
電圧Ｖｏとして出力される。
【００１０】過電流検出部１は、過大電流検出用の抵抗
１１と、過大電流時に導通状態になるトランジスタ１２
とを有している。抵抗１１は入力端子１０１と出力マス
ク部２のＦＥＴ（電界効果トランジスタ）２１のソース
（Ｓ）との間に直列に接続されている。また、抵抗１１
の両端にトランジスタ１２のベースおよびエミッタがそ
れぞれ接続され、トランジスタ１２のコレクタはＦＥＴ
２１のゲート（Ｇ）に接続されている。抵抗１１の抵抗
値は、過大電流が流れたときにトランジスタ１２を導通
状態にするように設定している。
１１と、過大電流時に導通状態になるトランジスタ１２
とを有している。抵抗１１は入力端子１０１と出力マス
ク部２のＦＥＴ（電界効果トランジスタ）２１のソース
（Ｓ）との間に直列に接続されている。また、抵抗１１
の両端にトランジスタ１２のベースおよびエミッタがそ
れぞれ接続され、トランジスタ１２のコレクタはＦＥＴ
２１のゲート（Ｇ）に接続されている。抵抗１１の抵抗
値は、過大電流が流れたときにトランジスタ１２を導通
状態にするように設定している。
【００１１】出力マスク部２は、ソース（Ｓ）に入力電
圧を受けて電圧安定部への電源供給を制御するＦＥＴ２
１と、このＦＥＴ２１のゲート・ソース間電圧が最大定
格値以上にならないように保護するためのツェナーダイ
オード２２と、ＦＥＴ２１を導通状態にする入力電圧値
を設定するツェナーダイオード２３と、ツェナーダイオ
ード２３に電流を供給する抵抗２４と、ＦＥＴ２１のゲ
ート（Ｇ）に入力電圧を印加する抵抗２５と、ＦＥＴ２
１が導通状態になったときにツェナーダイオード２３を
短絡するトランジスタ２６と、トランジスタ２６のベー
スに電圧を印加する抵抗２７とを有している。
圧を受けて電圧安定部への電源供給を制御するＦＥＴ２
１と、このＦＥＴ２１のゲート・ソース間電圧が最大定
格値以上にならないように保護するためのツェナーダイ
オード２２と、ＦＥＴ２１を導通状態にする入力電圧値
を設定するツェナーダイオード２３と、ツェナーダイオ
ード２３に電流を供給する抵抗２４と、ＦＥＴ２１のゲ
ート（Ｇ）に入力電圧を印加する抵抗２５と、ＦＥＴ２
１が導通状態になったときにツェナーダイオード２３を
短絡するトランジスタ２６と、トランジスタ２６のベー
スに電圧を印加する抵抗２７とを有している。
【００１２】ツェナーダイオード２２および抵抗２５は
ＦＥＴ２１のゲートとソースとの間に並列に接続され、
抵抗２４はＦＥＴ２１のゲートとツェナーダイオード２
３のカソードとの間に接続され、ツェナーダイオード２
３のアノード側は接地（電源共通線）され、抵抗２７は
ＦＥＴ２１のドレイン（Ｄ）とトランジスタ２６のベー
スとの間に接続され、また、トランジスタ２６のコレク
タおよびエミッタはツェナーダイオード２３の両端にそ
れぞれ接続されている。
ＦＥＴ２１のゲートとソースとの間に並列に接続され、
抵抗２４はＦＥＴ２１のゲートとツェナーダイオード２
３のカソードとの間に接続され、ツェナーダイオード２
３のアノード側は接地（電源共通線）され、抵抗２７は
ＦＥＴ２１のドレイン（Ｄ）とトランジスタ２６のベー
スとの間に接続され、また、トランジスタ２６のコレク
タおよびエミッタはツェナーダイオード２３の両端にそ
れぞれ接続されている。
【００１３】電圧安定部３は、図４に示した従来例と同
じ回路であり、一定電圧を発生するツェナーダイオード
３１と、ツェナーダイオード３１に電流を供給する抵抗
３２と、電流増幅用のトランジスタ３３とを有してい
る。トランジスタ３３のコレクタはＦＥＴ２１のドレイ
ンに接続され、トランジスタ３３のエミッタは出力端子
１０２に接続され、トランジスタ３３のベースはツェナ
ーダイオード３１のカソードに接続されている。また、
抵抗３２はトランジスタ３３のコレクタとベースとの間
に接続されている。電圧安定部３は、出力マスク部２の
ＦＥＴ２１が導通状態になったときに入力電圧を受けて
動作を開始する。
じ回路であり、一定電圧を発生するツェナーダイオード
３１と、ツェナーダイオード３１に電流を供給する抵抗
３２と、電流増幅用のトランジスタ３３とを有してい
る。トランジスタ３３のコレクタはＦＥＴ２１のドレイ
ンに接続され、トランジスタ３３のエミッタは出力端子
１０２に接続され、トランジスタ３３のベースはツェナ
ーダイオード３１のカソードに接続されている。また、
抵抗３２はトランジスタ３３のコレクタとベースとの間
に接続されている。電圧安定部３は、出力マスク部２の
ＦＥＴ２１が導通状態になったときに入力電圧を受けて
動作を開始する。
【００１４】次に、入力電圧Ｖｉが緩やかに上昇してい
くときの動作を説明する。
くときの動作を説明する。
【００１５】通常、過電流検出部１のトランジスタ１２
は非導通状態となっているので、入力電圧Ｖｉは、過電
流検出部１の抵抗１１を介して出力マスク部２のＦＥＴ
２１のソースに印加され、同時に、抵抗２５を介してＦ
ＥＴ２１のゲートにも印加される。また、抵抗２４を介
してツェナーダイオード２３にも印加される。
は非導通状態となっているので、入力電圧Ｖｉは、過電
流検出部１の抵抗１１を介して出力マスク部２のＦＥＴ
２１のソースに印加され、同時に、抵抗２５を介してＦ
ＥＴ２１のゲートにも印加される。また、抵抗２４を介
してツェナーダイオード２３にも印加される。
【００１６】いま、ツェナーダイオード２３での電圧を
Ｖ２３とし、抵抗２４での電圧降下をＶ２４とし、ＦＥ
Ｔ２１のゲート・ソース間電圧をＶｇｓとし、ＦＥＴ２
１のソースに印加される電圧をＶｓとすれば、過電流検
出用の抵抗１１での電圧降下は無視できるので、Ｖｓ≒
Ｖｉであり、Ｖｓ＝Ｖ２３＋Ｖ２４＋Ｖｇｓである。
Ｖ２３とし、抵抗２４での電圧降下をＶ２４とし、ＦＥ
Ｔ２１のゲート・ソース間電圧をＶｇｓとし、ＦＥＴ２
１のソースに印加される電圧をＶｓとすれば、過電流検
出用の抵抗１１での電圧降下は無視できるので、Ｖｓ≒
Ｖｉであり、Ｖｓ＝Ｖ２３＋Ｖ２４＋Ｖｇｓである。
【００１７】入力電圧Ｖｉが上昇するにつれて、ツェナ
ーダイオード２３およびＦＥＴ２１のソースおよびゲー
トに入力電圧が印加されて上昇していき、ツェナーダイ
オード２３の電圧Ｖ２３がツェナー電圧Ｖｚ１に達して
一定となった後、ＦＥＴ２１のゲート・ソース間電圧Ｖ
ｇｓがスレッショルド電圧ＶｔｈとなってＦＥＴ２１は
導通状態となる。
ーダイオード２３およびＦＥＴ２１のソースおよびゲー
トに入力電圧が印加されて上昇していき、ツェナーダイ
オード２３の電圧Ｖ２３がツェナー電圧Ｖｚ１に達して
一定となった後、ＦＥＴ２１のゲート・ソース間電圧Ｖ
ｇｓがスレッショルド電圧ＶｔｈとなってＦＥＴ２１は
導通状態となる。
【００１８】ＦＥＴ２１が導通状態になってドレインに
電圧が出力されたとき、抵抗２７を介してトランジスタ
２６のベースに電圧が印加され、トランジスタ２６は導
通状態となってツェナーダイオード２３の両端を短絡す
る。このときのＦＥＴ２１のゲート・ソース間電圧をＶ
ｇｓ１とし、抵抗２４および抵抗２５の抵抗値をＲ２４
およびＲ２５とすれば、Ｖｇｓ１≒Ｖｉ・Ｒ２５／（Ｒ
２４＋Ｒ２５）となり、Ｖｇｓ１はスレッショルド電圧
Ｖｔｈよりも更に高くなるので、ＦＥＴ２１のドレイン
とソース間は完全に導通状態となり、電圧安定部３に入
力電源が供給されることになる。なお、ＦＥＴ２１のゲ
ート・ソース間に接続されたツェナーダイオード２２
が、ゲート・ソース間最大定格値を超えないように動作
してＦＥＴ２１を保護する。
電圧が出力されたとき、抵抗２７を介してトランジスタ
２６のベースに電圧が印加され、トランジスタ２６は導
通状態となってツェナーダイオード２３の両端を短絡す
る。このときのＦＥＴ２１のゲート・ソース間電圧をＶ
ｇｓ１とし、抵抗２４および抵抗２５の抵抗値をＲ２４
およびＲ２５とすれば、Ｖｇｓ１≒Ｖｉ・Ｒ２５／（Ｒ
２４＋Ｒ２５）となり、Ｖｇｓ１はスレッショルド電圧
Ｖｔｈよりも更に高くなるので、ＦＥＴ２１のドレイン
とソース間は完全に導通状態となり、電圧安定部３に入
力電源が供給されることになる。なお、ＦＥＴ２１のゲ
ート・ソース間に接続されたツェナーダイオード２２
が、ゲート・ソース間最大定格値を超えないように動作
してＦＥＴ２１を保護する。
【００１９】このようにして出力マスク部２は、入力電
圧Ｖｉが少なくともツェナーダイオード２３のツェナー
電圧Ｖｚ１に上昇するまで、電圧安定部３に電源を供給
しないように動作するので、電圧安定部３からの出力電
圧は０である。
圧Ｖｉが少なくともツェナーダイオード２３のツェナー
電圧Ｖｚ１に上昇するまで、電圧安定部３に電源を供給
しないように動作するので、電圧安定部３からの出力電
圧は０である。
【００２０】入力電圧Ｖｉがツェナー電圧Ｖｚ１以上に
なってＦＥＴ２１が完全導通状態になったとき、ＦＥＴ
２１のソース・ドレイン間の飽和電圧をＶｓａｔとし、
過電流検出用抵抗１１での電圧降下を無視すれば、電圧
安定部３に入力する電圧Ｖｃは、Ｖｃ≒Ｖｉ−Ｖｓａｔ
である。また、電圧安定部３のツェナーダイオード３１
の電圧をＶ３１とし、トランジスタ３３のベース・エミ
ッタ間電圧をＶｂｅとし、このときの電圧安定部３の出
力電圧をＶｏ１とすれば、Ｖｏ１＝Ｖ３１−Ｖｂｅであ
る。ここで、ツェナーダイオード３１のツェナー電圧Ｖ
ｚ２を、出力マスク部２のツェナーダイオード２３のツ
ェナー電圧Ｖｚ１よりも高くしておけば、ＦＥＴ２１が
完全導通状態になったときに電圧安定部３に印加された
る電圧は、ツェナー電圧Ｖｚ２よりも低いのでツェナー
ダイオード２３に流れる電流は少なく、出力電圧Ｖｏ１
は、Ｖｏ１≒Ｖｉ−Ｖｓａｔ−Ｖｂｅである。
なってＦＥＴ２１が完全導通状態になったとき、ＦＥＴ
２１のソース・ドレイン間の飽和電圧をＶｓａｔとし、
過電流検出用抵抗１１での電圧降下を無視すれば、電圧
安定部３に入力する電圧Ｖｃは、Ｖｃ≒Ｖｉ−Ｖｓａｔ
である。また、電圧安定部３のツェナーダイオード３１
の電圧をＶ３１とし、トランジスタ３３のベース・エミ
ッタ間電圧をＶｂｅとし、このときの電圧安定部３の出
力電圧をＶｏ１とすれば、Ｖｏ１＝Ｖ３１−Ｖｂｅであ
る。ここで、ツェナーダイオード３１のツェナー電圧Ｖ
ｚ２を、出力マスク部２のツェナーダイオード２３のツ
ェナー電圧Ｖｚ１よりも高くしておけば、ＦＥＴ２１が
完全導通状態になったときに電圧安定部３に印加された
る電圧は、ツェナー電圧Ｖｚ２よりも低いのでツェナー
ダイオード２３に流れる電流は少なく、出力電圧Ｖｏ１
は、Ｖｏ１≒Ｖｉ−Ｖｓａｔ−Ｖｂｅである。
【００２１】その後、入力電圧Ｖｉが更に上昇し、ツェ
ナーダイオード３１の電圧Ｖ３１がツェナー電圧Ｖｚ２
以上になったとき、出力電圧Ｖｏ２は、Ｖｏ２＝Ｖｚ２
−Ｖｂｅの一定電圧となる。このときの入力電圧Ｖｉ
は、ツェナー電圧Ｖｚ２よりやや高くなっている。
ナーダイオード３１の電圧Ｖ３１がツェナー電圧Ｖｚ２
以上になったとき、出力電圧Ｖｏ２は、Ｖｏ２＝Ｖｚ２
−Ｖｂｅの一定電圧となる。このときの入力電圧Ｖｉ
は、ツェナー電圧Ｖｚ２よりやや高くなっている。
【００２２】図２は入力電圧Ｖｉに対する出力電圧Ｖｏ
を示す図である。入力電圧Ｖｉが出力マスク部２のツェ
ナーダイオード２３のツェナー電圧Ｖｚ１に上昇するま
では、出力マスク部２が電圧安定部３に電源を供給しな
いので、出力電圧Ｖｏは０である。入力電圧Ｖｉがツェ
ナー電圧Ｖｚ１よりもやや高くなったとき、出力マスク
部２のＦＥＴ２１が導通状態となり、出力電圧はＶｏ１
となる。その後、更に入力電圧Ｖｉが上昇し、電圧安定
部３のツェナーダイオード３１がツェナー電圧Ｖｚ２に
達したとき、出力電圧はＶｏ２に安定化された電圧とな
る。従って、負荷４が誤動作する電圧よりも高い値にＶ
ｏ１を設定し、負荷４の定格電圧をＶｏ２としておけ
ば、入力電圧が緩やかに上昇しても、負荷４の誤動作を
防止できる。
を示す図である。入力電圧Ｖｉが出力マスク部２のツェ
ナーダイオード２３のツェナー電圧Ｖｚ１に上昇するま
では、出力マスク部２が電圧安定部３に電源を供給しな
いので、出力電圧Ｖｏは０である。入力電圧Ｖｉがツェ
ナー電圧Ｖｚ１よりもやや高くなったとき、出力マスク
部２のＦＥＴ２１が導通状態となり、出力電圧はＶｏ１
となる。その後、更に入力電圧Ｖｉが上昇し、電圧安定
部３のツェナーダイオード３１がツェナー電圧Ｖｚ２に
達したとき、出力電圧はＶｏ２に安定化された電圧とな
る。従って、負荷４が誤動作する電圧よりも高い値にＶ
ｏ１を設定し、負荷４の定格電圧をＶｏ２としておけ
ば、入力電圧が緩やかに上昇しても、負荷４の誤動作を
防止できる。
【００２３】次に、負荷４が短絡して過大電流が流れた
場合について説明する。
場合について説明する。
【００２４】この場合、過大電流は電流検出部１の抵抗
１１に流れ、抵抗１１に発生する電圧によってトランジ
スタ１２は導通状態となる。トランジスタ１２が導通状
態になることにより、出力マスク部のＦＥＴ２１のゲー
トに入力電圧Ｖｉが印加されるので、ＦＥＴ２１のゲー
ト・ソース間の電圧がスレッショルド電圧以下に低下
し、ＦＥＴ２１は非導通状態となって過大電流を防止す
る。このようにすることにより、負荷４が短絡しても過
大電流による焼損事故を防止できる。
１１に流れ、抵抗１１に発生する電圧によってトランジ
スタ１２は導通状態となる。トランジスタ１２が導通状
態になることにより、出力マスク部のＦＥＴ２１のゲー
トに入力電圧Ｖｉが印加されるので、ＦＥＴ２１のゲー
ト・ソース間の電圧がスレッショルド電圧以下に低下
し、ＦＥＴ２１は非導通状態となって過大電流を防止す
る。このようにすることにより、負荷４が短絡しても過
大電流による焼損事故を防止できる。
【００２５】図３は他の実施形態を示す回路図である、
図１に示したツェナーダイオード２３，３１の代りに、
シャントレギュレータ２８，３４を使用している。
図１に示したツェナーダイオード２３，３１の代りに、
シャントレギュレータ２８，３４を使用している。
【００２６】ツェナーダイオードは、流れる電流によっ
てツェナー電圧が変動する特性を有しているが、シャン
トレギュレータは、１ｍＡ程度以上の電流を流すことに
より、電流に依存することなく一定の電圧を発生すると
いう特性を有している。
てツェナー電圧が変動する特性を有しているが、シャン
トレギュレータは、１ｍＡ程度以上の電流を流すことに
より、電流に依存することなく一定の電圧を発生すると
いう特性を有している。
【００２７】このような特性を有するシャントレギュレ
ータを使用することにより、入力電圧の変動に対する出
力電圧の精度を高めることができる。
ータを使用することにより、入力電圧の変動に対する出
力電圧の精度を高めることができる。
【００２８】また、図１に示した抵抗２４，３２の代り
に、定電流ダイオードを使用すれば、入力電圧の変動に
対して常にツェナーダイオード２３，３１に一定の電流
を供給してツェナー電圧を発生させることができるの
で、入力電圧の変動に対する出力電圧の精度を高めるこ
とができる。
に、定電流ダイオードを使用すれば、入力電圧の変動に
対して常にツェナーダイオード２３，３１に一定の電流
を供給してツェナー電圧を発生させることができるの
で、入力電圧の変動に対する出力電圧の精度を高めるこ
とができる。
【００２９】
【発明の効果】以上説明したように本発明によれば、動
作開始時に入力電圧が緩やかに上昇するような場合、入
力電圧が所定の電圧値以上になるまでは出力を停止する
ことにより、定格電圧以下の低い電圧で誤動作する負荷
（集積回路等）が接続されていても、負荷の誤動作を防
止することができる。また、過大電流を検出して出力を
停止することにより、過大電流が流れ続けて部品や回路
パターンが焼損するのを防止できる。
作開始時に入力電圧が緩やかに上昇するような場合、入
力電圧が所定の電圧値以上になるまでは出力を停止する
ことにより、定格電圧以下の低い電圧で誤動作する負荷
（集積回路等）が接続されていても、負荷の誤動作を防
止することができる。また、過大電流を検出して出力を
停止することにより、過大電流が流れ続けて部品や回路
パターンが焼損するのを防止できる。
【図１】本発明の一実施形態を示す回路図である。
【図２】図１に示した電圧安定化回路の入力電圧対出力
電圧の特性図である。
電圧の特性図である。
【図３】本発明の他の実施形態を示す回路図である。
【図４】従来の電圧安定化回路の一例を示す図であり、
同図（ａ）は従来の電圧安定化回路の回路図であり、同
図（ｂ）は入力電圧対出力電圧の特性図である。
同図（ａ）は従来の電圧安定化回路の回路図であり、同
図（ｂ）は入力電圧対出力電圧の特性図である。
１ 過電流検出部 ２ 出力マスク部 ３ 電圧安定部 １０１ 入力端子 １０２ 出力端子 １１，２４，２５，２７，３２ 抵抗 １２，２６，３３ トランジスタ ２１ ＦＥＴ（電界効果トランジスタ） ２２，２３，３１ ツェナーダイオード
Claims (6)
- 【請求項１】 動作開始時に緩やかに上昇する入力電圧
を入力端子に受けて一定電圧を出力端子に出力する電圧
安定化回路であって、少なくとも定電圧を発生する定電
圧素子およびこの定電圧素子に電流を供給する抵抗とを
有し安定化した出力電圧を前記出力端子へ出力する電圧
安定手段と、前記入力端子と前記電圧安定手段との間に
設けられ前記入力電圧が予め設定された第１の電圧値に
達するまで前記入力電圧を前記電圧安定手段へ供給しな
いように動作する出力マスク手段とを備え、前記出力マ
スク手段は、ゲート・ソース間電圧がスレッショルド電
圧に達したときに導通状態となりソース電極に印加され
ている前記入力電圧をドレイン電極から前記電圧安定手
段へ供給するＦＥＴ（電界効果トランジスタ）と、前記
ＦＥＴのソース電極とゲート電極との間に接続されて前
記入力電圧をゲート電極に印加する抵抗と、前記第１の
電圧値に対応する定電圧を発生する定電圧素子と、一方
端が前記ＦＥＴのゲート電極に接続され他方端が前記定
電圧素子に接続される抵抗と、前記ＦＥＴのドレイン電
極に発生した電圧をベース電極に受けて導通状態となり
前記定電圧素子を短絡状態にするトランジスタとを有し
ていることを特徴とする電圧安定化回路。 - 【請求項２】 前記入力端子と前記ＦＥＴのソース電極
との間に直列に接続されて過電流を検出する過電流検出
用抵抗と、エミッタ電極およびベース電極が前記過電流
検出用抵抗の両端にそれぞれ接続されコレクタ電極が前
記ＦＥＴのゲート電極に接続されたトランジスタとを有
し、このトランジスタは、前記過電流検出用抵抗に過電
流が流れたときに導通状態となって前記ＦＥＴのゲート
電極に前記入力電圧を印加して前記ＦＥＴを非導通状態
にすることを特徴とする請求項１記載の電圧安定化回
路。 - 【請求項３】 前記ＦＥＴのソース電極とゲート電極と
の間に接続されて前記ＦＥＴのゲート・ソース間電圧が
最大定格値以上にならないように保護する定電圧素子を
有していることを特徴とする請求項１記載の電圧安定化
回路。 - 【請求項４】 定電圧を発生する前記定電圧素子がツェ
ナーダイオードであることを特徴とする請求項１記載の
電圧安定化回路。 - 【請求項５】 定電圧を発生する前記定電圧素子がシャ
ントレギュレータであることを特徴とする請求項１記載
の電圧安定化回路。 - 【請求項６】 前記定電圧素子に電流を供給する前記抵
抗が定電流ダイオードであることを特徴とする請求項１
記載の電圧安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09069746A JP3112069B2 (ja) | 1997-03-24 | 1997-03-24 | 電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09069746A JP3112069B2 (ja) | 1997-03-24 | 1997-03-24 | 電圧安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10268950A true JPH10268950A (ja) | 1998-10-09 |
| JP3112069B2 JP3112069B2 (ja) | 2000-11-27 |
Family
ID=13411684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09069746A Expired - Lifetime JP3112069B2 (ja) | 1997-03-24 | 1997-03-24 | 電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112069B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005176589A (ja) * | 2003-10-17 | 2005-06-30 | Samsung Electronics Co Ltd | 電源供給装置及びこれを有する液晶表示装置 |
| WO2006109896A1 (en) * | 2005-04-11 | 2006-10-19 | In Kye Choe | Converter for resistive sensors of high sensitivity |
| KR100999164B1 (ko) | 2003-12-10 | 2010-12-07 | 삼성전자주식회사 | 전원 공급 장치 및 이를 갖는 액정 표시 장치 |
| US8289181B2 (en) | 2008-10-31 | 2012-10-16 | Moeller Gebaudeautomation Gmbh | Power supply unit |
| CN112306134A (zh) * | 2020-10-21 | 2021-02-02 | 青岛海信日立空调系统有限公司 | 一种空调基板供电保护电路和空调 |
| CN113728290A (zh) * | 2019-05-15 | 2021-11-30 | 株式会社自动网络技术研究所 | 电压调节器及车载用的备用电源 |
-
1997
- 1997-03-24 JP JP09069746A patent/JP3112069B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005176589A (ja) * | 2003-10-17 | 2005-06-30 | Samsung Electronics Co Ltd | 電源供給装置及びこれを有する液晶表示装置 |
| JP4593231B2 (ja) * | 2003-10-17 | 2010-12-08 | 三星電子株式会社 | 電源供給装置及びこれを有する液晶表示装置 |
| KR100999164B1 (ko) | 2003-12-10 | 2010-12-07 | 삼성전자주식회사 | 전원 공급 장치 및 이를 갖는 액정 표시 장치 |
| WO2006109896A1 (en) * | 2005-04-11 | 2006-10-19 | In Kye Choe | Converter for resistive sensors of high sensitivity |
| US8289181B2 (en) | 2008-10-31 | 2012-10-16 | Moeller Gebaudeautomation Gmbh | Power supply unit |
| CN113728290A (zh) * | 2019-05-15 | 2021-11-30 | 株式会社自动网络技术研究所 | 电压调节器及车载用的备用电源 |
| CN112306134A (zh) * | 2020-10-21 | 2021-02-02 | 青岛海信日立空调系统有限公司 | 一种空调基板供电保护电路和空调 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3112069B2 (ja) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885530B2 (en) | Power limiting time delay circuit | |
| WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US4359652A (en) | Over voltage detection circuit for use in electronic ignition systems | |
| US6650524B2 (en) | Power supply circuit with adaptive error detection and an electronic control circuit including the same | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| JP3112069B2 (ja) | 電圧安定化回路 | |
| US7612550B2 (en) | Dropper type regulator | |
| US6552518B2 (en) | Current generator with thermal protection | |
| JPS63239368A (ja) | 内燃機関点火装置 | |
| SU1665354A1 (ru) | Компенсационный стабилизатор посто нного напр жени | |
| JP2000112540A (ja) | 直流安定化電源装置 | |
| SU1686422A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| SU978129A1 (ru) | Стабилизатор посто нного напр жени с защитой от перегрузки по току | |
| SU943676A1 (ru) | Стабилизатор посто нного напр жени с защитой | |
| SU1121661A1 (ru) | Стабилизатор напр жени компенсационного типа | |
| JPH034126Y2 (ja) | ||
| JPS6245486Y2 (ja) | ||
| JP2584089B2 (ja) | リセット回路 | |
| JP2905671B2 (ja) | 安定化電源回路 | |
| JPS5914818Y2 (ja) | 直流電圧安定化回路 | |
| KR930000914Y1 (ko) | 모터 보호용 전자 써멀 릴레이 회로 | |
| JPH0245813A (ja) | 集積電源回路 | |
| SU1619241A2 (ru) | Стабилизатор посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000816 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |