JP2005176589A - 電源供給装置及びこれを有する液晶表示装置 - Google Patents

Abstract

【課題】電源電圧投入時や電源の瞬間的な停電が発生した時、瞬間的に非常に高い電流が流れてインバータがすべてのランプをオフする誤動作を防止する電源供給装置及びこれを有する液晶表示装置を提供する。
【解決手段】電源供給装置は、電源電圧と外部から印加されるランプオンオフ信号によってスイッチング動作を決定する電圧制御部と電圧制御部からの信号によって動作するインバータコントローラとインバータコントローラの制御信号によってランプを駆動するインバータを含む。ここで、電圧制御部は、電源電圧によって印加された電圧と基準電圧を比較する比較部と、ランプオン信号が印加される時、電源電圧によって印加された電圧が基準電圧以上であればターンオンされるスイッチ部と、スイッチ部がターンオンされるによって定電圧をインバータコントローラに印加する定電圧発生部を含むことができる。
【選択図】図３

Description

本発明は電源供給装置及びこれを有する液晶表示装置に関する。

一般に、液晶表示装置は液晶パネル、データ駆動部、ゲート駆動部を含む液晶モジュールと、バックライトで構成される。

液晶表示装置で液晶パネルはそれ自体が非発光性であるため、光がない所では使用が不可能である。したがって、液晶パネルの後面から液晶パネル全体に均等に光を伝達するバックライトとしてランプが利用される。

液晶表示装置の電源供給装置はランプを駆動するインバータ回路を含んで構成される。

液晶表示装置がＴＶ用として用いられる場合、バックライトで消費する電力は数十ないし数百ワットとなる。

このように電力消耗が多い液晶表示装置の場合、電源供給回路に電源が投入される時、瞬間的に過電流（以下、インラッシュ（ｉｎｒｕｓｈ）電流と命名する）が流れるのを防止するために、スロースタート（Ｓｌｏｗ Ｓｔａｒｔ）回路を採用して構成することが一般的である。

電源供給回路にスロースタート回路を採用した場合、電源投入後の電源電圧は図１６のような緩やかな波形を示す。

図１６において、インラッシュ電流として示されているものは、従来の電源供給回路により生じる電源電圧印加によるインラッシュカレント波形を表している。

一方、従来のインバータ回路では、電源投入直後に電源電圧が一定電圧以上にならない区間であっても、ランプを点灯する場合がある。

このように、適正仕様電圧以下でランプを点灯する場合、インバータはランプに定電流が流れるように動作するので、多くの電流を要求するようになって、これにより図１６に示すような従来の電源供給回路におけるインラッシュ電流と同様の非常に大きいインラッシュカレントを誘導してヒューズが開放するという問題点がある。

また、電源投入時ではない作動中にも瞬間的に電源電圧が低くなったり遮断されるような事態が発生することがある。

例えば、外部環境により数十msec程度の時間の間、電源が遮断される瞬間的な停電が発生すれば、インバータコントローラはランプに定電流が流れるようにするために過電流を流すようになり、これによりインバータ（具体的にインバータコントローラ）がシャットダウン（ｓｈｕｔｄｏｗｎ）する場合がある。

たとえば、日本の場合、商用電源であるＡＣ１００Ｖが不安定で前述したような瞬間的な停電がたびたび発生する場合がある。この時、電源が再度正常な状態に復帰したとしても、インバータ回路はシャットダウン状態を維持することとなる。

また、前述したようなインバータは、複数のランプが採用された直下型方式のバックライトを駆動する時に、下記で説明するような問題点を生じるおそれがある。

直下型方式のバックライトシステムでは、複数のランプを１つのインバータで並列駆動する方式が一般的に使われる。

しかし、並列駆動方式の場合、複数のランプ中に１個のランプだけでも不良が起こる場合にインバータとランプの安全度を考慮してインバータに連結されたすべてのランプをオフするようになっている。したがって、それぞれのランプごとに不良可否をチェックするためのセンサーが取り付けられている。

図１７は、従来の液晶表示装置でランプオン信号によってランプが点灯された時のランプ電流波形を示すタイミング図である。

図１７に示したように、ランプオン信号を印加してランプを初期点灯実施した時、ランプは数百msec以後に正常な点灯になるので、その以前にランプ過度期間を有する。

このランプ過度期間の間にセンサーからのランプ点灯感知信号を受けると、インバータはランプが正常ではないと判断してすべてのランプをオフするという誤動作を生じる問題点がある。

また、ランプ輝度調節をパルス幅変調ディミング（ＰＷＭ Ｄｉｍｍｉｎｇ）により実施する場合、パルス幅変調ディミング信号と一致するランプ点灯感知信号によって、パルス間のローレベル区間に瞬間的でもランプがオフされたことを認識することで、すべてのランプをオフするという誤動作を生じる場合がある。

本発明が解決しようとする技術的課題は、電源電圧投入時や電源の瞬間的な停電が発生した時、瞬間的に非常に高い電流が流れてヒューズが開放されたりインバータがシャットダウンしないようにする電源供給装置及びこれを有する液晶表示装置を提供することにある。

本発明が解決しようとする他の技術的課題は、ランプ初期点灯区間や、パルス幅変調ディミングによるパルス間のローレベル区間で、ランプの点灯状態に応じてインバータがすべてのランプをオフする誤動作が生じないようにする電源供給装置及びこれを有する液晶表示装置を提供することにある。

前述した技術的課題を達成するための本発明による電源供給装置は、電源電圧と外部から印加されるランプオンオフ信号によってスイッチング動作を決定する電圧制御部と、電圧制御部からの信号によって動作するインバータコントローラと、インバータコントローラの制御信号によってランプを駆動するインバータを含む。

ここで、電圧制御部は、電源電圧によって印加された電圧と基準電圧を比較する比較部と、ランプオン信号が印加される時、電源電圧によって印加された電圧が基準電圧以上であればターンオンされるスイッチ部と、スイッチ部がターンオンされるによって所定の定電圧をインバータコントローラに印加する定電圧発生部を含む構成とすることができる。

また、他の技術的課題を達成するための本発明による電源供給装置は、ランプ電流に比例する信号を感知するランプ点灯感知センサー部と、ランプ点灯感知センサー部から印加されたランプ点灯感知信号の点灯初期区間及びパルス幅変調ディミングによるパルス間のローレベル区間でハイレベルが現れるようにする感知信号制御部と、感知信号制御部からの信号によって動作するインバータコントローラと、インバータコントローラの制御信号によってランプを駆動するインバータとを含む。

ここで、感知信号制御部は、ランプオン信号の上昇エッジトリガーによって、その出力が所定期間ハイレベルを維持するようにする第１マルチバイブレーター回路部と、ランプ点灯感知信号を印加を受けてパルス波形の場合一定のハイレベルを維持するようにする第２マルチバイブレーター回路部と、第１及び第２マルチバイブレーター回路部の出力のうち少なくともいずれか１つがハイレベルの場合、ランプが正常点灯されたという信号をインバータコントローラに提供するための論理演算部を含む構成とすることができる。

その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。

前述したように本発明によると、電源電圧投入時や電源の瞬間的な停電が発生した時、インバータコントローラに供給される電源を遮断することによって瞬間的な過電流発生を防止してヒューズオープン現象を防いで、インバータを正常作動させることができる。

また、ランプ初期点灯区間や、パルス幅変調ディミングによるパルス間のローレベル区間においてハイレベルを維持するようにすることで、ランプが点灯されていない状態を認識してすべてのランプをオフするような誤動作が生じないように、インバータを効果的に作動させることができる。

本発明の利点及び特徴、そしてそれらを達成する方法は添付した図面とともに詳細に後述されている実施形態を参照することで明確になるものである。しかし本発明は以下で開示する実施形態に限られることでなく相異なる多様な形態で具現されるものであって、単に本実施形態は本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供することであり、本発明は請求項の範囲により定義されるものである。明細書全体にかけて同一参照符号は同一構成要素を称する。

図１Ａは、本発明の第１実施形態による液晶表示装置を説明するための図面であって、図１Ｂは本発明の第１実施形態による液晶表示装置の変形例を説明するための図面であって、図２は、本発明の第１実施形態による液晶表示装置のブロック図である。

図１Ａに示したように、本発明の第１実施形態による液晶表示装置は２個のガラス（Ｇｌａｓｓ）間に液晶が注入された液晶パネル４００と、液晶パネル４００を駆動させるための駆動回路２００、３００及びこれら駆動回路を制御する制御信号を発生するタイミングコントローラ１００を含む液晶モジュールと、ランプ５００、反射板５１０、ランプ５００を駆動するために高圧の電圧を印加する電源供給装置９００等で構成されたバックライト部を含む。

ここで、バックライト部は液晶パネルの底面に複数個のランプ５００を配置してパネル前面を直接照光する直下型バックライト構造を有する。また、図１Ｂに示したように、バックライト部は液晶パネルのエッジ部に一個のランプ５００が配置されるエッジ方式のランプ配置構造を採用することができる。

また、反射板５１０は省略することも可能である。

図２のブロック図を参照すれば、前述した本発明の第１実施形態による液晶表示装置は、タイミングコントローラ１００、ゲート駆動部２００、データ駆動部３００、液晶パネル４００、ランプ５００及びランプ５００を駆動するための電源供給装置９００を含む。

タイミングコントローラ１００は外部のグラフィック制御器（図示せず）からＲＧＢそれぞれの画像信号Ｒ、Ｇ、Ｂ、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどが入力されて、画像信号Ｒ、Ｇ、Ｂのディスプレーを制御する垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを根拠にして第１〜第３タイミング信号Ｃ１、Ｃ２、Ｃ３を生成する。タイミングコントローラ１００により生成された第１タイミング信号Ｃ１はゲート駆動部２００に入力され、第２タイミング信号Ｃ２は画像信号Ｒ、Ｇ、Ｂと共にデータ駆動部３００に入力され、第３タイミング信号Ｃ３は電圧制御部７００に入力される。

ここで、第１タイミング信号Ｃ１はゲートオン／オフ信号の出力を制御するゲート選択信号ＣＰＶ、最初ゲートラインの選択のための垂直同期開始信号ＳＴＶ及び出力イネーブル信号ＯＥを含む。

また、第２タイミング信号Ｃ２は、画像信号Ｒ、Ｇ、Ｂの伝送完了後にデータ駆動部ＩＣに出力を始めるロード信号ＴＰとゲートラインの開始を知らせる水平同期開始信号ＳＴＨ、データ選択信号ＨＣＬＫを含む。

本実施形態で、第３タイミング信号Ｃ３はランプオンオフ信号を含む。

ゲート駆動部２００は、タイミングコントローラ１００から提供されるゲート選択信号ＣＰＶと垂直同期開始信号ＳＴＶに基づいて、複数のゲートオン／オフ信号Ｇ１、Ｇ２、．．．Ｇｎを液晶パネル４００に構成された複数のゲートラインに次々と印加する。

データ駆動部３００はタイミングコントローラ１００から提供される画像信号Ｒ、Ｇ、Ｂをそれぞれシフトレジスター（図示せず）内に格納し、水平同期開始信号ＳＴＨが印加される場合には画像信号Ｒ、Ｇ、Ｂに該当する電圧に変換して液晶パネル４００に構成された複数のデータラインに印加するが、最初ゲートラインから最後のゲートラインに対応する水平同期開始信号ＳＴＨが入力される場合に該画像信号Ｒ、Ｇ、Ｂを液晶パネル４００に伝達する。

液晶パネル４００はｍ×ｎ個のマトリックスタイプで構成された複数の画素電極で構成されて、ゲート駆動部２００から提供するゲートオン／オフ信号Ｇ１、Ｇ２、．．．Ｇｎが画素に印加されることによってデータ駆動部３００から提供するデータ電圧Ｄ１、Ｄ２、．．．Ｄｎに応答して内蔵された該画素電極を駆動して画像をディスプレーする。

ランプ５００は所定の光を液晶パネル後面に提供するものであって、ＣＣＦＬ（Ｃｏｌｄ Ｃａｔｈｏｄ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）またはＥＥＦＬ（Ｅｘｔｅｒｎａｌ Ｅｌｅｃｔｒｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）が一般的に使われる。

ランプ５００は、１つのランプ５００がパネルのエッジ部に配置されるエッジ方式のランプ配置構造や、複数個のランプ５００がパネルの底面でパネル全面を直接照光する直下型方式のランプ配置構造とすることができる。

一方、電源供給装置９００は電源供給部９１０、電圧制御部７００、インバータコントローラ８００及びインバータ６００を含む。

ここで、電源供給部９１０は所定レベルの直流電圧を電圧制御部７００に印加する。

電圧制御部７００は、タイミングコントローラ１００からランプオンオフ信号が印加されており、ランプオンオフ信号と電源供給部９１０から印加される電源電圧を制御してインバータコントローラ８００に印加する。

この時、電圧制御部７００は、電源供給部９１０から瞬停電圧（数十msec程度の時間の間停電された電圧）や、ノイズが含まれた瞬停電圧などが供給された時、インバータコントローラ８００に印加される電圧を遮断して、過電流によってインバータがシャットダウンされる現象を防止する役割を遂行する。

また、電源初期印加時の過度電流を抑制する構造について、詳細な説明は後述する。

インバータコントローラ８００は、電圧制御部７００から印加された信号によって動作し、インバータ６００に制御信号を印加する。

インバータ６００は、インバータコントローラ８００の制御信号によってランプ５００を駆動するものであって、印加された直流電圧を交流電圧に変換してランプ５００に印加する。

次に、図３を参照して電圧制御部に関して詳細に説明する。

図３は、本発明の第１実施形態による液晶表示装置の電圧制御部を説明するための図面である。

図３に示したように、電圧制御部７００は比較部７１０、スイッチ部７２０、定電圧発生部７３０を含む。

比較部７１０は、ＯＰアンプＯＰ、キャパシターＣ、ツェナー・ダイオードＺＤ１、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５及びダイオードＤを含む。

ここで、ＯＰアンプＯＰは、負の入力端子（−）に第１抵抗Ｒ１と第１ツェナー・ダイオードＺＤ１による分圧電圧が印加され、正の入力端子（＋）には第２及び第３抵抗Ｒ２、Ｒ３により分圧された電圧が印加される。

キャパシターＣは、一側が電源供給部９１０に連結されて、他側が接地されて形成されている。

キャパシターＣは、電源電圧Ｖｉｎが瞬間的に停電した時、ＯＰアンプＯＰを正常作動させるためのものであって、キャパシターＣに電圧が充電されて放電されるまでＯＰアンプＯＰは正常作動することができる。

また、ＯＰアンプＯＰの正の入力端子（＋）と出力端子は第４抵抗Ｒ４により連結されて、第５抵抗Ｒ５が出力端子とキャパシターＣの一側との間に連結される。

ダイオードＤは、カソードがＯＰアンプの出力端子に連結され、アノードがスイッチ部７２０に連結される。

スイッチ部７２０は、抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９、第１及び第２トランジスタＱ１、Ｑ２を含む。

ランプオンオフ信号ＳＷは、抵抗Ｒ６、Ｒ７により分圧されて、この分圧電圧は第１トランジスタＱ１のベース端子に印加される。

第１トランジスタＱ１のエミッタ端子は抵抗Ｒ９を介して接地され、コレクタ端子は抵抗Ｒ８を介して第２トランジスタＱ２のベース端子に連結される。

第２トランジスタＱ２のエミッタ端子は電源電圧比較部７１０のキャパシターＣの一側に連結されて、コレクタ端子は定電圧発生部７３０に連結される。

ここで、第１トランジスタＱ１はｎｐｎトランジスタであって、第２トランジスタＱ２はｐｎｐトランジスタである。

定電圧発生部７３０は抵抗Ｒ１０、Ｒ１１、第３トランジスタＱ３及びツェナー・ダイオードＺＤ２を含む。

抵抗Ｒ１０の一側は、第２トランジスタＱ２のコレクタ端子に連結されて、他側は第３トランジスタＱ３のコレクタ端子に連結される。

第３トランジスタＱ３のベース端子には抵抗Ｒ１１と第２ツェナー・ダイオードＺＤ２による分圧電圧が印加されており、ベース端子とコレクタ端子は抵抗Ｒ１１により連結される。

第３トランジスタＱ３のエミッタ端子はインバータコントローラ８００に連結される。ここで、第３トランジスタＱ３はｎｐｎトランジスタである。

このような構造で定電圧発生部７３０はエミッタフォロワを形成する。

次に、図４を参照して本発明の第１実施形態による液晶表示装置の電圧制御部の動作を説明する。

図４は、本発明の第１実施形態による液晶表示装置の電圧制御部の各部波形を示す図であって、電源電圧を１４Ｖに仮定して、電源電圧が瞬停された時の波形と、これによるＯＰアンプＯＰの正の入力（＋）及び負の入力（−）電圧と、電圧制御部７００の出力電圧であるインバータコントローラの入力電圧波形を示す図である。

まず、電源電圧Ｖｉｎが第１抵抗Ｒ１と第１ツェナー・ダイオードＺＤ１によって分圧されてＯＰアンプＯＰの負の入力端子（−）に印加されており、同じ方式で電源電圧Ｖｉｎが第２抵抗Ｒ２と第３抵抗Ｒ３により分圧されてＯＰアンプＯＰの正の入力端子（＋）に印加されている。この時、ＯＰアンプＯＰの負の入力はツェナー・ダイオードＺＤ１によって一定の定電圧（例えば、５．６Ｖ）を維持しており、正の入力は電源電圧に比例する電圧が印加される。

次に、ＯＰアンプＯＰは正の入力及び負の入力電圧を比較して、正の入力電圧が負の入力電圧より小さい場合、ローレベルの電圧を出力して、反対の場合はハイレベルの電圧を出力する。

次に、ダイオードＤは、スイッチ部７２０に印加されるランプオンオフ信号ＳＷとＯＰアンプＯＰの出力信号によってスイッチ部７２０の第１トランジスタＱ１のオン／オフを決定する。

具体的には、ランプオンオフ信号ＳＷがローレベルの場合（例えば、ランプオフ信号印加時）には、ＯＰアンプの出力に関係なく、第１トランジスタＱ１はターンオフする。すなわち、ＯＰアンプＯＰの出力がハイレベルの場合にも、ＯＰアンプＯＰの出力側が接続されているカソード側からアノード側に電流が流れることはないため、第１トランジスタＱ１をターンオンさせることができない。

ランプオンオフ信号ＳＷがハイレベルの場合（例えば、ランプオン信号印加時）、ＯＰアンプＯＰの出力がハイレベルである時は、第１トランジスタＱ１はターンオンし、ローレベルの場合は第１トランジスタＱ１はターンオフする。

具体的に、ランプオフ信号が印加されて、ＯＰアンプＯＰの出力がハイレベルの場合は、ダイオードＤのアノード側の電位が維持されるので、第６及び第７抵抗Ｒ６、Ｒ７による分圧電位が第１トランジスタＱ１のベース端子に印加されて第１トランジスタＱ１はターンオンする。

しかし、ランプオン信号が印加されて、ＯＰアンプＯＰの出力がローレベルの場合は、ダイオードＤが順方向になって、第１トランジスタＱ１ベース端子に印加される電位がダイオードＤを介してＯＰアンプＯＰ側に引かれるため、第１トランジスタＱ１はターンオフする。

次に、第１トランジスタＱ１がターンオンすると、第２トランジスタＱ２もターンオンして第２トランジスタＱ２のエミッタ端子に印加された電圧が定電圧発生部７３０に印加される。

次に、定電圧発生部７３０はエミッタフォロワを形成するので、これにより第２ツェナー・ダイオードＺＤ２電圧による定電圧が第３トランジスタＱ３のエミッタ端子に印加されて、続いてインバータコントローラ８００に提供される。

すなわち、ランプオン信号が印加されて、ＯＰアンプＯＰの出力がハイレベルの場合に、第１及び第２トランジスタＱ１、Ｑ２がターンオンしてインバータコントローラ８００に電圧が印加される。ランプオン信号が印加されても、ＯＰアンプＯＰの出力がローレベルの場合には、第１及び第２トランジスタＱ１、Ｑ２がターンオフしてインバータコントローラ８００に印加される電圧を遮断する。

したがって、電源電圧ＶｉｎがＯＰアンプＯＰの負の入力電圧より小さい場合はインバータコントローラ８００に入力される電圧が遮断されて、インバータコントローラ８００に過電流が流れてシャットダウンされる現象を防止することができる。

ここで、負の入力電圧（例えば、５．６Ｖ）は電源電圧によって印加された正の入力電圧と比較してＯＰアンプＯＰの出力を決定する基準電圧であって、インバータコントローラ８００を動作させることができるしきい電圧になる。

この時、基準電圧はインバータ動作時にインラッシュカレントが過度に発生してインバータコントローラをシャットダウンさせたり電源供給装置に無理にならない範囲で設定することが望ましい。

図５は、本発明の第１実施形態による液晶表示装置の電圧制御部のスイッチング動作を説明するための図であって、図６はヒステリシス特性を考慮した本発明の第１実施形態による液晶表示装置の電圧制御部のスイッチング動作を説明するための図である。

図５に示したように、上述した基準電圧値によって電源電圧が基準電圧より大きい場合スイッチ部がターンオンして、電源電圧が基準電圧より低い場合スイッチ部がターンオフする。

一方、比較部７１０でＯＰアンプＯＰの正の入力端子（＋）と出力端子は第４抵抗Ｒ４により連結されるが、このような構造はヒステリシス特性を有するように動作する。

ヒステリシス特性は、ＯＰアンプＯＰの出力がローレベルである場合には、正の入力端子（＋）の電圧を若干低くする作用をして、ＯＰアンプＯＰの出力がハイレベルである場合には正の入力端子（＋）の電圧を若干高くする作用をする。

すなわち、基準電圧はそのまま設定されているが、電源電圧が低い方向から高い方向へ行く時には実際より低い電圧が印加されて第１基準電圧が設定されて、高い方向から低い方向へ行く時は実際より高い電圧が印加されて第２基準電圧が設定される。このことから、図６に示すように、第１及び第２基準電圧が設定されて、第１基準電圧は第２基準電圧より高い値を有する。

したがって、電源電圧上昇時と下降時に基準電圧がそれぞれ存在する効果を有する。

図７は、ノイズが含まれた瞬停電源電圧が印加された時、基準電圧が１個または２個に設定された場合によって、電圧制御部の出力段に印加される電圧をそれぞれ示す図である。

図７に示したように、印加される電源電圧が不安定な時には、基準電圧が１つである場合、電圧制御部の出力段にはチャタリングが発生する場合がある。

すなわち、Ａのように第２基準電圧が１つのしきい値に設定された時には、電源電圧が不安定な場合、電源電圧が第２基準電圧レベルより高くなったり低くなることを繰り返す区間があり、スイッチ部がターンオン／オフを繰り返すチャタリングが発生するおそれがある。

Ｂはヒステリシス特性を示す本発明の実施形態による電圧制御部の構造によって第１及び第２基準電圧が設定された場合出力段に印加される電圧波形であって、チャタリングなくインバータコントローラに電圧を遮断してからまたリセットすることができる。

次は、本発明の第２及び第３実施形態による液晶表示装置を説明する。

図８は、本発明の第２及び第３実施形態による液晶表示装置を説明するための図面である。

図８に示したように、本発明の実施形態による液晶表示装置は、タイミングコントローラ１００、ゲート駆動部２００、データ駆動部３００、液晶パネル４００、ランプ５００及びランプ５００を駆動するための電源供給装置９００を含む。

タイミングコントローラ１００は、外部のグラフィック制御器（図示せず）からＲＧＢそれぞれの画像信号Ｒ、Ｇ、Ｂ、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどが入力されて、画像信号Ｒ、Ｇ、Ｂのディスプレーを制御する垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを根拠にして、第１〜第３タイミング信号Ｃ１、Ｃ２、Ｃ３を生成する。生成された第１タイミング信号Ｃ１はゲート駆動部２００に入力されて、生成された第２タイミング信号Ｃ２は画像信号Ｒ、Ｇ、Ｂと共にデータ駆動部３００に入力されて、生成された第３タイミング信号Ｃ３は感知信号制御部７００に入力される。

ここで、第１タイミング信号Ｃ１はゲートオン／オフ信号の出力を制御するゲート選択信号ＣＰＶ、最初ゲートラインの選択のための垂直同期開始信号ＳＴＶ及び出力イネーブル信号ＯＥを含む。

また、第２タイミング信号Ｃ２は、画像信号Ｒ、Ｇ、Ｂの伝送完了後にデータ駆動部ＩＣに出力を始めるロード信号ＴＰとゲートラインの開始を知らせる水平同期開始信号ＳＴＨ、データ選択信号ＨＣＬＫを含む。

第３タイミング信号Ｃ３はランプオンオフ信号を含む。

ゲート駆動部２００は、タイミングコントローラ１００から提供されるゲート選択信号ＣＰＶと垂直同期開始信号ＳＴＶに基づいて、複数のゲートオン／オフ信号Ｇ１、Ｇ２、．．．Ｇｎを液晶パネル４００に構成された複数のゲートラインに次々と印加する。

データ駆動部３００は、タイミングコントローラ１００から提供される画像信号Ｒ、Ｇ、Ｂをそれぞれシフトレジスター（図示せず）内に格納し、水平同期開始信号ＳＴＨが印加される場合には画像信号Ｒ、Ｇ、Ｂに該当する電圧に変換して液晶パネル４００に構成された複数のデータラインに印加し、最初のゲートラインから最後のゲートラインに対応する水平同期開始信号ＳＴＨが入力される場合には、画像信号Ｒ、Ｇ、Ｂを液晶パネル４００に伝達する。

液晶パネル４００は、ｍ×ｎ個のマトリックスタイプで構成された複数の画素電極で構成され、ゲート駆動部２００から提供されるゲートオン／オフ信号Ｇ１、Ｇ２、．．．Ｇｎが各画素に印加されることによって、データ駆動部３００から提供されるデータ電圧Ｄ１、Ｄ２、．．．Ｄｎに対応して、内蔵された画素電極を駆動して画像を表示する。

ランプ５００は所定の光を液晶パネル後面に提供するものであって、ＣＣＦＬまたはＥＥＦＬが一般的に使われる。

図９は、図８の液晶表示装置に設置する直下型バックライトの構造を示した概略図である。

ＥＥＦＬの場合は並列駆動が容易であって、図８に示したように直下型方式でランプ５００を配置し、１つのインバータ６００で複数のランプを駆動する並列駆動方式が望ましい。

図８に示すように、電源供給装置９００は電源供給部９１０、ランプ点灯感知センサー部９２０、感知信号制御部７００、インバータコントローラ８００、及びインバータ６００を含む。

ここで、電源供給部９１０は所定レベルの直流電圧を感知信号制御部７００に印加する。

ランプ点灯感知センサー部９２０は、複数のランプごとにその下段部に形成されたそれぞれの感知センサーで構成されており、感知センサーはランプ電流に比例するランプ点灯感知信号を感知信号制御部７００に提供する。

ここで、ランプ点灯感知センサー部９２０は１つのランプでも点灯されない不良が発生する場合、すべてのランプをオフするようにそれぞれランプの点灯状態を感知できる。

感知信号制御部７００は、タイミングコントローラ１００からのランプオン信号とランプ点灯感知センサー部９２０から印加される信号を制御してインバータコントローラ８００に印加する。

この時、ランプオン信号はタイミングコントローラ１００ではない外部から印加された信号でありうる。

一方、感知信号制御部７００はランプ点灯感知信号がパルス幅ディミングによる波形の場合、パルス間のローレベル区間とランプ点灯初期の過度区間において、インバータコントローラ８００でランプが点灯されなかったと判断して誤動作することを改善した構造であって、詳細な説明は後述する。

インバータコントローラ８００は、感知信号制御部７００から印加された信号によって動作してインバータ６００に制御信号を印加する。

インバータ６００は、インバータコントローラ８００の制御信号によってランプ５００を駆動するものであって、印加を受けた直流電圧を交流電圧に変換してランプ５００に印加する。

次に、図１０及び図１１を参照して本発明の第２実施形態による液晶表示装置を構成する感知信号制御部７００について詳細に説明する。

図１０は、感知信号制御部７００のブロック図であって、図１１は図１０の感知信号制御部を実際回路で構成した例である。

図１０及び図１１に示したように、感知信号制御部７００は第１及び第２マルチバイブレーター回路部７１０、７２０と論理演算部７３０を含む。

第１マルチバイブレーター回路部７１０は、第１マルチバイブレーター７１１の上昇エッジトリガー端子にランプオン信号が入力されると、論理演算部７３０に出力信号Ａを出力するように構成される。この時、第１マルチバイブレーター７１１は単安定マルチバイブレーター回路である。

第２マルチバイブレーター回路部７２０は、第２マルチバイブレーター７２１、第１〜第３論理ＮＯＲ回路７２２、７２３、７２４を含んで構成される。

第２マルチバイブレーター７２１は、上昇エッジトリガー端子にランプ点灯感知センサー９２０からのランプ点灯感知信号が入力されると、その出力信号を第２論理ＮＯＲ回路７２３に出力する。この時、第２マルチバイブレーター７２１は単安定マルチバイブレーター回路である。

第１論理ＮＯＲ回路７２２は、１つの入力端子にランプ点灯感知センサー９２０からのランプ点灯感知信号が入力され、他の１つの入力は接地されており、出力信号は第２論理ＮＯＲ回路７２３に出力する。

第２論理ＮＯＲ回路７２３は、第２マルチバイブレーター７２１の出力信号と第１論理ＮＯＲ回路７２２の出力信号が入力され、これに対するＮＯＲ演算を遂行した出力値を第３論理ＮＯＲ回路７２４に印加する。

第３論理ＮＯＲ回路７２４は、第２論理ＮＯＲ回路７２４の出力信号が２つの入力端子に入力され、これによる出力信号Ｂを論理演算部７３０に提供する。

論理演算部７３０は、論理ＯＲ回路７３１で構成されており、第１マルチバイブレーター回路部７１０と第２マルチバイブレーター回路部７２０の出力信号が２つの入力端子にそれぞれ入力され、これによるＯＲ演算を遂行した出力値Ｃをインバータコントローラ８００に印加する。

一方、本発明の実施形態では論理演算部７３０を論理ＯＲ回路で構成したが、論理ＮＯＲ回路を利用して再構成できる。また、第２マルチバイブレーター回路部７２０の論理ＮＯＲ回路も論理ＯＲ回路、ＮＯＴ回路などで再構成できることはもちろんである。

次に、感知信号制御部７００の各部波形を示す図１２及び前述した図１０及び図１１を参照して、感知信号制御部７００の動作を詳細に説明する。

図１２に示したように、ランプ点灯感知信号の波形は、パルス幅変調ディミング信号ＰＷＭ Ｄｉｍｍｉｎｇによってパルス波形で構成される。

この時、ランプオン信号Ｌａｍｐ ＯＮによる点灯初期時において、ランプが点灯されたとの判断をするための臨界値にランプ点灯感知信号が到達できない区間Ｔ１が存在する。

したがって、ランプ点灯感知センサー部９２０からの感知信号が印加されるインバータコントローラ８００は、ランプが点灯されていないとの誤った認識を行うこととなる。

また、それ以後にもパルス幅変調ディミング信号によるパルス間のローレベル区間においても、インバータはランプが点灯されていないとの誤った認識を行う場合がある。

したがって、本発明の第２実施形態では、ランプ点灯感知信号がインバータコントローラ８００に印加された時、点灯初期やパルス間のローレベル区間で、ランプがオフしたとの誤った認識をするという問題点を解消するために、インバータコントローラ８００に印加されるランプ点灯感知信号を本発明の感知信号制御部７００を介して加工して、その出力信号を提供することによって、ランプ点灯有無を感知する動作が正常に成り立つようにする。

具体的には、パルス形態のランプ点灯感知信号が第２マルチバイブレーター７２１の上昇エッジトリガー端子に入力されることによって、単安定マルチバイブレーター特性によって連続された短いパルスが長いパルス出力を維持するようになる。

一方、ランプ点灯感知信号が上昇エッジ部分が存在しない１００％ディミング信号による波形の場合には、第２マルチバイブレーター７２１の出力はローレベルになる。したがって、ランプ点灯感知信号が上昇エッジ部分が存在しない信号（例えば、１００％ディミング信号による反転出力を維持する信号）であるような場合にも適用できるように、ランプ点灯感知信号を第２マルチバイブレーター７２１に入力すると同時に、１つの入力が接地された第１論理ＮＯＲ回路７２２にも入力する。

これにより、第２論理ＮＯＲ回路７２３は、第２マルチバイブレーター７２１の出力または第１論理ＮＯＲ回路７２２の出力のうち少なくともいずれか１つがハイレベルの場合、ローレベルを出力する。

第３論理ＮＯＲ回路７２４は、第２論理ＮＯＲ回路７２３の信号を反転出力するので、ランプが正しく点灯作動する場合、第２マルチバイブレーター回路部７２０の出力ノードＢにはハイレベルが印加される。

一方、第１マルチバイブレーター回路部７１０は、ランプオン信号Ｌａｍｐ ＯＮによるランプ点灯初期時に上昇エッジトリガー信号が入力され、第１マルチバイブレーター７１１の出力Ａが２８０msec〜３２０msec程度ハイレベルが維持されるようにする。すなわち、第１マルチバイブレーター７１１の出力信号Ａはランプ点灯初期時のランプ過度時間より長い時間の間ハイレベルが維持されるようにすることが望ましい。

論理演算部７３０の出力信号Ｃは、第２マルチバイブレーター回路部７２０の出力信号Ｂと第１マルチバイブレーター回路部７１０の出力信号Ａのうち少なくともいずれか１つがハイレベルの場合、ハイレベルを出力する。

したがって、本発明の第２実施形態によれば、先に、第１マルチバイブレーター回路部７１０を介して、ランプ点灯初期区間でハイレベルの出力を維持するようにする。次に、第２マルチバイブレーター回路部７２０を介して、パルス幅変調信号によるパルス間のローレベル区間が存在する波形を、ハイレベルの出力を維持するようにする。次に、論理演算部７３０を介して、前述の２つの場合に対するＯＲ演算を遂行して、ランプが正常でないと判断されるランプ点灯初期区間及びパルス間のローレベル区間での誤判断の問題点を改善できる。

次は、図１３及び図１４を参照して本発明の第３実施形態による液晶表示装置を構成する感知信号制御部７００に対して詳細に説明する。

図１３は、感知信号制御部７００のブロック図であって、図１４は図１３の感知信号制御部を実際回路で構成した例である。

図１３及び図１４に示したように、感知信号制御部７００は第１マルチバイブレーター回路部７１０、ローパスフィルター部（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）７２０及び論理演算部７３０を含む。

本発明の第３実施形態による液晶表示装置を構成する感知信号制御部７００は上述した本発明の第２実施形態で、第２マルチバイブレーター回路部をローパスフィルター部で代替したことを除けばすべての構成が本発明の第２実施形態と同一である。

ローパスフィルター部７２０は抵抗Ｒ１、Ｒ２及びキャパシターＣで構成される。

パルス幅変調ディミングによるランプ点灯感知信号はパルス幅変調周波数が含まれた信号であるので、この成分をローパスフィルター部７２０で除去するようにする。

図１５は、ランプ点灯感知信号と、ランプ点灯感知信号が図１４のローパスフィルター部７２０を通過して出力される信号を示したタイミング図である。

図１５に示したように、ローパスフィルターの特性で、ランプ点灯感知信号のローレベル区間がパルス幅変調信号の周期より比較的長くハイレベルを維持するようになる。

したがって、本発明の第３実施例は本発明の第２実施形態と同様の効果を有する。

以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前述した実施形態に限定されるものではなく、本発明の技術的要旨を外れない範囲内で当業者により多様に変形実施できる。

例えば、本発明の第１実施形態ではバイポーラー接合型トランジスタで回路を具現したが、能動形スイッチング素子も同じ方式で適用できることはもちろんである。

不安定な電源供給時に液晶表示装置用インバータのシャットダウンを防止することができる。

本発明の第１実施形態による液晶表示装置を説明するための図面である。 本発明の第１実施形態による液晶表示装置の変形例を説明するための図面である。 本発明の第１実施形態による液晶表示装置のブロック図である。 本発明の第１実施形態による液晶表示装置を構成する電圧制御部を説明するための図面である。 本発明の第１実施形態による液晶表示装置を構成する電圧制御部の各部波形を示す図である。 本発明の第１実施形態による液晶表示装置を構成する電圧制御部のスイッチング動作を説明するための図である。 ヒステリシス特性を考慮した本発明の第１実施形態による電圧制御部のスイッチング動作を説明するための図である。 ノイズが含まれた瞬停電源電圧が印加された時しきい電圧が１個または２個に設定された場合によって、電圧制御部の出力段に印加される電圧をそれぞれ示す図である。 本発明の第２及び第３実施形態による液晶表示装置を説明するためのブロック図である。 図８の液晶表示装置に設置する直下型バックライトの構造を示した概略図である。 本発明の第２実施形態による液晶表示装置を構成する感知信号制御部を説明するためのブロック図である。 図１０の感知信号制御部を実際回路で構成した例である。 図１０の感知信号制御部の各部波形を示すタイミング図である。 本発明の第３実施形態による液晶表示装置を構成する感知信号制御部を説明するためのブロック図である。 図１３の感知信号制御部を実際回路で構成した例である。 ランプ点灯感知信号と、ランプ点灯感知信号が図１３のローパスフィルター部を通過して出力される信号を示すタイミング図である。 電源電圧印加による従来のインラッシュカレント波形を示す図である。 従来の液晶表示装置でランプオン信号によってランプが点灯された時のランプ電流波形を示すタイミング図である。

Claims (21)

1. 前記電源電圧と外部から印加されるランプオンオフ信号によってスイッチング動作を決定する電圧制御部と、
   前記電圧制御部からの信号によって動作するインバータコントローラと、
   前記インバータコントローラの制御信号によってランプを駆動するインバータと、
   を含むことを特徴とする電源供給装置。
2. 前記電圧制御部は、
   前記電源電圧によって印加された電圧と基準電圧を比較する比較部と、
   前記ランプオン信号が印加される時、前記電源電圧によって印加された電圧が前記基準電圧以上であればターンオンするスイッチ部と、
   前記スイッチ部がターンオンされるによって所定の定電圧をインバータコントローラに印加する定電圧発生部と、
   を含むことを特徴とする請求項１に記載の電源供給装置。
3. 前記電源電圧比較部はヒステリシス特性による第１及び第２基準電圧を有することを特徴とする請求項２に記載の電源供給装置。
4. 前記第１基準電圧は前記スイッチ部がターンオンする基準電圧であって、前記第２基準電圧は前記スイッチ部がターンオフする基準電圧であることを特徴とする請求項３に記載の電源供給装置。
5. 前記比較部は、
   負の入力端子に第１抵抗及びツェナー・ダイオードによる分圧電圧が印加され、正の入力端子に第２及び第３抵抗による分圧電圧が印加されりＯＰアンプと、
   前記第１抵抗及びツェナー・ダイオードに並列連結したキャパシターと、
   前記ＯＰアンプの出力段と前記正の入力端子間に連結された第４抵抗と、
   前記ＯＰアンプの出力段と前記キャパシターの一側に連結された第５抵抗と、
   前記ＯＰアンプの出力段にカソードが連結されて前記スイッチ部にアノードが連結されるダイオードと、
   を含むことを特徴とする請求項２に記載の電源供給装置。
6. 前記スイッチ部は、
   前記ランプオンオフ信号を分圧する第６及び第７抵抗と、
   前記電源電圧比較部からの信号と前記ランプオンオフ信号によってオン／オフが決定される第１トランジスタと、
   前記第１トランジスタの動作によってターンオンされる第２トランジスタと、
   を含むことを特徴とする請求項２に記載の電源供給装置。
7. 前記定電圧発生部はエミッタフォロワであることを特徴とする請求項２に記載の電源供給装置。
8. ランプ電流に比例する信号を感知するランプ点灯感知センサー部と、
   前記ランプ点灯感知センサー部から印加されたランプ点灯感知信号の点灯初期区間及びパルス幅変調ディミングによるパルス間のローレベル区間でハイレベルが現れるようにする感知信号制御部と、
   前記感知信号制御部からの信号によって動作するインバータコントローラと、
   前記インバータコントローラの制御信号によってランプを駆動するインバータと、
   を含むことを特徴とする電源供給装置。
9. 前記感知信号制御部は、
   ランプオン信号の上昇エッジトリガーによって、その出力が所定期間ハイレベルを維持するようにする第１マルチバイブレーター回路部と、
   前記ランプ点灯感知信号を印加を受けて、パルス波形の場合一定のハイレベルを維持するようにする第２マルチバイブレーター回路部と、
   前記第１及び第２マルチバイブレーター回路部の出力のうち少なくともいずれか１つがハイレベルの場合、ランプが正常点灯された旨の信号を前記インバータコントローラに提供するための論理演算部と、
   を含むことを特徴とする請求項８に記載の電源供給装置。
10. 前記第２マルチバイブレーター回路部は、
    前記ランプ点灯感知信号の上昇エッジトリガーによってパルス信号を一定のハイレベルを維持するようにするマルチバイブレーターと、
    １つの入力が接地されて他の一つの入力に前記ランプ点灯感知信号を印加を受ける第１論理回路と、
    前記マルチバイブレーター及び前記第１論理回路の出力を入力にする第２論理回路と、
    を含むことを特徴とする請求項９に記載の電源供給装置。
11. 前記感知信号制御部は、
    ランプオン信号の上昇エッジトリガーによって、その出力が所定期間ハイレベルを維持するようにする第１マルチバイブレーター回路部と、
    前記ランプ点灯感知信号を印加を受けて、パルス波形の場合一定のハイレベルを維持するようにするローパスフィルター部と、
    前記第１マルチバイブレーター回路部または前記ローパスフィルター部の出力のうち少なくともいずれか１つがハイレベルの場合、ランプが正常点灯された旨の信号を前記インバータコントローラに提供するための論理演算部と、
    を含むことを特徴とする請求項８に記載の電源供給装置。
12. 前記第１マルチバイブレーター回路部は、
    印加されたランプオン信号の上昇エッジトリガーによってその出力が２８０msec〜３２０msecの時間の間ハイレベルを維持するように構成されたことを特徴とする請求項９または１１に記載の電源供給装置。
13. 液晶パネル、前記液晶パネルに走査信号を伝達するゲート駆動部及び画像信号を伝達するデータ駆動部を含む液晶モジュールと、
    外部から入力される前記画像信号、前記液晶モジュールのディスプレーを制御するタイミング信号、及びランプオンオフ信号を提供するタイミングコントローラと、
    電源電圧と前記ランプオンオフ信号によってスイッチング動作を決定する電圧制御部と、
    前記電圧制御部からの信号によって動作するインバータコントローラと、
    前記インバータコントローラの制御信号によってランプを駆動するインバータと、
    を含み、前記電圧制御部は、
    前記電源電圧によって印加された電圧と基準電圧を比較する比較部と、
    前記ランプオン信号が印加される時、前記電源電圧によって印加された電圧が前記基準電圧以上であればターンオンするスイッチ部と、
    前記スイッチ部がターンオンするによって所定の定電圧をインバータコントローラに印加する定電圧発生部と、
    を含むことを特徴とする液晶表示装置。
14. 前記比較部はヒステリシス特性による第１及び第２基準電圧を有することを特徴とする請求項１３に記載の液晶表示装置。
15. 前記第１基準電圧は前記スイッチ部がターンオンする基準電圧であって、前記第２基準電圧は前記スイッチ部がターンオフする基準電圧であることを特徴とする請求項１４に記載の液晶表示装置。
16. 液晶パネル、前記液晶パネルに走査信号を伝達するゲート駆動部及び画像信号を伝達するデータ駆動部を含む液晶モジュールと、
    外部から入力される前記画像信号、前記液晶モジュールのディスプレーを制御するタイミング信号及びランプオン信号を提供するタイミングコントローラと、
    前記液晶パネルに所定の光を伝達するランプと、
    前記ランプの電流に比例する信号を感知するランプ点灯感知センサー部と、
    前記ランプ点灯感知センサー部から印加されたランプ点灯感知信号の点灯初期区間及びパルス幅変調ディミングによるパルス間のローレベル区間でハイレベルが現れるようにする感知信号制御部と、
    前記感知信号制御部からの信号によって動作するインバータコントローラと、
    前記インバータコントローラの制御信号によってランプを駆動するインバータと、
    を含むことを特徴とする液晶表示装置。
17. 前記ランプは複数のランプが垂直方向に並んで配置された直下型配置構造であり、１つまたはランプ個数より少ない数のインバータで並列駆動されることを特徴とする請求項１６に記載の液晶表示装置。
18. 前記感知信号制御部は、
    ランプオン信号の上昇エッジトリガーによって、その出力が所定期間ハイレベルを維持するようにする第１マルチバイブレーター回路部と、
    前記ランプ点灯感知信号を印加を受けて、パルス波形の場合一定のハイレベルを維持するようにする第２マルチバイブレーター回路部と、
    前記第１及び第２マルチバイブレーター回路部の出力のうち少なくともいずれか１つがハイレベルの場合、ランプが正常点灯されたという信号を前記インバータコントローラに提供するための論理演算部と、
    を含むことを特徴とする請求項１６に記載の液晶表示装置。
19. 前記第２マルチバイブレーター回路部は、
    前記ランプ点灯感知信号の上昇エッジトリガーによってパルス信号を一定のハイレベルを維持するようにするマルチバイブレーターと、
    １つの入力が接地されて他の１つの入力に前記ランプ点灯感知信号を印加を受ける第１論理回路と、
    前記マルチバイブレーター及び前記第１論理回路の出力を入力にする第２論理回路と、
    を含むことを特徴とする請求項１８に記載の液晶表示装置。
20. 前記感知信号制御部は、
    ランプオン信号の上昇エッジトリガーによって、その出力が所定期間ハイレベルを維持するようにする第１マルチバイブレーター回路部と、
    前記ランプ点灯感知信号を印加を受けて、パルス波形の場合一定のハイレベルを維持するようにするローパスフィルター部と、
    前記第１マルチバイブレーター回路部または前記ローパスフィルター部の出力のうち少なくともいずれか１つがハイレベルの場合、ランプが正常点灯された旨の信号を前記インバータコントローラに提供するための論理演算部と、
    を含むことを特徴とする請求項１６に記載の液晶表示装置。
21. 前記第１マルチバイブレーター回路部は、
    印加されたランプオン信号の上昇エッジトリガーによってその出力が２８０msec〜３２０msecの時間の間ハイレベルを維持するように構成されたことを特徴とする請求項１８または２０に記載の液晶表示装置。

Images