JP2008083436A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2008083436A
JP2008083436A JP2006263834A JP2006263834A JP2008083436A JP 2008083436 A JP2008083436 A JP 2008083436A JP 2006263834 A JP2006263834 A JP 2006263834A JP 2006263834 A JP2006263834 A JP 2006263834A JP 2008083436 A JP2008083436 A JP 2008083436A
Authority
JP
Japan
Prior art keywords
signal
power supply
circuit
time
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006263834A
Other languages
English (en)
Inventor
Yamato Kamiyama
大和 上山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006263834A priority Critical patent/JP2008083436A/ja
Publication of JP2008083436A publication Critical patent/JP2008083436A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】表示装置において、動作中の短いノイズに対し、表示動作が停止することを抑制することである。
【解決手段】表示装置10は、TFTパネル26、バックライト27、上下ランプ28を含む。また、外部からインタフェースコネクタ12を介して外部信号・外部電源を受け取り、外部電源を元に、表示装置10全体の基本電源となる電圧・電流を作り出す第1電源回路16と、内部電源としての第2電源回路18とインバータ電源回路20とが配置される。タイミングコントローラ回路14の一部に備えられる信号検出回路30は、外部信号の1つを検出用信号として、検出用信号があるときは内部電源をオンさせ、検出用信号がなくなったときに内部電源をオフさせる。信号検出回路30に接続される信号保持回路60は、検出用信号がなくなったときに任意の保持時間だけ内部電源をオフさせることを遅延させる。
【選択図】図1

Description

本発明は表示装置に係り、特に、外部から供給される信号の有無を検出して内部電源をオン・オフすることができる表示装置に関する。
外部から映像信号の供給を受けて表示を行う液晶パネルのような表示装置において、消費電力を低減させるために、外部から映像信号を受け取っていないときに内部電源をオフさせることが行われる。
例えば、特許文献1には、パソコン本体と電源とは独立した電源ラインから給電を行う液晶モニターのバックライト電源部の電力を節約するために、パソコン本体からの表示信号の有無を検出する表示信号検出部を設け、表示信号の入力に応じてバックライト電源部を有効とすることが開示されている。ここで、表示信号検出部は、オアゲートとワンショット発振回路とスイッチングトランジスタとで構成され、表示信号を構成する水平同期信号と垂直同期信号とはオアゲートを介してワンショット発振回路に印加され、各同期パルスごとにワンショット発振回路をトリガしてスイッチ用トランジスタをオフとするQ信号を出し、このワンショット発振回路のQ信号でバックライト電源部はオンとなる。ワンショット発振回路の時定数は、1水平同期信号周期(1H)より長く、例えば2Hより短く設定されているので、パソコン本体が動作し表示信号が存在する間は表示信号がワンショット発振回路をトリガし続けるので、バックライト電源部はオンのままである。パソコン本体の動作が停止すると表示信号がなくなり、最後の同期信号から時定数だけ経過した時点でバックライト電源部がオフする。これにより表示信号がないときはバックライトを消灯して、バックライトによる無駄な電力消費が防止されると述べられている。
特開平10−133171号公報
従来技術に開示されるように、表示信号検出に応じて表示をオン・オフさせることで、無駄な電力消費を抑制することができる。また、一般的に表示装置の特性試験には耐静電ノイズテストが行なわれるが、これは表示装置の入出力端子の耐静電ノイズ性をテストすることが主で、動作中における試験でないことが多い。
耐静電ノイズテストで問題のない表示装置において、上記のような信号検出回路を用いて表示装置の内部電源をオン・オフするものとすると、次のような問題が生じることが見出された。すなわち、表示装置が表示をしている動作中に、静電ノイズ等の外乱が加わると、この外乱によって、信号検出回路が作動し、あるいはこの外乱を受けて外部からの映像信号の供給が一瞬停止し、これによって信号検出回路が作動し、表示装置の内部電源をオフしてしまう。つまり、動作中静電ノイズによって、表示が停止することが起こる。静電ノイズは一瞬であることが多いので、通常は、すぐ映像信号の供給が回復し、あるいは信号検出回路の作動が正常に復帰するが、内部電源の立ち上がりが遅い場合、あるいは内部電源が複数あって、その立ち上がりが順次に行われる場合には、実際の表示の回復に時間がかかる場合がある。
このように、外部から供給される信号の有無を検出することで表示装置の内部電源をオン・オフするシステムは、表示動作中にノイズが入ると、表示が停止するという課題があることが分かった。
本発明の目的は、動作中の短いノイズに対し、表示動作が停止することを抑制する表示装置を提供することである。
本発明に係る表示装置は、映像信号を含む信号と電源用電力を受け取るインタフェース部と、映像信号を処理して表示する表示パネルと、インタフェース部から受け取った電源用電力に基づいて作動する少なくとも1つの内部電源回路と、インタフェース部から、映像信号を含む信号の中の少なくとも1つの信号である検出用信号を受け取ったことを検出したときに内部電源をオンさせ、受け取った検出用信号がなくなったことを検出したときに内部電源をオフさせる電源制御信号を出力する信号検出回路と、検出用信号がなくなったときに、予め定められた任意の保持時間だけ、内部電源をオフさせることを遅延させる信号保持手段と、を備えることを特徴とする。
また、本発明に係る表示装置において、保持時間は、表示パネルの1フレーム走査時間より長く、表示パネルの画素の保持容量の放電時間時定数よりも短いことが好ましい。
また、本発明に係る表示装置において、信号検出回路は、入力された検出用信号のレベルが低下する放電時間を定めるために設定抵抗とその端子のパッド容量を用いており、信号保持手段は、設定抵抗の端子に、保持時間を設定するために付加する保持容量であることが好ましい。
また、本発明に係る表示装置において、信号保持手段は、信号検出回路からの検出用信号をトリガ信号として、出力信号を立ち上げ、予め保持時間に設定された時定数の時間がくるまで立ち上がった出力信号のレベルを維持する単安定回路であって、出力信号を電源制御信号に代えて電源回路に供給することが好ましい。
また、本発明に係る表示装置において、信号保持手段は、予め設定された時定数の時間内に新しいトリガ信号を受け付けたときは、その新しいトリガ信号が受け付けられたときから、設定された時定数の時間が改めて開始することが好ましい。
上記構成により、表示装置は、少なくとも1つの内部電源回路と、インタフェース部から検出用信号を受け取ったことを検出したときに内部電源をオンさせ、受け取った検出用信号がなくなったことを検出したときに内部電源をオフさせる電源制御信号を出力する信号検出回路と、検出用信号がなくなったときに、予め定められた任意の保持時間だけ、内部電源をオフさせることを遅延させる信号保持手段とを備える。これにより、動作中の短いノイズに対し、表示動作が停止することを抑制できる。
また、保持時間は、表示パネルの1フレーム走査時間より長く、表示パネルの画素の保持容量の放電時間時定数よりも短くする。人間の視覚では、1フレーム走査時間以内の画像の消失はほとんど感知しないが、1フレーム走査時間以上画像が消えると、例えば画像のちらつき等の異常を感知する。したがって、電源の保持時間は、1フレーム走査時間より長くする。一方、電源の保持時間の間は、画像信号が実際には来ていないので、前の画像データを画素の保持容量で保持していることになる。この保持時間が長すぎ、画素の保持容量が放電してしまうと、画面がノーマル状態のブラックまたはホワイトに戻ってしまう。そこで、これほど長いノイズの場合には、むしろ電源をオフして画面を見せないことにするほうがよい。したがって、電源の保持時間は、画素の保持容量の放電時間時定数より短くする。これにより、動作中のノイズに対し、人間の視覚上、違和感のない表示の保持を行うことができる。
また、入力された検出用信号のレベルが低下する放電時間を定めるために設定抵抗とその端子のパッド容量を用いている信号検出回路の場合は、設定抵抗の端子に、保持時間を設定するための保持容量を付加する。これにより、動作中の短いノイズに対し、表示動作が停止することを抑制するための電源の保持時間を設定することができる。
また、信号保持手段として、信号検出回路からの検出用信号をトリガ信号として、出力信号を立ち上げ、予め保持時間に設定された時定数の時間がくるまで維持する単安定回路を用い、その出力信号を電源制御信号に代えて電源回路に供給するので、動作中の短いノイズに対し、表示動作が停止することを抑制するための電源の保持時間を設定することができる。
また、信号保持手段は、予め設定された時定数の時間内に新しいトリガ信号を受け付けたときは、その新しいトリガ信号が受け付けられたときから、設定された時定数の時間が改めて開始することとするので、連続的にノイズが入るような場合でも、表示動作が停止することを抑制できる。
以下に図面を用いて本発明に係る実施の形態につき、詳細に説明する。以下では、表示装置として、TFT(Thin Film Transistor)を用いるアクティブマトリクス型の液晶表示装置を説明するが、それ以外の能動素子を用いる液晶表示装置であってもよい。例えばポリシリコントランジスタあるいは非線形ダイオードリング素子等を用いる液晶表示装置であってもよい。また、液晶表示機構以外の表示機構、例えばLED表示機構を用いる表示装置等であってもよい。また、以下では、信号検出回路が制御する電源回路の数として、インバータ電源回路を含め2つとして説明するが、その数は1以上であれば、いくつであってもよい。また、以下で説明する信号検出回路の構成、及び信号保持回路の構成は、説明のための1例であって、同様な機能を有する適当な回路構成を用いることができる。
図1は、信号検出回路と信号保持回路とを含む表示装置10の構成を示す図である。この表示装置10は、外部信号・外部電源8によって表示動作を実行する液晶表示装置で、みずからは、電源を内蔵せず、映像信号の発生源を有しない。いわば、回路付き表示パネルである。したがって、表示装置10の電源ライン及び信号ラインは、外部信号・外部電源8を受け取るインタフェースコネクタ12から出発して、表示装置10の内部に配置される。図1では、電源ラインを実線で、信号ラインを破線で示してある。
表示装置10は、表示を行うためのTFTパネル26、TFTパネル26を背後から照明するバックライト27、バックライト27の平面配置上で上下に設けられる2本のランプである上下ランプ28を含む。
TFTパネル26は、能動素子としてのTFTをマトリクス状に配置したアクティブマトリクスパネルであり、各TFTに接続されるゲートラインとソースラインとが格子状に配置されている。表示装置10は、TFTパネル26のゲートラインを駆動するためのLSI(Large Scale Integrated circuit)であるゲートドライバ22と、ソースラインを駆動するためのLSIであるソースドライバ24とを含む。ゲートドライバ22とソースドライバ24は、TFTパネル26の互いに直交する2辺に配置される。
また、表示装置10は、上記の各要素にそれぞれ電圧・電流を供給する複数の電源回路を備える。表示装置10の各要素は、相互に動作電圧が異なることがあり、また必要な電力容量も異なるので、各要素に合わせた仕様の電源回路が用意される。図1の例では、インタフェースコネクタ12から受け取った外部電源を元に、表示装置10全体の基本電源となる電圧・電流を作り出す第1電源回路16と、ゲートドライバ22及びソースドライバ24に電圧・電流を供給するための第2電源回路18と、上下ランプ28を駆動するためのインバータ電源回路20とが示されている。なお、インバータ電源回路20は、上下ランプ28に対する電圧・電流供給源であると共に、その作動を制御する機能も有する。
そして、表示装置10は、これらの各要素の動作を全体として制御するためのLSIであるタイミングコントローラ回路14を備える。タイミングコントローラ回路14は、様々な機能を含むLSIで、その機能の1つとして、信号検出回路30を含む。また、表示装置10は、信号検出回路30の制御の下に作動し、第2電源回路18とインバータ電源回路20に接続される信号保持回路60を含む。このように、第2電源回路18とインバータ電源回路20は、信号検出回路30の制御の下にあり、その点で第1電源回路16と異なるので、以下では、第2電源回路18とインバータ電源回路20とを合わせて、信号検出回路30の制御の下にある内部電源、あるいは単に内部電源と呼ぶことにする。
ここで、インタフェースコネクタ12によって受け取られた外部信号・外部電源8のうち、外部信号は、映像信号、クロック信号等を含む表示装置10の動作に必要な複数の信号であり、外部電源は、表示装置10の動作に必要な電力である。これら複数の外部信号と、外部電源とは、それぞれ分離されて、インタフェースコネクタ12の各端子に、外部の表示制御装置から供給される。外部の表示制御装置は、例えば、PC(Personal Computer)等のコンピュータで構成することができる。
インタフェースコネクタ12は、外部の表示制御装置と表示装置10との間のインタフェース部としての機能を有する接続素子である。インタフェースコネクタ12からの外部信号は、図1において破線で示す信号ラインを経由して表示装置10の各要素に伝達される。例えば、インタフェースコネクタ12からは、直接に、タイミングコントローラ回路14、信号検出回路30、信号保持回路60に、外部信号が供給される。
また、インタフェースコネクタ12からの外部電源は、図1において実線で示す信号ラインを経由して表示装置10の各要素に伝達される。例えば、インタフェースコネクタ12からは、直接に、第1電源回路16に外部電源からの電圧・電流が伝達される。第1電源回路16からは、信号検出回路30を含むタイミングコントローラ回路14に適した電圧・電流が生成されて、直接に信号検出回路30等に供給される。また、インタフェースコネクタ12からの外部電源は、第2電源回路18、インバータ電源回路20にも供給されるが、これらの電源回路の作動は、信号検出回路30及び信号保持回路60の制御の下にある。したがって、第2電源回路18に接続されるゲートドライバ22、ソースドライバ24の作動は、信号検出回路30及び信号保持回路60の制御の下にあることになる。同様に、インバータ電源回路20に接続される上下ランプ28の作動も、信号検出回路30及び信号保持回路60の制御の下にあることになる。
信号検出回路30は、インタフェースコネクタ12からの外部信号の中の少なくとも1つの信号を検出用信号とし、検出用信号を受け取ったことを検出したときに、内部電源である第2電源回路18及びインバータ電源回路20をオンさせ、受け取った検出用信号がなくなったことを検出したときに内部電源をオフさせる電源制御信号を出力する機能を有する回路である。検出用信号としては、規則正しい周期のものが好ましく、外部信号の中で、例えば、フレーム走査クロック信号等のクロック信号等を用いることができる。以下では、検出用信号として、クロック信号を用いるものとして説明する。
このような信号検出回路30は、例えば、入力された検出用信号であるクロック信号の立ち上がりのときから充電を開始し、クロック信号がなくなった立ち下がりから放電を開始する回路を用い、充電の時定数と放電の時定数を適当に設定し、クロック信号の電圧レベルの低下が予め定めた閾値を下回るときに、電源制御信号を停止する構成のものを用いることができる。
図2は、信号検出回路30の構成例を示す図である。この信号検出回路30は、検出用信号としてのクロック信号をCLK端子に入力し、クロック信号を保持するときの充電時定数をDC101端子に接続される外部抵抗R(32)とその端子のパッドの浮遊容量C(34)とで設定し、放電時定数をDC101端子に接続される外部抵抗R(36)とその端子のパッドの浮遊容量C(38)とで設定し、IN1,BUF1の閾値によって、クロック信号のレベルが所定以下に下がったときに、DCON端子から電源制御信号を出力する構成を有する。なお、図1の構成は1例であり、これ以外の構成であっても、クロック信号を受け取らなくなったことを検出して、電源制御信号を出力する機能を有するものを、信号検出回路30として用いることができるのは、もちろんである。
図3は、信号検出回路30の作動を説明すると共に、表示装置10において信号保持回路60を用いずに、信号検出回路30のみで第2電源回路18とインバータ電源回路20の作動を制御したとする場合を説明するタイムチャートである。図3は、横軸に原点を共通にした時間をとり、縦軸に電圧等の信号レベルをとり、(a)にインタフェースコネクタ12から供給される外部電源の状態を、(b)に突発的に出現する外部ノイズの状態を、(c)に信号検出回路30のCLK端子に検出用信号として入力されるクロック信号CLKを、(d)に信号検出回路30の内部におけるクロック信号のレベルを示す充放電波形を、(e)に信号検出回路30のDCON端子から出力される電源制御信号を、(f)に第2電源回路18のオン・オフ状態を、(g)にインバータ電源回路20オン・オフ状態を、(h)にTFTパネル26の表示の状態を、それぞれ示してある。なお、クロック信号があるときは、表示装置10の表示動作に必要な各種信号がすべてあり、逆に、クロック信号がないときは、表示装置10の表示動作に必要な各種信号が欠けているものとする。
図3の内容を以下に説明する。なお、以下では図1で説明した符号を用いる。ここで、外部の表示制御装置において、外部電源が時刻tに立ち上がり、外部信号が時刻tに出力されると、外部信号の1つであるクロック信号がほぼ時刻tに信号検出回路30に入力される。その様子は、図3(a),(c)に示される。
上記のように、信号検出回路30の機能により、クロック信号を受け取るまでは、電源制御信号はオフであるので、外部の表示制御装置から外部信号が供給されない間は、表示装置10の内部電源をオフすることができ、例えば上下ランプ28の点灯を自動的に停止でき、消費電力を低減できる。
時刻tでクロック信号が立ち上がると、信号検出回路30の内部では、入力されるクロック信号の繰り返しに応じて、充放電が行なわれるので、保持されるクロック信号のレベルは、図3(d)に示すような充放電波形となる。すなわち、クロック信号が立ち上がると、図2で説明した外部抵抗Rとパッド浮遊容量Cとで定まる充電定数で信号レベルが上昇し、クロック信号のHレベルの間は充電の最大値で保持され、クロック信号が立ち下がると、図2で説明した外部抵抗Rとパッド浮遊容量Cとで定まる放電定数で信号レベルが低下する。その低下レベルが、電源制御信号を出力するために定められている閾値以下になる前に、次のクロック信号が入力されると、信号レベルの低下が止まって、上昇に転ずる。
したがって、信号検出回路30において、(充電時定数+放電時定数)を、クロック信号の1周期よりも長く設定することで、クロック信号が規則正しく入力される間は、電源制御信号をオンとし、設定された(充電時定数+放電時定数)に比べて長い時間に渡って、全くクロック信号が入力されないときに、電源制御信号をオフとするようにできる。そして、電源制御信号を第2電源回路18、インバータ電源回路20に入力し、電源制御信号がオンのときには、これらの電源回路が作動し、電源制御信号がオフのときには、これらの電源回路の作動を止めるものとすることができる。
このようにして、信号検出回路30は、検出用信号を受け取ったことを検出したときに内部電源をオンさせ、受け取った検出用信号がなくなったことを検出したときに内部電源をオフさせる電源制御信号を出力することができる。
図3(e)においては、最初のクロック信号が入力され、充放電波形が立ち上がって予め定めた閾値を上回る時刻tで電源制御信号がオン状態となることが示されている。なお、電源制御信号がオンするための閾値と、電源制御信号がオフするための閾値とを異ならせることで、信号検出回路30における作動をより安定にすることができる。図3では、2つの閾値を用いて、電源制御信号のオンとオフを規制している様子が示されている。
第2電源回路18は、電源制御信号がオンしてから、いくらか遅れて立ち上がる。この遅れは、例えば第2電源回路内の初期化のための時間、あるいは回路動作の遅れのために生じる。その様子は図3(f)に示される。
表示装置10における複数の電源回路は、それらが同時に立ち上がり、同時に立ち下がるものとするよりも、一定の優先順位をつけて、複数の電源回路が順々に立ち上がり、順々に立ち下がるものとすることができる。このようにすることで、消費電力の過剰な変化を抑制でき、システムを安定して立ち上げ、立ち下げることができる。なお、立ち上げの順序と、立ち下げの順序とは、必ずしも相互に反対順序でなくてもよい。このように、複数の電源回路の立ち上げ、立ち下げを順序立てて行うものとすると、例えば、第2電源回路18が十分に立ち上がってからインバータ電源回路20の立ち上げを開始するものとできる。
図3(e)から(g)には、電源制御信号が時刻tで立ち上がると、それから一定時間遅れた時刻tにおいて第2電源回路18が立ち上がり、さらに一定時間遅れた時刻t5においてインバータ電源回路20が立ち上がる様子が示されている。このように、複数の電源回路がある場合、一般的には、各電源回路の立ち上げにそれぞれ遅れ時間があり、また各電源回路の立ち上げに順序がつけられているので、外部信号・外部電源8が表示装置10に入力されても、すべての電源回路が立ち上がるまで、TFTパネル26に表示が行なわれないことになる。その様子を図3(h)に示す。
このようにして各電源回路が立ち上がると、表示装置10は外部の表示制御装置から供給される外部信号にしたがって、TFTパネル26上に表示を行う。この動作状態で、外部からノイズが入ってきたとする。その様子は、図3(b)において、時刻tから時刻t12の間のノイズとして示されている。ノイズは、外部の表示制御装置あるいは表示装置10の動作に影響を与える程度に強いレベルであるとすると、このノイズによって、クロック信号が停止し、時刻tからやや遅れた時刻tにおいて表示装置10の表示も消える。その様子を図3(h)に示す。
クロック信号の入力が停止すると、信号検出回路30の内部において、クロック信号の立ち上がりによる充電がなくなるので、放電時定数にしたがって、その信号レベルが次第に低下する。そして、予め定めた閾値を下回ると、電源制御信号がオフする。図3(e)では、時刻tで電源制御信号がオフする様子が示される。
電源制御信号がオフすると、あまり遅れずに、第2電源回路18とインバータ電源回路20がオフする。その様子は図3(f),(g)において、時刻t10,t11にそれぞれ第2電源回路18とインバータ電源回路20がオフするものとして示されている。
ノイズが時刻t12において消失すると、クロック信号が再び立ち上がる。図3(c)には時刻t13においてクロック信号が再び立ち上がる様子が示されている。クロック信号が立ち上がると、上記の時刻t以降tで説明したのと同じ内容で、電源制御信号、第2電源回路、インバータ電源回路が次々に立ち上がり、表示が復活する。その様子は、図3において、時刻t14で電源制御信号が立ち上がり、時刻t15で第2電源回路18が立ち上がり、時刻t16でインバータ電源回路20が立ち上がり、表示が時刻t17で復活するものとして示されている。
このように、信号検出回路30の作動によって、ノイズが入ると、そのノイズが入っている期間よりもかなり長い期間、表示がされないことになる。表示装置10の動作中に飛び込むノイズは、一般的に不規則で再現性のなく、その継続時間が短いパルス状のものが多いと考えられる。仮に、信号検出回路30を設けずに、単純にノイズが入っている間、表示が停止するものとすると、人間の視覚上は、瞬間的な表示の消失を検出しないことがあり、ごく短いノイズの場合は、視覚上、あまり問題ない表示であることがある。ここで信号検出回路30を設けることで、上記のように、通常の使用状態においては、消費電力を低減できるが、一方で、ノイズが入っている期間よりもかなり長い期間、表示がされないことになり、視覚上でも表示が停止した、と認識されることが生じえる。これが、信号検出回路30を用いる際の課題である。
再び図1に戻り、信号検出回路30と第2電源回路18及びインバータ電源回路20との間に設けられる信号保持回路60は、検出用信号がなくなったときに、予め定められた任意の保持時間だけ、内部電源をオフさせることを遅延させる機能を有する。すなわち、信号検出回路30が電源制御信号をオフするように出力しても、第2電源回路18及びインバータ電源回路20には、保持時間の間は、内部電源のオン状態を継続させるような制御信号を出力し、保持時間後にその制御信号をオフして、内部電源をオフさせる。つまり、内部電源のオフを保持時間だけ遅延させ、その間は内部電源をオンのまま保持する。
上記のように、表示装置10の表示は、人間の視覚に依存する面があるので、保持時間は、表示パネルの1フレーム走査時間より長く、表示パネルの画素の保持容量の放電時間時定数よりも短くすることがよい。すなわち、人間の視覚では、1フレーム走査時間以内の画像の消失はほとんど感知しないが、1フレーム走査時間以上画像が消えると、例えば画像のちらつき等の異常を感知する。したがって、電源の保持時間は、1フレーム走査時間より長くすることがよい。一方、電源の保持時間の間は、画像信号が実際には来ていないので、前の画像データを画素の保持容量で保持していることになる。この保持時間が長すぎ、画素の保持容量が放電してしまうと、画面が本来の表示でなく、例えばノーマル状態のブラックまたはホワイトに戻ってしまうことがある。そこで、これほどの長いノイズの場合には、むしろ電源をオフして画面を見せないことにするほうがよい。したがって、電源の保持時間は、画素の保持容量の放電時間時定数より短くすることがよい。これにより、動作中のノイズに対し、人間の視覚上、違和感のない表示の保持を行うことができる。
このように、内部電源のオン・オフの制御信号を、通常の使用状態においては信号検出回路30の通常の電源制御信号と同じとし、短いノイズが入ってくるときには、内部電源をオフすることを任意の保持時間の間ずらす機能は、電源制御信号と、クロック信号の2つの信号を入力信号から制御信号としての出力信号を生成し、クロック信号がなくなったことを検出しても、所定の保持時間の間は出力信号の信号レベルを固定したまま保持する信号保持回路の回路構成で実現できる。例えば、単安定マルチバイブレータを用い、信号検出回路30からのクロック信号をトリガ信号として、出力信号を立ち上げ、予め保持時間に設定された時定数の時間がくるまで、立ち上がった出力信号のレベルをそのまま維持する構成とし、その出力信号を電源制御信号に代えて電源回路に供給することで実現できる。
図4は、市販の単安定マルチバイブレータ回路50を用いて、信号保持回路60を構成する例を示す図である。具体的には、東芝製の型式TC7WH123FU/FKの単安定マルチバイブレータを用いることができる。この単安定マルチバイブレータ回路50は、もともと3つの入力端子を有しているが、ここではそのうちの2端子を用い、使用しない1端子をGNDに落としている。2つの入力端子は、S1がクロック信号の入力端子で、S2が信号検出回路30からの電源制御信号である。また、モノマルチバイブレータとしての充放電波形の周期を決めるために、外部抵抗R(62)と外部容量C(64)が接続される。
このような入力端子の用い方において、この単安定マルチバイブレータ回路50の出力信号OUTは、次のようになる。すなわち、S1にクロック信号CLKを入力し、S2に電源制御信号のオンレベルとしてHを入力すると、クロック信号CLKをトリガ信号として、トリガ信号の立ち上がりから、外部抵抗Rと外部容量Cで定まる保持時間の間、出力信号OUTはHレベルを維持する。つまり、クロック信号CLKの周期と関係なく、外部抵抗Rと外部容量Cで定まる保持時間の間、出力信号OUTはHレベルを維持することができる。また、S2において電源制御信号のオフレベルであるLが入力されると、出力信号OUTはLとなる。
図5は、信号検出回路30に合わせて信号保持回路60を用いる場合の各信号等の状態を示すタイムチャートである。なお、以下では図1、図3で説明した符号を用いる。図5は、図3と同様なタイムチャートで、横軸に原点を共通にした時間をとり、縦軸に電圧等の信号レベルをとってある。図5(a)から(e)までは、図3と同じであるので、その詳細な説明を省略する。
図5(f)は、信号保持回路60におけるマルチバイブレータの波形の様子を、(g)は、その出力信号OUTの様子を、それぞれ示す図である。図5の単安定マルチバイブレータ回路の出力信号OUTは、クロック信号CLKの立ち上がりをトリガとして立ち上がり、外部抵抗Rと外部抵抗Cによって定まる時定数の時間で立ち下がるパルス幅を有するパルス信号であるが、外部抵抗Rと外部抵抗Cによって定まる時定数の時間までに次のトリガ、つまりクロック信号CLKの立ち上がりがあると、そこから起算して、外部抵抗Rと外部抵抗Cによって定まる時定数の時間で立ち下がるように、パルス幅が延びる。つまり、その新しいトリガ信号が受け付けられたときから、外部抵抗Rと外部抵抗Cによって定まる時定数の時間が改めて開始することになる。
ここでは、外部抵抗Rと外部抵抗Cによって定まる時定数の時間を、クロック信号CLKの周期よりも十分に長く、また、ノイズの入ってくる期間よりも十分に長く取ってある場合が示されている。この場合は、クロック信号CLKが規則的にある間は、出力信号OUTはHレベルを維持し続け、さらに、ノイズが入っても、その期間が外部抵抗Rと外部抵抗Cによって定まる時定数の時間より短ければ、出力信号OUTはHレベルを維持し続ける。また、連続的にノイズが入ってきても、その間隔が外部抵抗Rと外部抵抗Cによって定まる時定数の時間より短ければ、出力信号OUTはHレベルを維持し続ける。
したがって、ノイズが入ってきても、その期間が外部抵抗Rと外部抵抗Cによって定まる時定数の時間より短かければ、信号保持回路60の出力信号OUTはオンレベルであるHレベルを維持し続け、図5(g),(h)に示されるように、第2電源回路18、インバータ電源回路20は、オンのままとなる。
このように、表示装置10の各内部電源は、短いノイズの場合にはオンの状態を維持し続ける。ところで、TFTパネル26の表示は、図5(c)に示されるように、ノイズが入っている間、クロック信号が消失するので、その期間は通常の表示がされないことになる。しかし、上記で説明したように、短い消失時間であれば、人間の視覚上、その消失が検出されない。したがって、図3で説明したような、かなり長い時間の表示の消失にくらべ、人間の視覚上、あまり違和感のない表示を行うことができる。そこで、図5(j)では、実質上、表示が継続されるものとして示されている。
上記では、信号検出回路30とは別に信号保持回路60を設けるものとして説明した。これとは別に、検出用信号がなくなったときに、予め定められた任意の保持時間だけ、内部電源をオフさせることを遅延させる信号保持手段を、信号検出回路に設けることができる。
図6は、図2で説明した信号検出回路30に、信号保持手段として、端子DC101に所定の容量C(40)を、端子DC102に所定の容量C(42)を付加した構成の信号検出回路31を示す図である。図2で説明した信号検出回路30は、充電の時定数を外部抵抗R(32)と端子DC101の浮遊容量C(34)で定め、放電の時定数を外部抵抗R(36)と端子DC102の浮遊容量C(38)で定めているので、あまり大きな時定数とできない。もちろん外部抵抗R(34),R(36)を大きくすることで、浮遊容量C(34,38)が小さくても時定数を大きくできるが、その場合には、ノイズに弱くなり、誤動作する恐れがある。図6に示す信号検出回路31のように、浮遊容量Cよりも大きな容量値の容量C(40),C(42)を付加することで、充電時間と放電時間を十分長く取れる。なお、充電時間は短いままとして、放電時間のみを長くしてもよく、その場合には、端子DC102側にのみ所定の容量C(42)を付加する。
図7は、浮遊容量C(34,38)を用いる構成と、端子DC102に所定の容量C(42)を付加して、放電時間を十分長く取れるようにした構成とについて、充放電波形と電源制御信号とを比較して示すタイムチャートである。
図7(a)から(c)は、浮遊容量C(34,38)を用いることで充放電波形を規制するもので、図3(c)から(e)の拡大図に相当する。この場合は、図3で説明したように、クロック信号CLKがなくなると、充放電波形のレベルが次第に低下し、閾値を下回ったところで、電源制御信号がオフとなる。
図7(b2)と(c2)は、端子DC102に所定の容量Cを付加して、放電時間を十分長く取れるようにしたもので、放電時間の時定数で定まる時間が、クロック信号の消失期間より十分長いように設定することで、電源制御信号はオンの状態を維持し続ける。すなわち、検出用信号がなくなったときに、予め定められた任意の保持時間だけ、内部電源をオフさせることを遅延させることができる。この保持時間あるいは遅延時間は、図5の信号保持回路についての説明で述べたように、表示パネルの1フレーム走査時間より長く、表示パネルの画素の保持容量の放電時間時定数よりも短くすることがよい。
このようにして、信号検出回路に、所定の保持時間を規定する外部容量と外部抵抗を接続することで、検出用信号がなくなったときに、予め定められた任意の保持時間だけ、内部電源をオフさせることを遅延させることができる。
本発明に係る実施の形態の表示装置の構成を示す図である。 本発明に係る実施の形態において、信号検出回路の構成例を示す図である。 本発明に係る実施の形態において、信号検出回路の動作を説明するタイムチャートである。 本発明に係る実施の形態において、信号保持回路の構成を示す図である。 本発明に係る実施の形態において、信号検出回路に合わせて信号保持回路を用いる場合の各信号等の状態を示すタイムチャートである。 本発明に係る実施の形態において、信号検出回路に信号保持手段を設ける例を説明する図である。 図6に関するタイムチャートである。
符号の説明
8 外部信号・外部電源、10 表示装置、12 インタフェースコネクタ、14 タイミングコントローラ回路、16 第1電源回路、18 第2電源回路、20 インバータ電源回路、22 ゲートドライバ、24 ソースドライバ、26 TFTパネル、27 バックライト、28 上下ランプ、30,31 信号検出回路、32,36,62 外部抵抗、34,38 浮遊容量、40,42 容量、50 単安定マルチバイブレータ回路、60 信号保持回路、64 外部容量。

Claims (5)

  1. 映像信号を含む信号と電源用電力を受け取るインタフェース部と、
    映像信号を処理して表示する表示パネルと、
    インタフェース部から受け取った電源用電力に基づいて作動する少なくとも1つの内部電源回路と、
    インタフェース部から、映像信号を含む信号の中の少なくとも1つの信号である検出用信号を受け取ったことを検出したときに内部電源をオンさせ、受け取った検出用信号がなくなったことを検出したときに内部電源をオフさせる電源制御信号を出力する信号検出回路と、
    検出用信号がなくなったときに、予め定められた任意の保持時間だけ、内部電源をオフさせることを遅延させる信号保持手段と、
    を備えることを特徴とする表示装置。
  2. 請求項1に記載の表示装置において、保持時間は、表示パネルの1フレーム走査時間より長く、表示パネルの画素の保持容量の放電時間時定数よりも短いことを特徴とする表示装置。
  3. 請求項2に記載の表示装置において、
    信号検出回路は、
    入力された検出用信号のレベルが低下する放電時間を定めるために設定抵抗とその端子のパッド容量を用いており、
    信号保持手段は、設定抵抗の端子に、保持時間を設定するために付加する保持容量であることを特徴とする表示装置。
  4. 請求項2に記載の表示装置において、
    信号保持手段は、
    信号検出回路からの検出用信号をトリガ信号として、出力信号を立ち上げ、予め保持時間に設定された時定数の時間がくるまで立ち上がった出力信号のレベルを維持する単安定回路であって、出力信号を電源制御信号に代えて電源回路に供給することを特徴とする表示装置。
  5. 請求項4に記載の表示装置において、
    信号保持手段は、予め設定された時定数の時間内に新しいトリガ信号を受け付けたときは、その新しいトリガ信号が受け付けられたときから、設定された時定数の時間が改めて開始することを特徴とする表示装置。
JP2006263834A 2006-09-28 2006-09-28 表示装置 Withdrawn JP2008083436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006263834A JP2008083436A (ja) 2006-09-28 2006-09-28 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006263834A JP2008083436A (ja) 2006-09-28 2006-09-28 表示装置

Publications (1)

Publication Number Publication Date
JP2008083436A true JP2008083436A (ja) 2008-04-10

Family

ID=39354372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263834A Withdrawn JP2008083436A (ja) 2006-09-28 2006-09-28 表示装置

Country Status (1)

Country Link
JP (1) JP2008083436A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271392A (ja) * 2008-05-09 2009-11-19 Sony Corp 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器
JP2010237324A (ja) * 2009-03-30 2010-10-21 Fujitsu Ten Ltd 表示制御装置
JP2015061333A (ja) * 2013-09-17 2015-03-30 株式会社東芝 電池監視装置および電池監視システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271392A (ja) * 2008-05-09 2009-11-19 Sony Corp 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器
JP2010237324A (ja) * 2009-03-30 2010-10-21 Fujitsu Ten Ltd 表示制御装置
JP2015061333A (ja) * 2013-09-17 2015-03-30 株式会社東芝 電池監視装置および電池監視システム
US9515503B2 (en) 2013-09-17 2016-12-06 Kabushiki Kaisha Toshiba Battery monitoring device and battery monitoring system

Similar Documents

Publication Publication Date Title
JP4593231B2 (ja) 電源供給装置及びこれを有する液晶表示装置
CN109410851B (zh) 显示驱动电路、电压转换装置、显示装置及其关机控制方法
US20120223927A1 (en) Liquid crystal display device and method for driving the same
US10504478B2 (en) Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof
US10152911B2 (en) Power supply circuit and driving method for display panel
US9619007B2 (en) Driver IC of a display panel waiting a predetermined time before supplying vertical synchronization signal (VSYNC) after sleep-out command is received
CN107784987B (zh) 用于在显示关闭时期过程中驱动显示器面板的方法和装置
JP2009109955A (ja) マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置
KR101978618B1 (ko) Lcd 화면 신호 제어 회로, 디스플레이 패널 및 디스플레이 장치
JP2008083436A (ja) 表示装置
JP5576587B2 (ja) 液晶表示装置
KR100849148B1 (ko) 전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스
US7453290B2 (en) Supply voltage removal detecting circuit, display device and method for removing latent image
TWI484470B (zh) 顯示裝置
KR20080010581A (ko) 플라즈마 표시 장치 및 그의 전원 오프 시퀀스 방법
JP2008299253A (ja) 液晶表示装置
CN112185305B (zh) 背光控制装置、背光控制方法和显示装置
JP2005084559A (ja) パワーオンリセット回路
JP2011043761A (ja) 液晶表示装置
KR102551574B1 (ko) 전원 공급 장치 및 표시장치
JP5408095B2 (ja) 放電回路及び液晶表示装置
JP2004334093A (ja) 表示装置
KR100663295B1 (ko) 액정 표시 장치용 타이밍 제어기
JP4626408B2 (ja) 液晶表示装置
CN115881052A (zh) 液晶面板放电电路及其放电方法、显示芯片和电子设备

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20081212

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A621 Written request for application examination

Effective date: 20090130

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090130

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110125