JPH04223508A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH04223508A JPH04223508A JP2407012A JP40701290A JPH04223508A JP H04223508 A JPH04223508 A JP H04223508A JP 2407012 A JP2407012 A JP 2407012A JP 40701290 A JP40701290 A JP 40701290A JP H04223508 A JPH04223508 A JP H04223508A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路に係り、特に
電流制限回路を有する定電圧回路に関する。
電流制限回路を有する定電圧回路に関する。
【０００２】
【従来の技術】図３に従来の定電圧回路の回路図を示す
。同図中、１′は定電圧回路で端子Ｔ１ ′，Ｔ２ ′
に電源８′が接続され、端子Ｔ３ ′，Ｔ４ ′に負荷
抵抗ＲＬ ′が接続されている。定電圧回路１′は出力
電流を制御する制御トランジスタＱ８ ，抵抗Ｒ１ ′
，Ｒ２ ′ツェナーダイオードＤＺ ′よりなり、電源
８′より基準電圧を生成する基準電圧生成回路２′、抵
抗Ｒ６ ′，Ｒ７ ′よりなり負荷抵抗ＲＬ ′に印加
される電圧を検出する電圧検出回路５′，トランジスタ
Ｑ２ ′〜Ｑ５ ′，定電流源３ａ′よりなり、基準電
圧生成回路２′で生成された基準電圧と電圧検出回路５
′で検出した検出電圧との差に応じた差動出力を得る差
動増幅回路３′，差動増幅回路３′の差動出力に応じて
制御トランジスタＱ８ ′をドライブするドライブ回路
４′，トランジスタＱ６ ′，Ｑ９ ′，抵抗Ｒ４ ′
よりなり出力電流を検出して差動増幅回路３′を制御す
ることによりドライブ回路４′をカットオフし電流を制
限する電流制限回路６′より構成されていた。
。同図中、１′は定電圧回路で端子Ｔ１ ′，Ｔ２ ′
に電源８′が接続され、端子Ｔ３ ′，Ｔ４ ′に負荷
抵抗ＲＬ ′が接続されている。定電圧回路１′は出力
電流を制御する制御トランジスタＱ８ ，抵抗Ｒ１ ′
，Ｒ２ ′ツェナーダイオードＤＺ ′よりなり、電源
８′より基準電圧を生成する基準電圧生成回路２′、抵
抗Ｒ６ ′，Ｒ７ ′よりなり負荷抵抗ＲＬ ′に印加
される電圧を検出する電圧検出回路５′，トランジスタ
Ｑ２ ′〜Ｑ５ ′，定電流源３ａ′よりなり、基準電
圧生成回路２′で生成された基準電圧と電圧検出回路５
′で検出した検出電圧との差に応じた差動出力を得る差
動増幅回路３′，差動増幅回路３′の差動出力に応じて
制御トランジスタＱ８ ′をドライブするドライブ回路
４′，トランジスタＱ６ ′，Ｑ９ ′，抵抗Ｒ４ ′
よりなり出力電流を検出して差動増幅回路３′を制御す
ることによりドライブ回路４′をカットオフし電流を制
限する電流制限回路６′より構成されていた。
【０００３】図３に示す従来の回路では制御トランジス
タＱ８ ′のカレントミラートランジスタＱ９ ′によ
り出力電流を検出する。出力電流が増大し、トランジス
タＱ９ ′に流れる電流が増大すると抵抗Ｒ４ に流れ
る電流が増大し点ａ′の電位が上昇する。点ａ′の電位
が点ｂ′の電位（〜ＶＺ ）を越えると差動増幅回路３
′を介してドライブ回路４′をカットオフさせ出力電流
を制限していた。
タＱ８ ′のカレントミラートランジスタＱ９ ′によ
り出力電流を検出する。出力電流が増大し、トランジス
タＱ９ ′に流れる電流が増大すると抵抗Ｒ４ に流れ
る電流が増大し点ａ′の電位が上昇する。点ａ′の電位
が点ｂ′の電位（〜ＶＺ ）を越えると差動増幅回路３
′を介してドライブ回路４′をカットオフさせ出力電流
を制限していた。
【０００４】このときの出力電圧Ｖ０ と出力電流の特
性は図４に示すようないわゆる垂下型の特性を示してい
た。
性は図４に示すようないわゆる垂下型の特性を示してい
た。
【０００５】
【発明が解決しようとする課題】しかるに、従来のこの
種の定電圧回路では電流制限回路により出力電流に対す
る出力電圧の特性が図４に示すように垂下型の特性とな
り、過負荷時には最大出力電流ＩＯ が流れてしまうた
め、消費電力が大きくなり発熱が生じてしまう等の問題
点があった。
種の定電圧回路では電流制限回路により出力電流に対す
る出力電圧の特性が図４に示すように垂下型の特性とな
り、過負荷時には最大出力電流ＩＯ が流れてしまうた
め、消費電力が大きくなり発熱が生じてしまう等の問題
点があった。
【０００６】本発明は上記の点に鑑みてなされたもので
、低消費電力の定電圧回路を提供することを目的とする
。
、低消費電力の定電圧回路を提供することを目的とする
。
【０００７】
【課題を解決するための手段】本発明は上記課題を解決
するために出力電圧レべルに応じた第１の入力信号と基
準電圧レベルに応じた第２の入力信号とが入力され、第
１の入力信号と第２の入力信号との差に応じた出力信号
を出力する差動増幅回路の出力信号に応じて出力電流を
制御して出力電圧レベルを一定に保持すると共に出力電
流を検出し、出力電流に応じて差動増幅回路を制御する
ことにより出力電流を一定値以下に保持する電流制限回
路を有する定電圧回路において、前記出力電圧レベルを
検出し、前記出力電圧レベルに応じて前記差動増幅回路
の前記第２の入力信号レベルを可変する入力レベル可変
回路を具備してなる。
するために出力電圧レべルに応じた第１の入力信号と基
準電圧レベルに応じた第２の入力信号とが入力され、第
１の入力信号と第２の入力信号との差に応じた出力信号
を出力する差動増幅回路の出力信号に応じて出力電流を
制御して出力電圧レベルを一定に保持すると共に出力電
流を検出し、出力電流に応じて差動増幅回路を制御する
ことにより出力電流を一定値以下に保持する電流制限回
路を有する定電圧回路において、前記出力電圧レベルを
検出し、前記出力電圧レベルに応じて前記差動増幅回路
の前記第２の入力信号レベルを可変する入力レベル可変
回路を具備してなる。
【０００８】
【作用】出力電流が一定値以上になると、まず、電流制
限回路により出力電流が制限され、出力電圧が低下する
。出力電圧が低下すると入力レベル可変手段はこれを検
出し、差動増幅回路の基準電圧レベルに応じた第２の入
力信号を可変することにより差動増幅回路の出力信号を
可変して、出力電流をさらに低下させることができる。
限回路により出力電流が制限され、出力電圧が低下する
。出力電圧が低下すると入力レベル可変手段はこれを検
出し、差動増幅回路の基準電圧レベルに応じた第２の入
力信号を可変することにより差動増幅回路の出力信号を
可変して、出力電流をさらに低下させることができる。
【０００９】したがって、出力電流と出力電圧の特性を
いわゆるフォールバック型の特性とすることができる。
いわゆるフォールバック型の特性とすることができる。
【００１０】
【実施例】図１は本発明の一実施例の回路図を示す。同
図中、１は定電圧回路で、基準電圧生成回路２，差動増
幅回路３，ドライブ回路４，制御用ＰＮＰトランジスタ
Ｑ８ ，電圧検出回路５，電流制限回路６，入力信号レ
ベル可変回路７よりなる。
図中、１は定電圧回路で、基準電圧生成回路２，差動増
幅回路３，ドライブ回路４，制御用ＰＮＰトランジスタ
Ｑ８ ，電圧検出回路５，電流制限回路６，入力信号レ
ベル可変回路７よりなる。
【００１１】定電圧回路１の入力端子Ｔ１ ，Ｔ２ に
は直流電源８が接続され、出力端子Ｔ３ ，Ｔ４ 間に
は負荷抵抗ＲＬ が接続される。基準電圧生成回路２は
ツェナーダイオードＤＺ 抵抗Ｒ１ ，Ｒ２ よりなり
、直流電源８よりなりツェナーダイオードＤＺ の降伏
電圧を利用して安定な基準電圧を生成する。差動増幅回
路３はＰＮＰトランジスタＱ２ ，Ｑ３ ，ＮＰＮトラ
ンジスタＱ４ ，Ｑ５ ，定電流源３ａよりなり、入力
トランジスタとなるＮＰＮトランジスタＱ４ のベース
に基準電圧生成回路２で生成された第２の入力信号であ
る基準電圧が印加される。
は直流電源８が接続され、出力端子Ｔ３ ，Ｔ４ 間に
は負荷抵抗ＲＬ が接続される。基準電圧生成回路２は
ツェナーダイオードＤＺ 抵抗Ｒ１ ，Ｒ２ よりなり
、直流電源８よりなりツェナーダイオードＤＺ の降伏
電圧を利用して安定な基準電圧を生成する。差動増幅回
路３はＰＮＰトランジスタＱ２ ，Ｑ３ ，ＮＰＮトラ
ンジスタＱ４ ，Ｑ５ ，定電流源３ａよりなり、入力
トランジスタとなるＮＰＮトランジスタＱ４ のベース
に基準電圧生成回路２で生成された第２の入力信号であ
る基準電圧が印加される。
【００１２】ドライブ回路４はＰＮＰトランジスタＱ７
，ＮＰＮトランジスタＱ１０，抵抗Ｒ５ よりなり、
ダーリントン接続を構成していて、差動増幅回路３の出
力信号に応じて制御用ＰＮＰトランジスタＱ８ 及び検
出用ＰＮＰトランジスタＱ９ を制御する。電圧検出回
路５は抵抗Ｒ６ ，Ｒ７ よりなり、出力端子Ｔ３ ，
Ｔ４ 間の電圧を抵抗Ｒ６ ，Ｒ７ により分割する。 分割された電圧は出力電圧に比例した電圧で、差動増幅
回路３の入力トランジスタＱ５ のベースに入力される
。
，ＮＰＮトランジスタＱ１０，抵抗Ｒ５ よりなり、
ダーリントン接続を構成していて、差動増幅回路３の出
力信号に応じて制御用ＰＮＰトランジスタＱ８ 及び検
出用ＰＮＰトランジスタＱ９ を制御する。電圧検出回
路５は抵抗Ｒ６ ，Ｒ７ よりなり、出力端子Ｔ３ ，
Ｔ４ 間の電圧を抵抗Ｒ６ ，Ｒ７ により分割する。 分割された電圧は出力電圧に比例した電圧で、差動増幅
回路３の入力トランジスタＱ５ のベースに入力される
。
【００１３】電流制限回路６は電流検出用ＰＮＰトラン
ジスタＱ９ ，制御用ＮＰＮトランジスタＱ６ ，抵抗
Ｒ４ よりなり、ＰＮＰトランジスタＱ９ により制御
用トランジスタＱ８ に流れる電流に比例した電流を検
出し、制御用トランジスタＱ６ がスイッチングされる
。制御用トランジスタＱ６ は差動増幅回路３の入力ト
ランジスタＱ５ と並列に接続され、トランジスタＱ９
に流れる電流つまり出力電流Ｉ０ に比例した電流に
よりスイッチング制御され、差動増幅回路３の出力信号
を制御する。入力信号レベル可変回路７は入力信号レベ
ル制御用ＰＮＰトランジスタＱ１ 及び抵抗Ｒ３ より
なる。
ジスタＱ９ ，制御用ＮＰＮトランジスタＱ６ ，抵抗
Ｒ４ よりなり、ＰＮＰトランジスタＱ９ により制御
用トランジスタＱ８ に流れる電流に比例した電流を検
出し、制御用トランジスタＱ６ がスイッチングされる
。制御用トランジスタＱ６ は差動増幅回路３の入力ト
ランジスタＱ５ と並列に接続され、トランジスタＱ９
に流れる電流つまり出力電流Ｉ０ に比例した電流に
よりスイッチング制御され、差動増幅回路３の出力信号
を制御する。入力信号レベル可変回路７は入力信号レベ
ル制御用ＰＮＰトランジスタＱ１ 及び抵抗Ｒ３ より
なる。
【００１４】入力信号レベル制御用ＰＮＰトランジスタ
Ｑ１ のエミッタは抵抗Ｒ３ を介して基準電圧の入力
端子となる差動増幅回路３の入力トランジスタＱ４ の
ベースに接続される。また、ＰＮＰトランジスタＱ１
のベースは電圧検出回路５の出力端子であり、かつ、出
力電圧の入力端子となる差動増幅回路３の入力トランジ
スタＱ５ のベースに接続される。
Ｑ１ のエミッタは抵抗Ｒ３ を介して基準電圧の入力
端子となる差動増幅回路３の入力トランジスタＱ４ の
ベースに接続される。また、ＰＮＰトランジスタＱ１
のベースは電圧検出回路５の出力端子であり、かつ、出
力電圧の入力端子となる差動増幅回路３の入力トランジ
スタＱ５ のベースに接続される。
【００１５】したがって、入力信号レベル可変回路７は
出力電圧レベルに応じてＰＮＰトランジスタＱ１ をス
イッチング制御することにより基準電圧レベルを可変す
る。
出力電圧レベルに応じてＰＮＰトランジスタＱ１ をス
イッチング制御することにより基準電圧レベルを可変す
る。
【００１６】次に回路動作について説明する。まず、負
荷抵抗ＲＬ が変動し、大きくなると端子Ｔ３ ，Ｔ４
間の電圧が低下するため、点Ｃの電位が低下し、トラ
ンジスタＱ５ に流れる電流が減少する。これに伴って
、トランジスタＱ２ に流れる電流が減少する。このと
き、トランジスタＱ４ には基準電圧が入力されており
、定電流源３ａに一定電流を流そうとするため、トラン
ジスタＱ７ のベースから電流を引き込もうとする。し
たがってトランジスタＱ７ のベース電位が低下し、ト
ランジスタＱ７ に流れる電流が増加する。トランジス
タＱ７ に流れる電流が増加するとトランジスタＱ１０
のベース電位が上昇し、トランジスタＱ８ ，Ｑ９ の
ベース電位を減少させることになる。これにより、トラ
ンジスタＱ８ ，Ｑ９ に流れる電流が増加し、端子Ｔ
３ ，Ｔ４ 間の電圧を一定に保持しようとする。
荷抵抗ＲＬ が変動し、大きくなると端子Ｔ３ ，Ｔ４
間の電圧が低下するため、点Ｃの電位が低下し、トラ
ンジスタＱ５ に流れる電流が減少する。これに伴って
、トランジスタＱ２ に流れる電流が減少する。このと
き、トランジスタＱ４ には基準電圧が入力されており
、定電流源３ａに一定電流を流そうとするため、トラン
ジスタＱ７ のベースから電流を引き込もうとする。し
たがってトランジスタＱ７ のベース電位が低下し、ト
ランジスタＱ７ に流れる電流が増加する。トランジス
タＱ７ に流れる電流が増加するとトランジスタＱ１０
のベース電位が上昇し、トランジスタＱ８ ，Ｑ９ の
ベース電位を減少させることになる。これにより、トラ
ンジスタＱ８ ，Ｑ９ に流れる電流が増加し、端子Ｔ
３ ，Ｔ４ 間の電圧を一定に保持しようとする。
【００１７】逆に、負荷抵抗ＲＬ が減少すると、端子
Ｔ３ ，Ｔ４ 間の電圧が上昇し、点Ｃの電位が上昇す
る。点Ｃの電位が上昇すると、トランジスタＱ５ に流
れる電流が増加し、これに伴ってトランジスタＱ２ に
流れる電流が増加する。このとき、トランジスタＱ４
は基準電圧により一定の電流を流そうとするため、トラ
ンジスタＱ７ のベース電位が上昇することになる。ト
ランジスタＱ７のベース電位が上昇すると、トランジス
タＱ１０のベース電位を低下する。これに伴ってトラン
ジスタＱ８ ，Ｑ９ のベース電位が上昇するためトラ
ンジスタＱ８ ，Ｑ９ に流れる電流は減少し、端子Ｔ
３ ，Ｔ４ 間の電圧を一定に保持しようとする。
Ｔ３ ，Ｔ４ 間の電圧が上昇し、点Ｃの電位が上昇す
る。点Ｃの電位が上昇すると、トランジスタＱ５ に流
れる電流が増加し、これに伴ってトランジスタＱ２ に
流れる電流が増加する。このとき、トランジスタＱ４
は基準電圧により一定の電流を流そうとするため、トラ
ンジスタＱ７ のベース電位が上昇することになる。ト
ランジスタＱ７のベース電位が上昇すると、トランジス
タＱ１０のベース電位を低下する。これに伴ってトラン
ジスタＱ８ ，Ｑ９ のベース電位が上昇するためトラ
ンジスタＱ８ ，Ｑ９ に流れる電流は減少し、端子Ｔ
３ ，Ｔ４ 間の電圧を一定に保持しようとする。
【００１８】次に負荷抵抗ＲＬ が過負荷となった場合
について説明する。負荷抵抗ＲＬ が過負荷となるとト
ランジスタＱ８ ，Ｑ９ に過電流が流れることになる
。トランジスタＱ９ に過電流が流れると点ａの電位が
上昇し、トランジスタＱ６ に流れる電流が増加する。 トランジスタＱ６ の電流が増加するとトランジスタＱ
３ ，Ｑ２ に流れる電流が増加し点ａの電位が点ｂの
電位（〜ＶＺ ）を越えると、トランジスタＱ７ ，Ｑ
１０がオフされ、トランジスタＱ８ ，に流れる電流が
制限される。つまり、出力電流が制限されることになる
。
について説明する。負荷抵抗ＲＬ が過負荷となるとト
ランジスタＱ８ ，Ｑ９ に過電流が流れることになる
。トランジスタＱ９ に過電流が流れると点ａの電位が
上昇し、トランジスタＱ６ に流れる電流が増加する。 トランジスタＱ６ の電流が増加するとトランジスタＱ
３ ，Ｑ２ に流れる電流が増加し点ａの電位が点ｂの
電位（〜ＶＺ ）を越えると、トランジスタＱ７ ，Ｑ
１０がオフされ、トランジスタＱ８ ，に流れる電流が
制限される。つまり、出力電流が制限されることになる
。
【００１９】出力電流が制限されると、出力電圧が低下
し点Ｃの電位が低下する。点Ｃの電位が低下し、点ｂの
電位よりトランジスタＱ１ のベース−エミッタ電圧Ｖ
ＢＥ分より低下すると、トランジスタＱ１ がオンする
。トランジスタＱ１ がオンすると抵抗Ｒ２ ，Ｒ３
により分割され、点ｂの電位が基準電圧ＶＺ より低下
する。点ｂの電位が低下すると電流制限のかかる電位が
低下することになる。したがって、点ａの電位が点ｂの
電位以下になるまで再び回路が動作する。したがって制
限電流値をきき始めよりさらに小さくすることができる
。
し点Ｃの電位が低下する。点Ｃの電位が低下し、点ｂの
電位よりトランジスタＱ１ のベース−エミッタ電圧Ｖ
ＢＥ分より低下すると、トランジスタＱ１ がオンする
。トランジスタＱ１ がオンすると抵抗Ｒ２ ，Ｒ３
により分割され、点ｂの電位が基準電圧ＶＺ より低下
する。点ｂの電位が低下すると電流制限のかかる電位が
低下することになる。したがって、点ａの電位が点ｂの
電位以下になるまで再び回路が動作する。したがって制
限電流値をきき始めよりさらに小さくすることができる
。
【００２０】以上の動作を出力電圧Ｖ０ と出力電圧Ｉ
０ の特性で示すと図２に示すようないわゆるフォール
バック型の特性となる。したがって、過負荷時には消費
電流を従来のものに比し、さらに小さい値に保持できる
ため、消費電流をより小さくすることができる。したが
って、消費電力を小さくでき、発熱を低減できる。
０ の特性で示すと図２に示すようないわゆるフォール
バック型の特性となる。したがって、過負荷時には消費
電流を従来のものに比し、さらに小さい値に保持できる
ため、消費電流をより小さくすることができる。したが
って、消費電力を小さくでき、発熱を低減できる。
【００２１】
【発明の効果】上述の如く、本発明によれば、入力レベ
ル可変回路を設け出力電圧レベルに応じて第２の入力信
号レベルを可変することにより出力電流を一定値に保持
した後に、さらに出力電流を低下させることができ、出
力電流と出力電圧の特性をいわゆるフォールバック型の
特性とすることができるため、出力電流が制限された後
の出力電圧を小さくでき、消費電力を低下させることが
できる等の特長を有する。
ル可変回路を設け出力電圧レベルに応じて第２の入力信
号レベルを可変することにより出力電流を一定値に保持
した後に、さらに出力電流を低下させることができ、出
力電流と出力電圧の特性をいわゆるフォールバック型の
特性とすることができるため、出力電流が制限された後
の出力電圧を小さくでき、消費電力を低下させることが
できる等の特長を有する。
【図１】本発明の一実施例の回路図である。
【図２】本発明の一実施例の出力電流−出力電圧特性図
である。
である。
【図３】従来の一例の回路図である。
【図４】従来の一例の出力電流−出力電圧特性図である
。
。
１ 定電圧回路
２ 基準電圧生成回路
３ 差動増幅回路
４ ドライブ回路
５ 電圧検出回路
６ 電流制限回路
７ 入力信号レベル可変回路
Claims (1)
- 【請求項１】 出力電圧レベルに応じた第１の入力信
号と基準電圧レベルに応じた第２の入力信号とが入力さ
れ、該第１の入力信号と該第２の入力信号との差に応じ
た出力信号を出力する差動増幅回路の該出力信号に応じ
て出力電流を制御して該出力電圧レベルを一定に保持す
ると共に該出力電流を検出し、該出力電流に応じて該差
動増幅回路を制御することにより該出力電流を一定値以
下に保持する電流制限回路を有する定電圧回路において
、前記出力電圧レベルを検出し、前記出力電圧レベルが
所定のレベル以下になると前記差動増幅回路の前記第２
の入力信号レベルを可変する入力信号レベル可変回路を
具備したことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407012A JPH04223508A (ja) | 1990-12-26 | 1990-12-26 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407012A JPH04223508A (ja) | 1990-12-26 | 1990-12-26 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04223508A true JPH04223508A (ja) | 1992-08-13 |
Family
ID=18516634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2407012A Pending JPH04223508A (ja) | 1990-12-26 | 1990-12-26 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04223508A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149063B2 (en) | 2008-09-10 | 2012-04-03 | Ricoh Company, Ltd. | Current-restriction circuit and driving method therefor |
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
-
1990
- 1990-12-26 JP JP2407012A patent/JPH04223508A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149063B2 (en) | 2008-09-10 | 2012-04-03 | Ricoh Company, Ltd. | Current-restriction circuit and driving method therefor |
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394389B2 (ja) | 直流安定化電源回路 | |
| JPS6325710A (ja) | トランジスタ回路 | |
| JPH04223508A (ja) | 定電圧回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JPS5926965B2 (ja) | 電圧調整器 | |
| US3986102A (en) | Low loss stabilized power supply circuit | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0513064Y2 (ja) | ||
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH0258881A (ja) | 発光素子駆動装置 | |
| JPH05327381A (ja) | 誘導負荷駆動回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JP3860020B2 (ja) | 直流安定化電源回路 | |
| JP2973244B2 (ja) | モータ駆動用回路 | |
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JPH05328599A (ja) | 突入電流防止回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH07109978B2 (ja) | 双安定回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 |