JP3119585B2 - 逆電流バイパス回路 - Google Patents
逆電流バイパス回路Info
- Publication number
- JP3119585B2 JP3119585B2 JP08185965A JP18596596A JP3119585B2 JP 3119585 B2 JP3119585 B2 JP 3119585B2 JP 08185965 A JP08185965 A JP 08185965A JP 18596596 A JP18596596 A JP 18596596A JP 3119585 B2 JP3119585 B2 JP 3119585B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- load
- transistor
- reverse current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源に
代表される電源回路に電流吸収能力を擬似的に追加する
逆電流バイパス回路に関するものである。特に、リアク
ティブな負荷からの逆流電流や、電話機のベルを鳴動さ
せる場合のように直流バイアスされた負荷に比較的高電
圧の交流電流を印加する場合の、バイアス用直流電源の
交流逆流電流による直流電源の出力電圧上昇を吸収する
用途に適している。
代表される電源回路に電流吸収能力を擬似的に追加する
逆電流バイパス回路に関するものである。特に、リアク
ティブな負荷からの逆流電流や、電話機のベルを鳴動さ
せる場合のように直流バイアスされた負荷に比較的高電
圧の交流電流を印加する場合の、バイアス用直流電源の
交流逆流電流による直流電源の出力電圧上昇を吸収する
用途に適している。
【０００２】
【従来の技術】図７は従来のスイッチング電源にリアク
ティブな負荷を接続した場合の回路図である。また、図
８は図７の基本的動作を示す信号波形図である。以後図
７と図８とを用いて説明する。図７において、破線で囲
んだ電源１を構成する入力電圧源Ｅ1 ，スイッチ素子
Ｓ，整流ダイオードＤ1 ，平滑インダクタＬ1 ，平滑コ
ンデンサＣ1 は昇圧チョッパ形スイッチング電源であ
る。また、もう一つの破線で囲んだ負荷Ｌを構成する負
荷インダクタＬ2 ，負荷コンデンサＣ2 および変化する
負荷抵抗Ｒ2 の接続はこの負荷Ｌがリアクティブである
ことを表わしている。図８に示すように、定常状態では
電源１の出力電圧Ｖ01および負荷電流ＩL2は一定値であ
る。ここで、ある時刻に負荷抵抗Ｒ2 が増加すると、リ
アクティブな負荷要素である負荷インダクタＬ2 ，負荷
コンデンサＣ2 の作用により負荷電流ＩL2に振動が生じ
る。この振動電流が負になることはすなわち負荷Ｌから
電源１に向かって逆電流が流れることを示している。一
方、電源１の平滑コンデンサＣ1が前述の逆電流によっ
て充電され、その両端電圧が上昇する結果、出力電圧Ｖ
01が上昇する。すなわち、電源１の出力電圧Ｖ01に制御
不可能な電圧が発生するという問題が生じる。
ティブな負荷を接続した場合の回路図である。また、図
８は図７の基本的動作を示す信号波形図である。以後図
７と図８とを用いて説明する。図７において、破線で囲
んだ電源１を構成する入力電圧源Ｅ1 ，スイッチ素子
Ｓ，整流ダイオードＤ1 ，平滑インダクタＬ1 ，平滑コ
ンデンサＣ1 は昇圧チョッパ形スイッチング電源であ
る。また、もう一つの破線で囲んだ負荷Ｌを構成する負
荷インダクタＬ2 ，負荷コンデンサＣ2 および変化する
負荷抵抗Ｒ2 の接続はこの負荷Ｌがリアクティブである
ことを表わしている。図８に示すように、定常状態では
電源１の出力電圧Ｖ01および負荷電流ＩL2は一定値であ
る。ここで、ある時刻に負荷抵抗Ｒ2 が増加すると、リ
アクティブな負荷要素である負荷インダクタＬ2 ，負荷
コンデンサＣ2 の作用により負荷電流ＩL2に振動が生じ
る。この振動電流が負になることはすなわち負荷Ｌから
電源１に向かって逆電流が流れることを示している。一
方、電源１の平滑コンデンサＣ1が前述の逆電流によっ
て充電され、その両端電圧が上昇する結果、出力電圧Ｖ
01が上昇する。すなわち、電源１の出力電圧Ｖ01に制御
不可能な電圧が発生するという問題が生じる。
【０００３】図９は従来の負荷抵抗Ｒ2 に、直流電源１
によって直流バイアス電流を流し、電源１の出力電圧Ｖ
01よりも高い振幅電圧の交流電源２の交流電圧源Ｅ2 に
よって交流電流を流す場合の接続図である。また、図１
０は図９の基本的動作を示す信号波形図である。以後図
９と図１０とを用いて説明する。電源２の出力電圧Ｖ02
が正の間は電源２の出力電圧Ｖ02と電源１の出力電圧Ｖ
01との電圧極性が負荷抵抗Ｒ2 に対して同一方向となる
ので、負荷電流ＩL2は正であり、正常な交流電流が流れ
る。しかし、電源２の出力電圧Ｖ02が負となり、かつ電
源１の出力電圧Ｖ01よりも高い電圧値になると、負荷電
流ＩL2が負となるため電源１に逆電流が流れ込む。一
方、電源１はこの逆電流により平滑コンデンサＣ1 が充
電され、出力電圧Ｖ01が上昇する。その結果、負荷抵抗
Ｒ2 には正常な正弦波電圧が印加されず、負荷電流ＩL2
が負となる部分で歪んだ波形になるという問題が生じ
る。
によって直流バイアス電流を流し、電源１の出力電圧Ｖ
01よりも高い振幅電圧の交流電源２の交流電圧源Ｅ2 に
よって交流電流を流す場合の接続図である。また、図１
０は図９の基本的動作を示す信号波形図である。以後図
９と図１０とを用いて説明する。電源２の出力電圧Ｖ02
が正の間は電源２の出力電圧Ｖ02と電源１の出力電圧Ｖ
01との電圧極性が負荷抵抗Ｒ2 に対して同一方向となる
ので、負荷電流ＩL2は正であり、正常な交流電流が流れ
る。しかし、電源２の出力電圧Ｖ02が負となり、かつ電
源１の出力電圧Ｖ01よりも高い電圧値になると、負荷電
流ＩL2が負となるため電源１に逆電流が流れ込む。一
方、電源１はこの逆電流により平滑コンデンサＣ1 が充
電され、出力電圧Ｖ01が上昇する。その結果、負荷抵抗
Ｒ2 には正常な正弦波電圧が印加されず、負荷電流ＩL2
が負となる部分で歪んだ波形になるという問題が生じ
る。
【０００４】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたもので、電源に数個の素子を付加するこ
とによって、必要な時点のみ逆電流をバイパスする電流
経路を設け、見かけ上逆電流吸収能力を追加する逆電流
バイパス回路を提供することを目的とする。
鑑みてなされたもので、電源に数個の素子を付加するこ
とによって、必要な時点のみ逆電流をバイパスする電流
経路を設け、見かけ上逆電流吸収能力を追加する逆電流
バイパス回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明の逆電流バイパス回路は、逆電流によって出力
電圧が上昇する電源の一方の出力端子と負荷との間に、
通常方向の電流を阻止せず逆方向の電流を阻止する向に
ダイオードを挿入し、前記ダイオードの電源側端子に制
御電極を負荷側端子に一方の非制御電極をそして他方の
非制御電極を（１）直接かまたは（２）吸収すべき電流
を流し得る程度以下の抵抗値の抵抗を介するかまたは
（３）少なくとも１個以上の抵抗、コンデンサ、インダ
クタからなるインピーダンス回路を介して前記電源のも
う一方の出力端子に接続したトランジスタを配置し、逆
電流によって前記トランジスタに制御電流を流すことに
よって同トランジスタを作動させ、逆流する電流をバイ
パスする経路を設けることを特徴とする。
に本発明の逆電流バイパス回路は、逆電流によって出力
電圧が上昇する電源の一方の出力端子と負荷との間に、
通常方向の電流を阻止せず逆方向の電流を阻止する向に
ダイオードを挿入し、前記ダイオードの電源側端子に制
御電極を負荷側端子に一方の非制御電極をそして他方の
非制御電極を（１）直接かまたは（２）吸収すべき電流
を流し得る程度以下の抵抗値の抵抗を介するかまたは
（３）少なくとも１個以上の抵抗、コンデンサ、インダ
クタからなるインピーダンス回路を介して前記電源のも
う一方の出力端子に接続したトランジスタを配置し、逆
電流によって前記トランジスタに制御電流を流すことに
よって同トランジスタを作動させ、逆流する電流をバイ
パスする経路を設けることを特徴とする。
【０００６】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態例を詳細に説明する。なお、実施形態例は一つの
例示であって、本発明の精神を逸脱しない範囲で種々の
変更あるいは改良が可能なことは言うまでもない。
の形態例を詳細に説明する。なお、実施形態例は一つの
例示であって、本発明の精神を逸脱しない範囲で種々の
変更あるいは改良が可能なことは言うまでもない。
【０００７】図１は本発明の請求項１の一実施形態例を
示す回路図であり、ダイオードＤおよびトランジスタＴ
ｒを電源１とリアクティブな負荷Ｌとの間に適用した例
である。また、図２は図１の主要部分の動作を示した信
号波形図である。以後図１および図２を用いて説明す
る。図１において破線で囲んだ電源１を構成する入力電
圧源Ｅ1 ，スイッチ素子Ｓ，整流ダイオードＤ1 ，平滑
インダクタＬ1 ，平滑コンデンサＣ1 は昇圧チョッパ形
スイッチング電源である。また、もう一つの破線で囲ん
だ負荷Ｌを構成する負荷インダクタＬ2 ，負荷コンデン
サＣ2 および変化する負荷抵抗Ｒ2 の接続はこの負荷Ｌ
がリアクティブであることを表わしている。Ｏ1 及びＯ
2 は電源１の出力端子である。図２に示すように、定常
状態では電源１の出力電圧Ｖ01および負荷電流ＩL2は一
定値である。この時電源１の出力電流は出力端子Ｏ1 か
ら負荷Ｌに向かってダイオードＤを経由して供給される
ので、ダイオードＤは導通状態である。したがって、ト
ランジスタＴｒはベースＢ・エミッタＥ間が短絡状態か
またはダイオードＤの順方向降下電圧によって逆バイア
スされた状態となり、コレクタＣ・エミッタＥ間はカッ
トオフ状態である。したがって、コレクタ電流ＩC は流
れない。ここで、ある時刻に負荷抵抗Ｒ2 が増加する
と、リアクティブな負荷要素である負荷インダクタ
Ｌ2 ，負荷コンデンサＣ2 の作用により負荷電流ＩL2に
振動電流が生じる。この振動電流が負になることはすな
わち負荷Ｌから電源１に向かって逆電流が流れることを
示している。この逆電流はダイオードＤによって阻止さ
れるので、最初はトランジスタＴｒのベース電流として
流れようとする。しかし、ベース電流が流れる結果トラ
ンジスタＴｒが順バイアスとなり、この逆電流は、コレ
クタ電流ＩC として負荷インダクタＬ2 ，エミッタＥ，
コレリタＣ，負荷コンデンサＣ2 の経路でバイパスされ
る。すなわち、電源１への実際の逆電流はトランジスタ
Ｔｒのベース電流値程度まで軽減され、この電流は充分
小さいので、平滑コンデンサＣ1 の端子電圧である出力
電圧Ｖ01を上昇させる程度ではない。したがって、負荷
電流ＩL2が負になっても、電源１の出力電圧Ｖ01は一定
値を持続する。すなわち、出力電圧Ｖ01は電源１によっ
て制御された出力電圧値を維持することができる。
示す回路図であり、ダイオードＤおよびトランジスタＴ
ｒを電源１とリアクティブな負荷Ｌとの間に適用した例
である。また、図２は図１の主要部分の動作を示した信
号波形図である。以後図１および図２を用いて説明す
る。図１において破線で囲んだ電源１を構成する入力電
圧源Ｅ1 ，スイッチ素子Ｓ，整流ダイオードＤ1 ，平滑
インダクタＬ1 ，平滑コンデンサＣ1 は昇圧チョッパ形
スイッチング電源である。また、もう一つの破線で囲ん
だ負荷Ｌを構成する負荷インダクタＬ2 ，負荷コンデン
サＣ2 および変化する負荷抵抗Ｒ2 の接続はこの負荷Ｌ
がリアクティブであることを表わしている。Ｏ1 及びＯ
2 は電源１の出力端子である。図２に示すように、定常
状態では電源１の出力電圧Ｖ01および負荷電流ＩL2は一
定値である。この時電源１の出力電流は出力端子Ｏ1 か
ら負荷Ｌに向かってダイオードＤを経由して供給される
ので、ダイオードＤは導通状態である。したがって、ト
ランジスタＴｒはベースＢ・エミッタＥ間が短絡状態か
またはダイオードＤの順方向降下電圧によって逆バイア
スされた状態となり、コレクタＣ・エミッタＥ間はカッ
トオフ状態である。したがって、コレクタ電流ＩC は流
れない。ここで、ある時刻に負荷抵抗Ｒ2 が増加する
と、リアクティブな負荷要素である負荷インダクタ
Ｌ2 ，負荷コンデンサＣ2 の作用により負荷電流ＩL2に
振動電流が生じる。この振動電流が負になることはすな
わち負荷Ｌから電源１に向かって逆電流が流れることを
示している。この逆電流はダイオードＤによって阻止さ
れるので、最初はトランジスタＴｒのベース電流として
流れようとする。しかし、ベース電流が流れる結果トラ
ンジスタＴｒが順バイアスとなり、この逆電流は、コレ
クタ電流ＩC として負荷インダクタＬ2 ，エミッタＥ，
コレリタＣ，負荷コンデンサＣ2 の経路でバイパスされ
る。すなわち、電源１への実際の逆電流はトランジスタ
Ｔｒのベース電流値程度まで軽減され、この電流は充分
小さいので、平滑コンデンサＣ1 の端子電圧である出力
電圧Ｖ01を上昇させる程度ではない。したがって、負荷
電流ＩL2が負になっても、電源１の出力電圧Ｖ01は一定
値を持続する。すなわち、出力電圧Ｖ01は電源１によっ
て制御された出力電圧値を維持することができる。
【０００８】図３は本発明の請求項１の他の実施形態例
を示す回路図であり、負荷抵抗Ｒ2に、直流電源１によ
って直流バイアス電流を流し、その出力電圧Ｖ01よりも
高い振幅電圧の交流電圧源Ｅ2 よりなる電源２によって
交流電流を流す回路の電源１と負荷Ｌとの間に図１のダ
イオードＤおよびトランジスタＴｒを適用した例であ
る。また、図４は図３の基本的動作を示す信号波形図で
ある。以後図３と図４とを用いて説明する。電源２の出
力電圧Ｖ02が正の間は電源２の出力電圧Ｖ02と電源１の
出力電圧Ｖ01との電圧極性が負荷抵抗Ｒ2 に対して同一
方向となるので、負荷電流ＩL2は正であり、正常な交流
電流が流れる。このときの負荷電流ＩL2は負荷抵抗Ｒ2
から電源１の出力端子Ｏ1 に向かってダイオードＤを経
由して流れるので、トランジスタＴｒはそのベースＢ・
エミッタＥ間が短絡状態かまたはダイオードＤの順方向
降下電圧によって逆バイアスされた状態となり、コレク
タＣ・エミッタＥ間はカットオフ状態である。したがっ
て、コレクタ電流ＩC は流れない。ここで、電源２の出
力電圧Ｖ02が負となり、かつ電源１の出力電圧Ｖ01より
も絶対値において高電圧になると、負荷電流ＩL2が負と
なるため、電源１に向かって逆電流が流れようとする。
この逆電流はダイオードＤによって阻止されるので、最
初はトランジスタＴｒのベース電流として流れる。この
ベース電流が流れる結果トランジスタＴｒのコレクタＣ
・エミッタＥが導通して、この逆電流は、コレクタ電流
ＩC としてバイパスされることとなる。すなわち、電源
１への実際の逆電流はトランジスタＴｒのベース電流値
程度まで軽減され、この電流は充分小さいので、平滑コ
ンデンサＣ1 の端子電圧である電源１の出力電圧Ｖ01を
上昇させる程度ではない。したがって、負荷電流ＩL2が
負になっても電源１の出力電圧Ｖ01は一定値を持続す
る。この結果、負荷抵抗Ｒ2 に印加される電圧変化は電
源２の出力電圧Ｖ02のみで決定され、負荷電流ＩL2が負
となっても正常な正弦波電流を流し続けることができ
る。
を示す回路図であり、負荷抵抗Ｒ2に、直流電源１によ
って直流バイアス電流を流し、その出力電圧Ｖ01よりも
高い振幅電圧の交流電圧源Ｅ2 よりなる電源２によって
交流電流を流す回路の電源１と負荷Ｌとの間に図１のダ
イオードＤおよびトランジスタＴｒを適用した例であ
る。また、図４は図３の基本的動作を示す信号波形図で
ある。以後図３と図４とを用いて説明する。電源２の出
力電圧Ｖ02が正の間は電源２の出力電圧Ｖ02と電源１の
出力電圧Ｖ01との電圧極性が負荷抵抗Ｒ2 に対して同一
方向となるので、負荷電流ＩL2は正であり、正常な交流
電流が流れる。このときの負荷電流ＩL2は負荷抵抗Ｒ2
から電源１の出力端子Ｏ1 に向かってダイオードＤを経
由して流れるので、トランジスタＴｒはそのベースＢ・
エミッタＥ間が短絡状態かまたはダイオードＤの順方向
降下電圧によって逆バイアスされた状態となり、コレク
タＣ・エミッタＥ間はカットオフ状態である。したがっ
て、コレクタ電流ＩC は流れない。ここで、電源２の出
力電圧Ｖ02が負となり、かつ電源１の出力電圧Ｖ01より
も絶対値において高電圧になると、負荷電流ＩL2が負と
なるため、電源１に向かって逆電流が流れようとする。
この逆電流はダイオードＤによって阻止されるので、最
初はトランジスタＴｒのベース電流として流れる。この
ベース電流が流れる結果トランジスタＴｒのコレクタＣ
・エミッタＥが導通して、この逆電流は、コレクタ電流
ＩC としてバイパスされることとなる。すなわち、電源
１への実際の逆電流はトランジスタＴｒのベース電流値
程度まで軽減され、この電流は充分小さいので、平滑コ
ンデンサＣ1 の端子電圧である電源１の出力電圧Ｖ01を
上昇させる程度ではない。したがって、負荷電流ＩL2が
負になっても電源１の出力電圧Ｖ01は一定値を持続す
る。この結果、負荷抵抗Ｒ2 に印加される電圧変化は電
源２の出力電圧Ｖ02のみで決定され、負荷電流ＩL2が負
となっても正常な正弦波電流を流し続けることができ
る。
【０００９】なお、図１の場合でもまた図３の場合で
も、本発明におけるコレクタＣは電源１の片方の出力端
子Ｏ2 に直接接続されている。この結果、前述の逆電流
によりトランジスタＴｒが導通すると電源１からこのト
ランジスタＴｒを経由した短絡電流が流れる懸念がある
が実際には流れない。なぜなら、トランジスタＴｒが導
通し、電源１からコレクタＣ、エミッタＥ、ダイオード
Ｄを経由した（電圧の極性によっては逆ループ）短絡電
流が流れ始めると、その電流によってベースＢ・エミッ
タＥ間が直ちに逆バイアスされるため、トランジスタＴ
ｒはカットオフとなり、短絡電流が流れることは無いか
らである。この作用の結果、トランジスタＴｒは完全な
導通状態となるのではなく、等価的に、逆電流をバイパ
スする電流源として動作する。
も、本発明におけるコレクタＣは電源１の片方の出力端
子Ｏ2 に直接接続されている。この結果、前述の逆電流
によりトランジスタＴｒが導通すると電源１からこのト
ランジスタＴｒを経由した短絡電流が流れる懸念がある
が実際には流れない。なぜなら、トランジスタＴｒが導
通し、電源１からコレクタＣ、エミッタＥ、ダイオード
Ｄを経由した（電圧の極性によっては逆ループ）短絡電
流が流れ始めると、その電流によってベースＢ・エミッ
タＥ間が直ちに逆バイアスされるため、トランジスタＴ
ｒはカットオフとなり、短絡電流が流れることは無いか
らである。この作用の結果、トランジスタＴｒは完全な
導通状態となるのではなく、等価的に、逆電流をバイパ
スする電流源として動作する。
【００１０】図５は本発明の請求項２の一実施形態例を
示す回路図である。電源１の制御特性が急峻であるた
め、逆電流によってトランジスタＴｒが動作した時に電
源１の出力電圧Ｖ01の電圧値が安定しない場合は、トラ
ンジスタＴｒのコレクタＣと電源１の一方の出力端子Ｏ
2 との間に抵抗Ｒを追加挿入して、電源１，ダイオード
Ｄ，トランジスタＴｒおよび制動抵抗Ｒによって出来る
電流ループに制動を施すことによって出力電圧Ｖ01の電
圧値を安定化することができる。
示す回路図である。電源１の制御特性が急峻であるた
め、逆電流によってトランジスタＴｒが動作した時に電
源１の出力電圧Ｖ01の電圧値が安定しない場合は、トラ
ンジスタＴｒのコレクタＣと電源１の一方の出力端子Ｏ
2 との間に抵抗Ｒを追加挿入して、電源１，ダイオード
Ｄ，トランジスタＴｒおよび制動抵抗Ｒによって出来る
電流ループに制動を施すことによって出力電圧Ｖ01の電
圧値を安定化することができる。
【００１１】図６は本発明の請求項３の一実施形態例を
示す回路図である。電源１の高周波制御特性の安定性に
余裕が少なく、逆電流によってトランジスタＴｒが動作
した時に電源１の出力電圧Ｖ01の電圧値が安定しない場
合は、トランジスタＴｒのコレクタＣと電源１の一方の
出力端子Ｏ2 との間に抵抗Ｒx ，Ｒy ，Ｒz ，コンデン
サＣx,インダクタＬx によって構成される位相補償用イ
ンピーダンス回路を追加挿入して、電源１，ダイオード
Ｄ，トランジスタＴｒおよびこの位相補償用インピーダ
ンス回路によって出来る電流ループに電源１の周波数応
答特性に対応した位相補償を施すことによって出力電圧
Ｖ01の電圧値を安定化するものである。なお、図６に示
した位相補償用インピーダンス回路は一例であり、電源
１の特性によっては必ずしも図示した全ての素子が必要
ではない。また逆に、更に多くの素子によって位相補償
用インピーダンス回路を構成する必要がある場合もあ
る。また、本実施形態例ではトランジスタＴｒを１個で
示したが、逆電流値が非常に大きく１個のトランジスタ
Ｔｒではベース電流を充分に低下出来ない結果、電源１
の電圧上昇が押さえられない場合は必要な数のトランジ
スタをダーリントン接続して充分な電流増幅率を得る等
の方法を採ることも可能である。
示す回路図である。電源１の高周波制御特性の安定性に
余裕が少なく、逆電流によってトランジスタＴｒが動作
した時に電源１の出力電圧Ｖ01の電圧値が安定しない場
合は、トランジスタＴｒのコレクタＣと電源１の一方の
出力端子Ｏ2 との間に抵抗Ｒx ，Ｒy ，Ｒz ，コンデン
サＣx,インダクタＬx によって構成される位相補償用イ
ンピーダンス回路を追加挿入して、電源１，ダイオード
Ｄ，トランジスタＴｒおよびこの位相補償用インピーダ
ンス回路によって出来る電流ループに電源１の周波数応
答特性に対応した位相補償を施すことによって出力電圧
Ｖ01の電圧値を安定化するものである。なお、図６に示
した位相補償用インピーダンス回路は一例であり、電源
１の特性によっては必ずしも図示した全ての素子が必要
ではない。また逆に、更に多くの素子によって位相補償
用インピーダンス回路を構成する必要がある場合もあ
る。また、本実施形態例ではトランジスタＴｒを１個で
示したが、逆電流値が非常に大きく１個のトランジスタ
Ｔｒではベース電流を充分に低下出来ない結果、電源１
の電圧上昇が押さえられない場合は必要な数のトランジ
スタをダーリントン接続して充分な電流増幅率を得る等
の方法を採ることも可能である。
【００１２】
【発明の効果】以上述べたように本発明によれば、電源
の逆電流による異常電圧上昇を抑制することができる。
特にスイッチングレギュレータ等に適用すると、複雑な
逆電流吸収回路を用いなくとも見かけ上電流吸収能力を
持った電源として扱うことができるようになる。また、
ブリーダ抵抗を用いる場合のように常時電流を流さない
ので、電力損失が少なく、高効率を維持することができ
るという効果がある。
の逆電流による異常電圧上昇を抑制することができる。
特にスイッチングレギュレータ等に適用すると、複雑な
逆電流吸収回路を用いなくとも見かけ上電流吸収能力を
持った電源として扱うことができるようになる。また、
ブリーダ抵抗を用いる場合のように常時電流を流さない
ので、電力損失が少なく、高効率を維持することができ
るという効果がある。
【図１】本発明の請求項１の一実施形態例を示す回路図
である。
である。
【図２】図１の基本的動作を示す信号波形図である。
【図３】本発明の請求項１の他の実施形態例を示す回路
図である。
図である。
【図４】図３の基本的動作を示す信号波形図である。
【図５】本発明の請求項２の一実施形態例を示す回路図
である。
である。
【図６】本発明の請求項３の一実施形態例を示す回路図
である。
である。
【図７】従来の電源とリアクティブな負荷との接続を示
す回路図である。
す回路図である。
【図８】図７の基本的動作を示す信号波形図である。
【図９】従来の直流バイアスされた負荷に交流電流を印
加する場合の接続を示す回路図である。
加する場合の接続を示す回路図である。
【図１０】図９の基本的動作を示す信号波形図である。
Ｓ…電源１のスイッチ素子、Ｅ1 …電源１の入力電圧
源、Ｌ1 …電源１の平滑インダクタ、Ｄ1 …電源１の整
流ダイオード、Ｃ1 …電源１の平滑コンデンサ、Ｏ1 …
電源１の出力端子、Ｏ2 …電源１の出力端子、Ｄ…ダイ
オード、Ｔｒ…トランジスタ、Ｂ…ベース、Ｅ…エミッ
タ、Ｃ…コレクタ、ＩC …コレクタ電流、ＩL2…負荷電
流、Ｌ2 …負荷インダクタ、Ｃ2 …負荷コンデンサ、Ｒ
2 …負荷抵抗、Ｖ01…電源１の出力電圧、Ｖ02…電源２
の出力電圧、Ｅ2 …電源２の交流電圧源、Ｒ…制動抵
抗、Ｒx ，Ｒy ，Ｒz …位相補償用抵抗、Ｌx …位相補
償用インダクタ、Ｃx …位相補償用コンデンサ。
源、Ｌ1 …電源１の平滑インダクタ、Ｄ1 …電源１の整
流ダイオード、Ｃ1 …電源１の平滑コンデンサ、Ｏ1 …
電源１の出力端子、Ｏ2 …電源１の出力端子、Ｄ…ダイ
オード、Ｔｒ…トランジスタ、Ｂ…ベース、Ｅ…エミッ
タ、Ｃ…コレクタ、ＩC …コレクタ電流、ＩL2…負荷電
流、Ｌ2 …負荷インダクタ、Ｃ2 …負荷コンデンサ、Ｒ
2 …負荷抵抗、Ｖ01…電源１の出力電圧、Ｖ02…電源２
の出力電圧、Ｅ2 …電源２の交流電圧源、Ｒ…制動抵
抗、Ｒx ，Ｒy ，Ｒz …位相補償用抵抗、Ｌx …位相補
償用インダクタ、Ｃx …位相補償用コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−131756（ＪＰ，Ａ) 特開 昭59−96828（ＪＰ，Ａ) 実開 昭63−23854（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H02M 3/00 - 3/44
Claims (3)
- 【請求項１】 逆電流によって出力電圧が上昇する電源
の一方の出力端子と負荷との間に、通常方向の電流を阻
止せず逆方向の電流を阻止する向にダイオードを挿入
し、前記ダイオードの電源側端子に制御電極を負荷側端
子に一方の非制御電極をそして他方の非制御電極を前記
電源のもう一方の出力端子に接続したトランジスタを配
置し、逆電流によって前記トランジスタに制御電流を流
すことによって同トランジスタを作動させ、逆流する電
流をバイパスすることを特徴とする逆電流バイパス回
路。 - 【請求項２】 トランジスタの他方の非制御電極と電源
のもう一方の端子との間に抵抗を挿入したことを特徴と
する請求項１記載の逆電流バイパス回路。 - 【請求項３】 トランジスタの他方の非制御電極と電源
のもう一方の端子との間に少なくとも１個以上の抵抗、
コンデンサ、インダクタからなるインピーダンス回路を
挿入したことを特徴とする請求項１記載の逆電流バイパ
ス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08185965A JP3119585B2 (ja) | 1996-07-16 | 1996-07-16 | 逆電流バイパス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08185965A JP3119585B2 (ja) | 1996-07-16 | 1996-07-16 | 逆電流バイパス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1031524A JPH1031524A (ja) | 1998-02-03 |
| JP3119585B2 true JP3119585B2 (ja) | 2000-12-25 |
Family
ID=16179980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08185965A Expired - Lifetime JP3119585B2 (ja) | 1996-07-16 | 1996-07-16 | 逆電流バイパス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119585B2 (ja) |
-
1996
- 1996-07-16 JP JP08185965A patent/JP3119585B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1031524A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425151B2 (ja) | 能動スイッチおよび能動制御回路を有するブリッジ整流回路 | |
| US4204266A (en) | Inverter drive circuit | |
| KR100268201B1 (ko) | 스위칭전원장치 | |
| CA2034531C (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| JP3119585B2 (ja) | 逆電流バイパス回路 | |
| US4527104A (en) | Speed control apparatus for d.c. motor | |
| US4437148A (en) | Peak voltage clamped power supply | |
| JP3129811B2 (ja) | Ｄｃ−ｄｃコンバータの過電流保護回路 | |
| JP3229549B2 (ja) | 自励式スイッチング電源装置 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0373191B2 (ja) | ||
| JPH0549247A (ja) | スイツチング電源装置 | |
| KR100264892B1 (ko) | 전류제한회로 | |
| JPS6340314Y2 (ja) | ||
| JPH07143739A (ja) | スイッチング電源装置 | |
| JPH03870Y2 (ja) | ||
| JPS60213262A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH06319258A (ja) | スイッチングレギュレータ方式の定電圧電源 | |
| JPH1169790A (ja) | スイッチング電源 | |
| JPS58151878A (ja) | 直流変換回路 | |
| JPH0777514B2 (ja) | スイッチング制御型電源回路 | |
| JPS62126865A (ja) | 電源装置 | |
| JPH0570384B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071013 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |