JPH1169790A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【課題】 回路構成が簡素で低コストのスイッチング電
源を提供する。 【解決手段】 制御回路ＣＯＮＴ中の誤差増幅回路５に
ついて、互いのエミッタが共通接続された第１と第２の
トランジスタＱ２、Ｑ３を設け、エミッタの共通接続点
を第１の抵抗Ｒ１４を介してアースに接続し、トランジ
スタＱ２、Ｑ３のコレクタをそれぞれ第２と第３の抵抗
Ｒ１２、Ｒ１３を介して電圧源３に接続した回路構成と
する。ここで、トランジスタＱ３のベースは出力電圧を
検出するための検出抵抗Ｒ１とＲ２の接続点に接続し、
トランジスタＱ２のベースは電圧源回路３とアースとの
間に直列接続された分圧抵抗Ｒ１５とＲ１６の接続点に
接続する。トランジスタＱ２のコレクタに得られる誤差
信号が比較器ＣＭＰ１に入力される三角波電圧の最大電
圧値よりも低くなるように分圧抵抗Ｒ１５、Ｒ１６を適
当な値に設定し、等価的にデッドタイムの設定を行うよ
うにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＷＭ制御方式の
スイッチング電源における、回路の簡素化を図るための
技術に関する。

【０００２】

【従来の技術】スイッチング電源においては、その出力
電圧は、スイッチング素子のオンオフ動作を制御するこ
とにより所望の値に安定化される。このスイッチング素
子の制御方式には様々なものが有るが、現在、スイッチ
ング電源の制御方式として最も使用頻度の高いものは、
パルス幅（以下、ＰＷＭとする）制御方式である。この
ＰＷＭ制御方式を採用した、ごく一般的なスイッチング
電源の回路を図２に示した。なお、図２において、１、
２はそれぞれ高電位側の入力端子と出力端子を示してお
り、低電位側の入力端子及び出力端子はアースと接続さ
れることから図示を省略した。図２に示す回路では、入
力端子１とアースとの間に接続したチョークコイルＬ１
とスイッチングトランジスタＱ１、チョークコイルＬ１
とスイッチングトランジスタＱ１の接続点と出力端子２
との間に接続したダイオードＤ１及び、出力端子２とア
ースとの間に接続された平滑コンデンサＣ２により昇圧
チョッパ回路が形成されている。

【０００３】そして、このスイッチングトランジスタＱ
１の動作を制御するために、スイッチングトランジスタ
Ｑ１のベースに制御回路ＣＯＮＴが接続され、出力端子
２とアースとの間に検出抵抗Ｒ１とＲ２の直列回路が接
続され、さらに検出抵抗Ｒ１とＲ２の接続点（分圧点）
と制御回路ＣＯＮＴが接続されている。ここで制御回路
ＣＯＮＴについては、スイッチング電源の制御方式がＰ
ＷＭ制御方式である場合には、一般に、スイッチングト
ランジスタＱ１のベースにその出力端子が接続される比
較器ＣＭＰ、比較器ＣＭＰのそれぞれ所定の入力端子に
接続された発振器ＯＳＣと基準電圧源ＲＶ２、２つある
入力端子がそれぞれ基準電圧源ＲＶ１と前記分圧点に接
続され、出力端子が比較器ＣＭＰの所定の入力端子に接
続された誤差増幅器ＡＭＰを有することになる。

【０００４】ＰＷＭ制御方式による制御回路では、出力
電圧に応じてスイッチングトランジスタＱ１のオンデュ
ーティを変化させるという論理構成となっている。この
論理構成そのままでは、電源回路の起動時や出力電圧が
急激に低下した時、スイッチングトランジスタＱ１のオ
ンデューティが１００％近くまで大きくなり、その結
果、チョークコイルＬ１の磁束が飽和し、スイッチング
トランジスタＱ１を破損する恐れがある。そこでスイッ
チングトランジスタＱ１のオンデューティが所定値以上
に大きくならないようにするデッドタイムコントロール
という技術が必要になる。図２に示す回路では、基準電
圧源ＲＶ２がデッドタイムを設定する役割を果たしてい
る。この制御回路ＣＯＮＴの中では、誤差増幅器ＡＭＰ
から比較器ＣＭＰに供給される誤差信号の大きさが基準
電圧源ＲＶ２が供給する電圧信号よりも小さく（論理構
成によっては逆に大きく）なると、比較器ＣＭＰは発振
器ＯＳＣと基準電圧源ＲＶ２とから供給される各信号で
決まるパルス幅の信号をスイッチングトランジスタＱ１
に供給するようになる。その結果、オンデューティは一
定で出力電圧に無関係となり、オンデューティの上限を
制限できることになる。

【０００５】

【発明が解決しようとする課題】図２に示す回路の制御
回路ＣＯＮＴでは、デッドタイムコントロールのため
に、比較器ＣＭＰに三入力端子型のコンパレータを使用
すると同時に基準電圧源ＲＶ２を設けている。その一方
で、出力電圧の制御のために、誤差増幅器ＡＭＰへの基
準電圧信号供給用に基準電圧源ＲＶ１も設けている。出
力電圧の安定化もデッドタイム設定も電源製品の品質・
安全性を確保する上で共に重要な要素であるため、基準
電圧源ＲＶ１とＲＶ２には、共に安定度の高い電圧源を
使用する必要がある。この三入力端子型の比較器ＣＭＰ
の使用と、２つの基準電圧源ＲＶ１、ＲＶ２の要求とに
より、図２に示すスイッチング電源では、回路構成の複
雑化と部品点数の増加が避けられず、その結果としてコ
スト上昇を招いていた。従って本発明は、デッドタイム
コントロールの機構を改良することにより、三入力端子
型のコンパレータや２つもの基準電圧源を必要としない
ようにし、回路構成が簡素で低コストであるスイッチン
グ電源を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、スイッチング
素子がオンオフした時にインダクタンス部品の所定の巻
線に発生する電圧より所望の出力電圧を得るスイッチン
グ電源において、スイッチング素子を駆動する制御回路
が基準電圧源、発振回路、比較器及び誤差増幅器を有
し、ここで誤差増幅器が、それぞれの主電流路の同極の
一端が共通接続された第１と第２のトランンジスタ、第
１と第２のトランジスタの主電流路の共通接続点に接続
された第１の抵抗、第１のトランジスタの主電流路に直
列接続された第２の抵抗を有し、場合によってはさらに
第２のトランジスタの主電流路に直列接続された第３の
抵抗を有し、第１のトランジスタの制御端子には分圧抵
抗を介して基準電圧信号を入力し、第２のトランジスタ
の制御端子には出力電圧に相当する電圧検出信号を入力
し、出力電圧の規定値からの偏差に相当する誤差信号を
第１のトランジスタと第２の抵抗の接続点より得るよう
に回路を構成し、前記分圧抵抗の抵抗値により誤差信号
の最大電圧値を設定し、スイッチング素子のオンオフ動
作にデッドタイムを設けるようにしたことを特徴とす
る。

【０００７】

【発明の実施の形態】スイッチング電源の制御回路を構
成する誤差増幅回路を、互いのエミッタが共通接続され
た第１と第２のトランジスタを設け、前記エミッタの共
通接続点を第１の抵抗を介してアースに接続し、また第
１のトランジスタのコレクタを第２の抵抗を介して制御
回路中に設けられた電圧源に接続した回路構成とする。
誤差増幅回路の一方の入力端子である第１のトランジス
タのベースには、分圧抵抗を介して電圧源からの基準電
圧信号を入力し、誤差増幅回路の他方の入力端子である
第２のトランジスタのベースには、スイッチング電源の
出力電圧に相当する検出信号を入力し、第１のトランジ
スタのコレクタに発生する誤差信号を比較器の一方の入
力端子に入力するようにする。ここで、誤差信号の最大
電圧値が発振回路から比較器の他方の入力端子に入力さ
れる三角波電圧の最大電圧値よりも低くなるように分圧
抵抗を適当な値に設定し、これにより等価的にデッドタ
イムの設定を行い、スイッチング素子のオンデューティ
がほぼ１００％になる事を防止する。

【０００８】

【実施例】デッドタイムコントロールのための機構を改
良し、回路構成の簡素化と低コスト化を実現した本発明
のスイッチング電源の回路を図１に示した。なお、図１
において図２で説明したのと実質的に同一の構成要素に
ついては同じ符号を付与してある。図１に示す回路で、
チョークコイルＬ１、スイッチングトランジスタＱ１、
ダイオードＤ１及び平滑コンデンサＣ２については、図
２の回路と同じ昇圧チョッパ回路の回路構成となってい
る。一方、スイッチングトランジスタＱ１を駆動する制
御回路ＣＯＮＴについては、その内部回路構成は以下に
示すようにした。入力端子１とアースとの間に抵抗Ｒ３
と定電圧ダイオードＤＺを直列に接続し、電圧源３を構
成する。ここで、抵抗Ｒ３と定電圧ダイオードＤＺの接
続点は、以後、電圧供給点Ｐと呼ぶ。

【０００９】電圧供給点Ｐとアースとの間に抵抗Ｒ４と
Ｒ５を直列に接続し、その２つの抵抗の接続点を比較器
ＣＭＰ２の非反転入力端子に接続する。比較器ＣＭＰ２
の出力端子と反転入力端子との間に帰還抵抗Ｒ６を接続
し、さらに比較器ＣＭＰ２の出力端子と非反転入力端子
との間と、比較器ＣＭＰ２の出力端子と電圧供給点Ｐと
の間に、それぞれ抵抗Ｒ７、Ｒ８を接続する。そして比
較器ＣＭＰ２の反転入力端子とアースとの間にコンデン
サＣ３を接続して、この比較器ＣＭＰ２、抵抗Ｒ４〜Ｒ
８、コンデンサＣ３にて三角波発振回路４を構成してい
る。三角波発振回路３の信号出力点である比較器ＣＭＰ
２の反転入力端子とコンデンサＣ３との接続点は、コン
デンサＣ４を介して比較器ＣＭＰ１の非反転入力端子に
接続する。電圧供給点Ｐとアースとの間に抵抗Ｒ９とＲ
１０を直列に接続し、その２つの抵抗の接続点を比較器
ＣＭＰ１の非反転入力端子に接続する。比較器ＣＭＰ１
の出力端子と入力端子１との間に抵抗Ｒ１１を接続し、
比較器ＣＭＰ１の出力端子を制御回路ＣＯＮＴの信号出
力点としてスイッチングトランジスタＱ１のベースと接
続する。なお、この比較器ＣＭＰ１は、図２における比
較器ＣＭＰに相当するものである。

【００１０】そして、互いのエミッタ（主電流路の同極
の一端）が共通接続され、その共通接続点が抵抗Ｒ１４
を介してアースに接続されたトランジスタＱ２とＱ３を
設ける。トランジスタＱ２とトランジスタＱ３のコレク
タは、ぞれぞれ抵抗Ｒ１２と抵抗Ｒ１３を介して電圧供
給点Ｐに接続し、このトランジスタＱ２、Ｑ３と抵抗Ｒ
１２、Ｒ１３、Ｒ１４とにより誤差増幅回路５を構成す
る。誤差増幅回路５の一方の入力端子としてのトランジ
スタＱ２のベースを、電圧供給点Ｐとアースとの間に直
列接続された分圧抵抗Ｒ１５とＲ１６の接続点に接続
し、他方の入力端子としてのトランジスタＱ３のベース
を、出力端子２とアースとの間に直列接続された検出抵
抗Ｒ１とＲ２の接続点に接続する。そして誤差増幅回路
５の出力端子としてのトランジスタＱ２のコレクタを比
較器ＣＭＰ１の反転入力端子に接続する。以上のような
構成とした制御回路ＣＯＮＴの制御動作は、概略、以下
のようになる。

【００１１】先ず、入力端子１に入力電圧が印加される
と、電圧源３の電圧供給点Ｐには、定電圧ダイオードＤ
Ｚの作用により所定の電圧値の駆動電圧が得られる。こ
の駆動電圧を受けて発振回路４は発振動作を行い、コン
デンサＣ４を介して比較器ＣＭＰ１の非反転入力端子に
三角波電圧を供給する。なお図１の回路では、駆動電圧
を分圧する抵抗Ｒ９、Ｒ１０によって三角波電圧に所定
の直流バイアスを与えるようにしている。一方、誤差増
幅回路５は、その回路が差動増幅回路を形成しており、
トランジスタＱ３のベースに印加された出力電圧に相当
する検出信号とトランジスタＱ２のベースに印加された
基準電圧信号との差分に応じた誤差信号を発生させ、こ
の誤差信号を比較器ＣＭＰ１の反転入力端子に入力す
る。そして比較器ＣＭＰ１では、三角波電圧と誤差信号
の電圧値に応じたパルス幅のパルス信号を出力し、スイ
ッチングトランジスタＱ１にオン、オフ動作を行わせ
る。

【００１２】ここで、図１の回路では、誤差増幅回路５
が出力する誤差信号の最大値を分圧抵抗Ｒ１５、Ｒ１６
によって設定することが可能となっている。そこで誤差
信号の最大電圧値が三角波電圧の最大電圧値よりも低く
なるように分圧抵抗Ｒ１５、Ｒ１６を適当な値に設定し
ておくことにより、スイッチングトランジスタＱ１のオ
ンデューティがほぼ１００％になる事態を防止すること
ができる。これは、先に述べた基準電圧源ＲＶ２による
デッドタイムの設定と同様の作用が得られることとな
り、電圧源３、分圧抵抗Ｒ１５、Ｒ１６及びトランジス
タＱ２により等価的に形成される１つの基準電圧源が、
図２の回路の２つの基準電圧源ＶＲ１、ＶＲ２を兼用し
ていると見なすことができる。このように、図１の回路
では、デッドタイムコントロールのための独立した基準
電圧源（図２中のＲＶ２）が不要であり、しかも比較器
ＣＭＰ１に二入力端子型の一般的なコンパレータを使用
できることから、部品点数が削減でき、回路構成の簡素
化と低コスト化が可能となる。

【００１３】なお、図１の回路では三角波電圧は抵抗Ｒ
９、Ｒ１０により直流バイアスが与えられており、抵抗
Ｒ９、Ｒ１０によってバイアス量を変化させることで三
角波電圧の最大電圧値を変更することが可能である。こ
のため、誤差信号の最大値ではなく、三角波電圧の最大
値を変更することによってデッドタイムの設定を行うこ
ともできる。しかし、三角波電圧の最大電圧値を変更す
ることによりデッドタイムを設定するのも誤差信号の最
大電圧値を変更することによりデッドタイムを設定する
のも実質的には同じであり、抵抗Ｒ９、Ｒ１０の設定変
更は、相対的に分圧抵抗Ｒ１５、Ｒ１６の設定変更を行
ったものと見なすことができる。

【００１４】また、図１に示す回路では、誤差増幅回路
５のトランジスタＱ３のコレクタに抵抗Ｒ１３を接続し
ている。これは誤差増幅回路５の動作の安定性を高める
のに寄与しているが、回路の仕様によっては省略するこ
ともあり得る。特段、抵抗Ｒ１２とトランジスタＱ２の
直列回路と抵抗Ｒ１３とトランジスタＱ３の直列回路の
パラメータを対称にする必要は無い。さらに、図１では
トランジスタＱ２のコレクタから誤差信号を得ている
が、トランジスタＱ３のコレクタから誤差信号を得るこ
とも可能である。ただしこの場合には、デッドタイムの
設定を分圧抵抗Ｒ１５、Ｒ１６の設定により行うことが
できなくなるため、他の手段によりデッドタイムの設定
を行う必要がでてくる。従って、特に制約のない限り図
１のようにトランジスタＱ２側より誤差信号を得るのが
望ましい。

【００１５】

【発明の効果】以上に述べたように本発明によるスイッ
チング電源は、制御回路の誤差増幅回路を第１、第２の
トランジスタと第１、第２、第３の抵抗とが差動増幅回
路を形成するような回路構成とし、そのコレクタから誤
差信号が得られる第１のトランジスタのベースに分圧抵
抗を介して基準電圧信号を供給し、分圧抵抗の抵抗値に
よりデッドタイムの設定を行うようにしたことを特徴と
するものである。本発明を適用したスイッチング電源に
よれば、デッドタイムの設定が誤差増幅回路の段階で分
圧抵抗の抵抗値により設定できるため、デッドタイムコ
ントロールのための独立した基準電圧源が不要となり、
また、比較器に一般的な二入力端子型のコンパレータを
使用することができるといった効果が得られる。従っ
て、本発明によれば、回路構成が簡素で低コストのスイ
ッチング電源が提供できる。

【図面の簡単な説明】

【図１】 本発明を適用したスイッチング電源の回路
図。

【図２】 従来のＰＷＭ制御方式によるスイッチング電
源の回路図。

【符号の説明】

１ 入力端子 ２ 出力端子 ３ 電圧源 ４ 発振回路 ５ 誤差増幅回路 ＣＭＰ１ 比較器 ＣＯＮＴ 制御回路 Ｑ１ スイッチングトランジスタ Ｑ２ トランジスタ（第１） Ｑ３ トランジスタ（第２） Ｒ１２ 抵抗（第２） Ｒ１３ 抵抗（第３） Ｒ１４ 抵抗（第１） Ｒ１５、Ｒ１６ 分圧抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子がオンオフした時にイ
   ンダクタンス部品の所定の巻線に発生する電圧より所望
   の出力電圧を得るスイッチング電源において、 該スイッチング素子を駆動する制御回路が電圧源、発振
   回路、比較器及び誤差増幅回路を有し、 ここで該誤差増幅回路が、それぞれの主電流路の同極の
   一端が共通接続された第１と第２のトランンジスタ、該
   第１と第２のトランジスタの主電流路の共通接続点に接
   続された第１の抵抗、該第１のトランジスタの主電流路
   に直列接続された第２の抵抗を有し、 該第１のトランジスタの制御端子には分圧抵抗を介して
   基準電圧信号を入力し、該第２のトランジスタの制御端
   子には出力電圧に相当する電圧検出信号を入力すること
   を特徴とするスイッチング電源。
2. 【請求項２】 前記第２のトランジスタの主電流路に第
   ３の抵抗が接続されたことを特徴とする、請求項１に記
   載したスイッチング電源。
3. 【請求項３】 出力電圧の規定値からの偏差に相当する
   誤差信号を前記第１のトランジスタと第２の抵抗の接続
   点より得て、前記分圧抵抗の抵抗値により該誤差信号の
   最大電圧値を設定し、該スイッチング素子のオンオフ動
   作にデッドタイムを設けることを特徴とする、請求項１
   あるいは請求項２に記載したスイッチング電源。