KR830000925Y1

KR830000925Y1 - 승압형 안정화 전원회로

Info

Publication number: KR830000925Y1
Application number: KR2019810008115U
Authority: KR
Inventors: 박찬웅
Original assignee: 주식회사금성사; 허신구
Priority date: 1981-12-01
Filing date: 1981-12-01
Publication date: 1983-06-15

Abstract

내용 없음.

Description

승압형 안정화 전원회로

제1도는 종래의 회로도.

제2도는 본 고안의 회로도.

제3도는 본 고안의 일실시예.

* 도면의 주요부분에 대한 부호의 설명

T : 트랜스 T₁, T₂: 1, 2차 권선

Q : 트랜지스터 D₁, D₂: 다이오드

1 : 전류제어회로 2 : 오차전압검출회로

3 : 부하

본 고안은 승압형 안정화 전원회로의 개량이 관한 것이다.

종래에는 제어 회로의 구성이 매우 복잡하게 되어 있어 직렬형에 비해 작업성, 신뢰성 및 제조원가의 면에서 매우 불리한 결점이 있었다.

본 고안은 이러한 점을 감안하여 정궤한 작용을 하는 제어 회로를 매우 간단하게 구성하여 종래의 결점을 해결 하도록 안출한 것으로 이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다. 제2도에서 입력단자(a)에 트랜스(T)의 1차 권선(T₁)을 통하여 콜렉터가 연결된 트랜지스터(Q)의 베이스에 저항(R) 및 다이오드(D₁)를 연결시키고, 또한 트랜스(T)의 2차 권선(T₂)은 트랜지스터(Q)의 베이스 전류를 제어하는 전류제어 회로(1)를 통하여 트랜지스터(Q)의 베이스에 연결시키어 트랜지스터(Q)의 온, 오프 시간을 제어하도록하고, 부하(3)에 병렬로 연결된 공지의 오차전압검출회로(2)의 출력은 전류제어회로(1)에 연결시키어 부하의 변동이 따라 트랜지스터(Q)의 베이스 전류를 제어 하도록한다.

제3도는 제2도의 전류 제어회로(1)와 오차전압 검출 회로(2)를 구체적으로 나타낸 일실시 예로서 트랜스의 2차 권선(T₂)에 다이액(11), 저항(12) 및 트랜지스터(13)를 직렬로 연결시키어 전류제어 회로(1)를 구성시키며, 저항(12) 및 트랜지스터(13)를 직렬로 연결시키어 전류제어 회로(1)를 구성시키며, 저항(12)과 트랜지스터(13)의 접속점을 트랜지스터(Q)의 베이스이 연결시킨다. 또한 출력전압(Vo)의 변동을 감지 하도록 저항(24, 25)의 접속점을 트랜지스터(23)의 베이스에 접속하고 제너 다이오드(21)와 저항(22)의 접속점을 이미터에 연결하며 콜렉터는 저항(14)을 통하여 전류 제어회로(1)의 트랜지스터(13)에 연결되도록 오차 전압검출 회로(2)를 구성한다.

미설명 부호중 D₂는 다이오드이며, C는 콘덴서이다.

이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.

먼저 제1도에 의하여 종래의 방식을 살펴보면, 입력단자(a)에 입력전압(vi)이 인가되면 톱니파발진 회로(OSC)에서 발진을 하며 그 출력은 펄스폭 변조기(PWM)에서 구형파로 변환되어 트랜지스터(Q)에 인가 되므로 트랜지스터(Q)는, 온, 오프를 반복하게 된다.

트랜지스터(Q)가 온 되면 트랜지스터(Q)의 콜렉터와 에미터가 도통되어 코일(T₁)양단에는 입력전압(vi)이 인가되므로 코일(T₁)에 흐르는 전류(i)는로 된다.

여기서 L은 코일(T₁)의 인덕턴스, t는 트랜지스터(Q)가 "온"된후의 시간이다.

이러한 상태에서 코일(T₁)의 전압극성은 "0"의 표시와 이같되며 트랜지스터(Q)가 온 되어 있는 동안 코일(T₁)에 축적되는 에너지는으로 되고 이 에너지는 트랜지스터(Q)가 오프된후 다이오드(D₂)를 통하여 부하(3)에 공급된다.

따라서 트랜지스터(Q)가 온 되었다가 오프되면 코일(T₁)의 전압극성은 "ㅁ"의 표시와 같이 반전되므로 트랜지스터(Q)의 콜렉터 전압은 입력전압(vi)에다가 코일(T₁)의 양단 전압을 더한 값이 되며 이를 수식으로 나타내면으로 된다.

이를 살펴보면, 출력전압은 입력전압보다 높은 값이 되며 출력전압(Vo)은 트랜지스터(Q)의 온시간(Ton)과 오프 시간(Toff)에 따라 제어됨을 알수 있다.

한편 출력전압(Vo)이 변동하면 오차 전압검출회로(2)에 의하여 오차 전압이 검출되어 펄스폭변조회로(PWM)에 가해서 펄스폭을 제어하여 트랜지스터(Q)의 온, 오프 시간(Ton, Toff)을 제어 하므로서 출력전압을 안정화시키도록 하였다.

이와같은 종래의 방식에서 트랜지스터(Q)가 온하여 코일(T₁)에 축적된 에너지는 트랜지스터(Q)가 오프 하였을때 방출을 하게 되는데 이때 에너지의 완전한 방출이 이루어지지 않으면 코일(T₁)에는 잔류에너지가 누적되어 자기 포화를 일으키게 되고 코일의 인덕턴스 값을 저하시키게 되므로 트랜지지터(Q)에는 과전류가 흐르게되어 전원 장치의 효율은 급격히 저하되며 트랜지스터(Q)는 열폭주(thrmal runaway)를 일으켜 파손 되기 쉽게된다.

그러므로 종래의 방식에서는 코일(T₁)에 축적된 에너지가 완전히 방출되도록 하기 위하여 완전 방출의 조건을 만족하는 펄스폭 제어 기능을 갖도록 펄스폭 제어회로(PWM)를 구성 하여야 하므로 회로의 구성이 매우 복잡하게 되며, 또한 별도의 톱니파 발진회로(OSC)등이 필요하게 되는 결점이 있었던 것이다.

본 고안은 이러한 점을 감안하여 매우 간단한 제어 회로로 종래의 결점을 해결한 것으로서 제2도에 의하여 살펴보면 다음과 같다.

입력단자(a)에 입력전압(vi)이인가되면 저항(R)을 통하여 트랜지스터(Q)의 베이스에 전류가 흐르기 시작하여 콜렉터에는 증폭된 전류가 트랜스(T)의 1차권선(T₁)을 통하여 흐르고 따라서 1차권선(T₁)의 전압극성은 "0"의 표시와 같이 되므로 2차 권선(T₂)에도 "0"의 표시의 극성이 나타나게되며 이러한 2차 권선(T₂)의 양단에 유기된 전압에 의하여 전류제어회로(1)를 통하여 트랜지스터(Q)의 베이스에 전류가 흐르게 되어 결국 트랜지스터(Q)의 베이스 전류는 그만큼 증가하게 되며 이에 따라 콜렉터 전류도 그 만큼 증폭되어 1차 권선(T₁)을 흐르게 되므로 2차 권선(T₂)에는 이에 대응하여 유기되는 전압이 증가하며 이로 인하여 전류 제어회로(1)를 통하여 흐르는 전류도 증가하므로 결과적으로 트랜지스터(Q)의 베이스 전류는 계속 증가하게 된다.

이와같은 정궤한 작용에 의하여 트랜지스터(Q)는 급격히 도통(ON)되어 트랜스의 1차 권선(T₁)양단에는 입력전압(vi)이 모두 걸리게 되어 코일(T₁)에 흐르는 전류로 되고 전류(i)는 시간(t)에 비례해서 증가하게 된다.

여기서 L은 1차 권선(T₁)의 인덕턴스 값이며, t는 트랜지스터(Q)가 온된 후의 시간이다. 그러다가 전류가 i-hfe. Ib로 되면 전류는 더 이상 증가하지 않게된다.

(hfe는 트랜지스터(Q)의 전류 증폭률)

전류가 더 이상 증가하지 않고 hfe. Ib의 값으로 포화상태가 되면 1차 권선(T₁)에도 양단에 걸리는 전압이 계속 증가하다가 더 이상 증가하지 않게 되므로 1차 권선(T₁)의 입장에서 보면 시간에 따라 전압이 감소하는 것과 같이 되어 2차권선(T₂)의 전압극성은 "W"의 표시와 같이 반전되며, 이로 인하여 전류제어 회로를통하여 트랜지스터(Q)로 흐르던 전류는 중단되고 대신에 다이오드(D₁)를 통하여 전류가 흐르게 되므로 다이오드(D₁)양단에 걸리는 전압에 의하여 트랜지스터(Q)의 베이스와 에미터 간에는 역 바이어스 전압이 걸리게되며 따라서트랜지스터(Q)는 급격히 오프된다.

트랜지스터(Q)가 오프되면 "온"되는 동안 1차 권선(T₁)에 축적되었던 에너지가 다이오드(D₂)를 통하여 부하(3)에 공급되는데 이때 1차 권선(T₁)의 전압극성은 "ㅁ"의 표시와 같이 되어 트랜지스터(Q)의 콜렉터 전위는 입력전압(vi)에다가 1차 권선 양단의 전압을 더한 값이 되며, 에너지가 완전히 방출되어 1차 권선(T₁)의 양단 전압이 완전히 "0"(zero)가 되면 최초의 상태와 같이 트랜지스터(Q)의 베이스에는 저항(R)을 통하여 전류가 공급되고 전술한 바와같이 정궤환 작용에 의하여 트랜지스터(Q)가 급격히 온되어 1차 권선(T₁)에 에너지가 축적되었다가 트랜지스터(Q)가 오프되면 부하(3)에 공급되는 과정을 반복하게 되며 따라서 출력전압(Vo)은로 되고 트랜지스터(Q)가 도통(ON)시에 1차 권선(T₁)에 흐르는 전류 i=Vi/Lxt이며 트랜지스터(Q)가 오프되는 순간의 전류이므로로 되며, 상기의 식에서 Vo∝Ton∝Ib의 관계를 알수 있어 결국 트랜지스터(Q)의 베이스 전류를 제어하여 출력전압을 제어할 수 있음을 알수 있는 것이다.

따라서 입력전압 및 부하의 변동이나 기타 요인에 의하여 출력전압(Vo)이 변동하면 오차 전압검출회로(2)에서 오차 전압을 검출하여 전류제어호로(1)에 신호를 전달하여 트랜지스터(Q)의 도통시간(To_n)이 제어되어 결국 출력전압을 일정하게 하여주는 것이다. 즉, Vo가 증가하면 트랜지스터(Q)의 베이스전류를 감소시키어 트랜지스터(Q)의 도통 시간이 짧아져서 출력전압을 그만큼 감소시키고 Vo가 감소하면 베이스 전류를 증가시키어 트랜지스터(Q)의 도통 시간을 길게하여 출력전압을 그만큼 증가시키어 항상 출력전압을 안정화시키는 것이다.

특히, 본 고안에서는 트랜지스터(Q)가 도통되는 동안 1차 권선(T₁)에 축적된 에너지가 트랜지스터(Q)의 오프시에 방출되는데 축적된 에너지가 완전히 방출되지 않으면 1차 권선(T₁)에 따른 2차권선(T₂)의 "ㅁ"의 표시의 전압 극성으로 인하여 트랜지스터(Q)는 계속 오프되도록 되어 있으므로 종래에서와 같이 잔류 에너지가 남아서 야기되는 문제점이 전혀 없으며 에너지가 완전히 방출되어 1차 권선(T₁)의 양단 전압이 완전히 "0"(zero)가 되면 이때 비로소 1, 2차 전압 극성이 "0"의 표시와 같이 되어 트랜지스터(Q)가 다시 도통되는 것이다.

제3도는 본 고안의 일실시 예로서 제2도에서 트랜스의 2차 권선(T₂)에 "0"의 표시와 같은 전압극성이 나타나는 경우 다이액(11), 저항(12)을 통하여 트랜지스터(Q)에 베이스 전류를 공급해주며 "ㅁ"의 표시와 같은 전압극성이 나타나는 경우에는 다이오드(D₁), 저항(12) 및 다이액(11)을 통하여 전류가 흐르게 되며 출력전압(Vo)이 증가하면 공지의 오차 전압 검출회로(2)에서 이를 감지하여 저항(14)을 통하여 트랜지스터(13)의 베이스에 공급되는 전류를 증가시키어 트랜스터(13)의 동가저항치를 감소시키어 트랜지스터(13)를 통하여 흐르는 전류를 증가시키므로 트랜지스터(Q)의 베이스 전류를 그 만큼 감소시키고 이로 인하여 트랜지스터(Q)의 도통 시간(Ton)을 감소 시키어 출력전압을 감소시키며 반대로 출력전압(Vo)이 감소되면 오차전압 검출회로(2)에서는 이를 감지하여 트랜지스터(13)의 베이스 전류를 감소시키어 트랜지스터(13)의 등가 저항치를 그 만큼 증가시키어 트랜지스터(13)을 통하여 흐르는 전류를 감소시키므로 결국 트랜지스터(Q)의 베이스 전류는 그 만큼 증가되어 출력전압을 증가시키므로 출력전압이 항상 일정하게 유지되도록 안정화시키게되며, 그 이외의 동작은 제2도와 동일하므로 생략한다.

이와같이 본 고안은 매우 간단한 제어회로를 구성하여 종래의 펄스폭 변조회로 및 톱니파 발진회로를 제거시켰으며 또한 축적된 에너지의 완전 방출이 자동적으로 이루어 지도록 되어 있어 종래와 같이 완전 방출 조건을 만족하는 회로의 구성이 불필요하게 되므로 신뢰성이 높아지고 제조원가가 절감 되어 작업성이 향상 되는 효과가 있는 것이다.

Claims

(정정) 승압형 안정화 전원 회로에 있어서, 트랜스(T)의 1차 권선(T₁)은 트랜지스터(Q)의 콜렉터에 접속시키고, 2차 권선(T₂)은 공지의 오차 전압검출 회로(2)에 접속된 전류제어회로(1)를 통하여 트랜지스터(Q)의 베이스 및 다이오드(D₁)에 연결 시켜 구성 됨을 특징으로 하는 승압형 안정화 전원회로.
(정정) 제1항에 있어서, 공지의 오차전압검출 회로(2)의 출력측에 접속된 트랜지스터(13)의 콜렉터와, 다이액(11)을 통하여 트랜스(T)의 2차 권선(T₂)에 접속된 저항(12)을 트랜지스터(Q)의 베이스에 접속하여 전류제어회로(1)를 구성시킴을 특징으로 하는 승압형 안정화 전원회로.