JP4595179B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4595179B2 JP4595179B2 JP2000236723A JP2000236723A JP4595179B2 JP 4595179 B2 JP4595179 B2 JP 4595179B2 JP 2000236723 A JP2000236723 A JP 2000236723A JP 2000236723 A JP2000236723 A JP 2000236723A JP 4595179 B2 JP4595179 B2 JP 4595179B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は電源回路に関し、特に、直流電源を安定化して出力する電源回路に関する。
【０００２】
【従来の技術】
従来より、直流電源を安定化して出力する電源回路がある。図５は、従来の電源回路の一例の回路構成図を示す。この電源回路は半導体集積化されている。
【０００３】
同図中、直流電源１０の正電極は外部入力端子１２に接続され、直流電源１０の負電極は接地されている。外部入力端子１２には出力ｐｎｐトランジスタＱ１のエミッタが接続されている。この出力トランジスタＱ１のベースはエラーアンプ１４の出力端子に接続されてエラー電圧を供給されており、出力トランジスタＱ１のコレクタは外部出力端子１６に接続されている。
【０００４】
外部出力端子１６には負荷抵抗Ｒｏの一端が外付けされると共に、エラーアンプ１４の発振を防止する位相補償用のコンデンサＣｏの一端が外付けされ、負荷抵抗Ｒｏ及びコンデンサＣｏの他端は接地されている。
【０００５】
また、外部出力端子１６は直列接続された抵抗Ｒ１，Ｒ２を介して接地されており、抵抗Ｒ１，Ｒ２の接続点はエラーアンプ１４の非反転入力端子に接続されている。エラーアンプ１４の反転入力端子には電圧源１８より基準電圧Ｖｒｅｆが供給されており、エラーアンプ１４は出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した電圧と基準電圧Ｖｒｅｆとを差動増幅してエラー電圧を生成する。このエラー電圧は出力トランジスタＱ１のベースに供給され、出力電圧Ｖｏが一定となるように出力トランジスタＱ１が駆動制御されている。
【０００６】
【発明が解決しようとする課題】
図６（Ａ），（Ｂ）に、従来の電源回路の起動時における入力電圧Ｖｉｎと出力電圧Ｖｏ、及び出力電流Ｉｏの波形図を示す。
【０００７】
上記従来の電源回路では、起動時にラッシュ電流Ｉｒｕｓｈが発生する。ラッシュ電流Ｉｒｕｓｈは、電源回路の外部出力端子１６に外付けされたコンデンサＣｏの充電電流であり、電源回路の出力電流の上限値となる。
【０００８】
従来の電源回路では、上記のラッシュ電流の発生により瞬断が発生するのを避けるため、入力側の直流電源１０はラッシュ電流以上の電流能力を必要とされており、このために価格も高くなるという問題があった。
【０００９】
本発明は、上記の点に鑑みなされたもので、入力側の直流電源の電流能力を削減でき、かつ、ラッシュ電流による瞬断という不具合の発生を防止することができる電源回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、出力トランジスタ（Ｑ１）を通して出力端子（１６）から負荷に直流電源を供給し、前記出力端子（１６）の電圧を基準電圧と比較して得たエラー電圧に応じて前記出力端子（１６）の電圧が一定となるよう前記出力トランジスタ（Ｑ１）を駆動制御する電源回路において、
前記出力トランジスタ（Ｑ１）に流れる電流を検出する電流検出回路（Ｑ２）と、
起動時に、前記電流検出回路（Ｑ２）で検出した電流に応じて前記出力トランジスタ（Ｑ１）の駆動を抑制するソフトスタート回路（２０）を有し、
前記ソフトスタート回路（２０）は、起動時に前記出力端子（１６）の電圧を複数の抵抗（Ｒ１０，Ｒ１１）で分圧した電圧を印加されて充電されるコンデンサ（Ｃｓｓ）と、
前記出力端子（１６）が短絡したときオンして前記コンデンサ（Ｃｓｓ）を放電するトランジスタ（Ｑ５）を有し、
前記コンデンサ（Ｃｓｓ）が充電されるまでの時間だけ前記出力トランジスタ（Ｑ１）の駆動を抑制する。
【００１１】
このように、起動時に、出力トランジスタ（Ｑ１）に流れる電流に応じて出力トランジスタ（Ｑ１）の駆動を抑制することにより、起動時のラッシュ電流を抑制することができ、入力側の直流電源の電流能力が小さくても、ラッシュ電流による瞬断の発生を防止することができる。
【００１３】
また、コンデンサ（Ｃｓｓ）が充電されるまでの時間だけ出力トランジスタ（Ｑ１）の駆動を抑制するため、起動時のみソフトスタート回路（２０）を動作させ、定常状態は動作しないようにすることができる。
【００１５】
また、出力端子（１６）が短絡したときトランジスタ（Ｑ５）をオンしてコンデンサ（Ｃｓｓ）を放電するため、短絡から復帰したとき、再びソフトスタート回路（２０）を動作させることができる。
【００１６】
請求項２に記載の発明は、請求項１記載の電源回路において、
前記出力端子（１６）が短絡したとき、前記電流検出回路（Ｑ２）で検出した電流に応じて前記出力トランジスタ（Ｑ１）の駆動を抑制するカレントリミット回路（２２）を有する。
【００１７】
このように、出力端子（１６）が短絡したとき電流検出回路（Ｑ２）で検出した電流に応じて出力トランジスタ（Ｑ１）の駆動を抑制するため、出力端子（１６）が短絡したときの出力電流を抑制することができる。
【００１８】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００１９】
【発明の実施の形態】
図１は本発明の電源回路の一実施例のブロック構成図、図２はその回路構成図を示す。この電源回路は半導体集積化されており、図４と同一部分には同一符号を付す。
【００２０】
図１及び図２において、直流電源１０の正電極は外部入力端子１２に接続され、直流電源１０の負電極は接地されている。外部入力端子１２には出力ｐｎｐトランジスタＱ１のエミッタ及び電流検出ｐｎｐトランジスタＱ２（電流検出回路）のエミッタが接続されている。上記トランジスタＱ１，Ｑ２それぞれのエミッタ面積は、ｎ：１（ｎは正の実数）の関係とされている。トランジスタＱ１，Ｑ２のベースはドライブ用のｎｐｎトランジスタＱ３のコレクタに接続されている。トランジスタＱ１のコレクタは外部出力端子１６に接続されると共に、ソフトスタート回路２０の抵抗Ｒ１０とトランジスタＱ５、及びカレントリミット回路２２の抵抗Ｒ１２に接続されている。
【００２１】
トランジスタＱ３のエミッタは接地され、ベースはエラーアンプ１４の出力端子及びソフトスタート回路２０のトランジスタＱ７に接続されてエラー電圧を供給されている。
【００２２】
外部出力端子１６には負荷抵抗Ｒｏの一端が外付けされると共に、エラーアンプ１４の発振を防止する位相補償用のコンデンサＣｏの一端が外付けされ、負荷抵抗Ｒｏ及びコンデンサＣｏの他端は接地されている。
【００２３】
また、外部出力端子１６は直列接続された抵抗Ｒ１，Ｒ２を介して接地されており、抵抗Ｒ１，Ｒ２の接続点はエラーアンプ１４を構成するアンプ部１４ａの非反転入力端子に接続されている。エラーアンプ１４は、図２に示すアンプ部１４ａと、ドライブ用トランジスタＱ３とから構成されており、アンプ部１４ａの反転入力端子には電圧源１８より基準電圧Ｖｒｅｆが供給されている。おり、アンプ部１４ａは出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した電圧と基準電圧Ｖｒｅｆとを差動増幅してエラー電圧を生成する。このエラー電圧はドライブ用のトランジスタＱ３のベースに供給され、トランジスタＱ３のコレクタ電流が出力トランジスタＱ１及び電流検出トランジスタＱ２のベースに供給されており、エラーアンプ１４は出力電圧Ｖｏが一定となるように出力トランジスタＱ１を駆動制御している。また、電流検出トランジスタＱ２は、出力トランジスタＱ１のコレクタ電流を検出して、その１／ｎのコレクタ電流を流す。
【００２４】
ソフトスタート回路２０は、抵抗Ｒ１０，Ｒ１１とトランジスタＱ４〜Ｑ７と外付けのコンデンサＣｓｓから構成されている。直列接続された抵抗Ｒ１０，Ｒ１１はトランジスタＱ１のコレクタと接地間に接続されている。抵抗Ｒ１０，Ｒ１１の接続点にはｐｎｐトランジスタＱ４のベース及びｐｎｐトランジスタＱ５のエミッタが接続されると共に、外部端子２４を介してコンデンサＣｓｓの一端が接続されている。コンデンサＣｓｓの他端は接地されている。
【００２５】
トランジスタＱ４はエミッタをトランジスタＱ２のコレクタに接続され、コレクタをｎｐｎトランジスタＱ６のコレクタ及びベースに接続されている。トランジスタＱ５はベースをトランジスタＱ１のコレクタに接続され、コレクタを接地されている。
【００２６】
トランジスタＱ６のベースはｎｐｎトランジスタＱ７のベースと共通接続されている。トランジスタＱ６，Ｑ７それぞれのエミッタは接地されてカレントミラー回路を構成しており、トランジスタＱ７のコレクタはトランジスタＱ３のベースに接続されている。
【００２７】
カレントリミット回路２２は、抵抗Ｒ１２，Ｒ１３とトランジスタＱ８〜Ｑ１０から構成されている。直列接続された抵抗Ｒ１２，Ｒ１３はトランジスタＱ１のコレクタと接地間に接続されている。抵抗Ｒ１２，Ｒ１３の接続点にはｐｎｐトランジスタＱ８のベースが接続されている。トランジスタＱ８はエミッタをトランジスタＱ２のコレクタに接続され、コレクタをｎｐｎトランジスタＱ９のコレクタ及びベースに接続されている。
【００２８】
なお、抵抗Ｒ１０〜Ｒ１３それぞれの抵抗値は、例えばＲ１０＝Ｒ１２，Ｒ１１＞Ｒ１３とされ、抵抗Ｒ１０，Ｒ１１の接続点の電位が抵抗Ｒ１２，Ｒ１３の接続点の電位より高くなるように設定されている。
【００２９】
トランジスタＱ９のベースはｎｐｎトランジスタＱ１０のベースと共通接続されている。トランジスタＱ９，Ｑ１０それぞれのエミッタは接地されてカレントミラー回路を構成しており、トランジスタＱ１０のコレクタはトランジスタＱ３のベースに接続されている。
【００３０】
ここで、電源回路の起動時には、コンデンサＣｓｓは放電されて外部端子２４の電圧Ｖｓｓは０Ｖであるため、ソフトスタート回路２０のトランジスタＱ４がオンする。このため、トランジスタＱ１から外部出力端子１６を通してコンデンサＣｏに流れ込むラッシュ電流Ｉｒｕｓｈの１／ｎの電流がトランジスタＱ２のコレクタ電流となり、この電流はトランジスタＱ４，Ｑ６の経路を流れ、トランジスタＱ６のコレクタ電流と同量のコレクタ電流がカレントミラーを構成するトランジスタＱ７に流れる。このため、トランジスタＱ３のベース電位が低下し、トランジスタＱ３のコレクタ電流が低減され、これによって、ラッシュ電流Ｉｒｕｓｈが抑制される。
【００３１】
ラッシュ電流Ｉｒｕｓｈの抑制期間は、抵抗Ｒ１０とコンデンサＣｓｓによる時定数で決まるため、出力電圧Ｖｏに応じてコンデンサＣｓｓの容量を適宜選択することにより、ラッシュ電流Ｉｒｕｓｈが負荷抵抗Ｒｏに定常的に流れる負荷電流Ｉｏを越えないように設定することができる。図３（Ａ），（Ｂ）に、電源回路の起動時における、外部入力端子１２の入力電圧Ｖｉｎと、外部端子２４の電圧Ｖｓｓと、外部出力端子１６の出力電圧Ｖｏの波形図、及び外部出力端子１６の出力電流Ｉｏの波形図を示す。
【００３２】
定常状態においては、コンデンサＣｓｓが充電されているためトランジスタＱ４がオフし、ソフトスタート回路２０は動作を停止する。この状態から図４（Ａ）に示すように、例えば外部出力端子１６が短絡して接地レベルとなった場合、抵抗Ｒ１０，Ｒ１１の接続点の電位が抵抗Ｒ１２，Ｒ１３の接続点の電位より高くなるように設定されているため、カレントリミット回路２２のトランジスタＱ８がオンする。
【００３３】
トランジスタＱ８のオンによって、トランジスタＱ１のコレクタ電流の１／ｎの電流がトランジスタＱ２のコレクタ電流となり、この電流はトランジスタＱ８，Ｑ９の経路を流れ、トランジスタＱ９のコレクタ電流と同量のコレクタ電流がカレントミラーを構成するトランジスタＱ１０に流れる。このため、トランジスタＱ３のベース電位が低下し、トランジスタＱ３のコレクタ電流が低減され、これによって、トランジスタＱ１のコレクタ電流は、図４（Ｂ）に示すように電流Ｉｃｌに制限される。
【００３４】
また、外部出力端子１６の電位が低下するためにソフトスタート回路２０のトランジスタＱ５がオンし、コンデンサＣｓｓが放電される。これによって、外部出力端子１６の短絡から復帰したときのソフトスタート回路２０の速やかな動作が可能となる。
【００３５】
このように、ソフトスタート回路２０を設けることにより、入力側の直流電源１０の電流能力が小さくても、ラッシュ電流による瞬断の発生を防止することができ、入力側の直流電源の電流能力を削減でき、直流電源のコストを低下することができる。
【００３６】
【発明の効果】
上述の如く、請求項１に記載の発明は、起動時に、出力トランジスタに流れる電流に応じて出力トランジスタの駆動を抑制することにより、起動時のラッシュ電流を抑制することができ、入力側の直流電源の電流能力が小さくても、ラッシュ電流による瞬断の発生を防止することができ、入力側の直流電源の電流能力を削減でき、直流電源のコストを低下することができる。
また、コンデンサが充電されるまでの時間だけ出力トランジスタの駆動を抑制するため、起動時のみソフトスタート回路を動作させ、定常状態は動作しないようにすることができる。
【００３８】
また、出力端子が短絡したときオンしてコンデンサを放電するため、短絡から復帰したとき、再びソフトスタート回路を動作させることができる。
【００３９】
請求項２に記載の発明は、出力端子が短絡したとき電流検出回路で検出した電流に応じて出力トランジスタの駆動を抑制するため、出力端子が短絡したときの出力電流を抑制することができる。
【図面の簡単な説明】
【図１】本発明の電源回路の一実施例のブロック構成図である。
【図２】本発明の電源回路の一実施例の回路構成図である。
【図３】電源回路の起動時における入力電圧Ｖｉｎと電圧Ｖｓｓと出力電圧Ｖｏ、及び出力電流Ｉｏの波形図である。
【図４】カレントリミット回路の動作を説明するための波形図である。
【図５】従来の電源回路の一例の回路構成図である。
【図６】従来の電源回路の起動時における入力電圧Ｖｉｎと出力電圧Ｖｏ、及び出力電流Ｉｏの波形図である。
【符号の説明】
１０ 直流電源
１２ 外部入力端子
１４ エラーアンプ
１４ａ アンプ部
１６ 外部出力端子
１８ 電圧源
２０ ソフトスタート回路
２２ カレントリミット回路
２４ 外部端子
Ｃｏ コンデンサ
Ｑ１ 出力トランジスタ
Ｑ２ 電流検出トランジスタ
Ｑ３〜Ｑ１０ トランジスタ
Ｒｏ 負荷抵抗
Ｒ１〜Ｒ１３ 抵抗
【発明の属する技術分野】
本発明は電源回路に関し、特に、直流電源を安定化して出力する電源回路に関する。
【０００２】
【従来の技術】
従来より、直流電源を安定化して出力する電源回路がある。図５は、従来の電源回路の一例の回路構成図を示す。この電源回路は半導体集積化されている。
【０００３】
同図中、直流電源１０の正電極は外部入力端子１２に接続され、直流電源１０の負電極は接地されている。外部入力端子１２には出力ｐｎｐトランジスタＱ１のエミッタが接続されている。この出力トランジスタＱ１のベースはエラーアンプ１４の出力端子に接続されてエラー電圧を供給されており、出力トランジスタＱ１のコレクタは外部出力端子１６に接続されている。
【０００４】
外部出力端子１６には負荷抵抗Ｒｏの一端が外付けされると共に、エラーアンプ１４の発振を防止する位相補償用のコンデンサＣｏの一端が外付けされ、負荷抵抗Ｒｏ及びコンデンサＣｏの他端は接地されている。
【０００５】
また、外部出力端子１６は直列接続された抵抗Ｒ１，Ｒ２を介して接地されており、抵抗Ｒ１，Ｒ２の接続点はエラーアンプ１４の非反転入力端子に接続されている。エラーアンプ１４の反転入力端子には電圧源１８より基準電圧Ｖｒｅｆが供給されており、エラーアンプ１４は出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した電圧と基準電圧Ｖｒｅｆとを差動増幅してエラー電圧を生成する。このエラー電圧は出力トランジスタＱ１のベースに供給され、出力電圧Ｖｏが一定となるように出力トランジスタＱ１が駆動制御されている。
【０００６】
【発明が解決しようとする課題】
図６（Ａ），（Ｂ）に、従来の電源回路の起動時における入力電圧Ｖｉｎと出力電圧Ｖｏ、及び出力電流Ｉｏの波形図を示す。
【０００７】
上記従来の電源回路では、起動時にラッシュ電流Ｉｒｕｓｈが発生する。ラッシュ電流Ｉｒｕｓｈは、電源回路の外部出力端子１６に外付けされたコンデンサＣｏの充電電流であり、電源回路の出力電流の上限値となる。
【０００８】
従来の電源回路では、上記のラッシュ電流の発生により瞬断が発生するのを避けるため、入力側の直流電源１０はラッシュ電流以上の電流能力を必要とされており、このために価格も高くなるという問題があった。
【０００９】
本発明は、上記の点に鑑みなされたもので、入力側の直流電源の電流能力を削減でき、かつ、ラッシュ電流による瞬断という不具合の発生を防止することができる電源回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、出力トランジスタ（Ｑ１）を通して出力端子（１６）から負荷に直流電源を供給し、前記出力端子（１６）の電圧を基準電圧と比較して得たエラー電圧に応じて前記出力端子（１６）の電圧が一定となるよう前記出力トランジスタ（Ｑ１）を駆動制御する電源回路において、
前記出力トランジスタ（Ｑ１）に流れる電流を検出する電流検出回路（Ｑ２）と、
起動時に、前記電流検出回路（Ｑ２）で検出した電流に応じて前記出力トランジスタ（Ｑ１）の駆動を抑制するソフトスタート回路（２０）を有し、
前記ソフトスタート回路（２０）は、起動時に前記出力端子（１６）の電圧を複数の抵抗（Ｒ１０，Ｒ１１）で分圧した電圧を印加されて充電されるコンデンサ（Ｃｓｓ）と、
前記出力端子（１６）が短絡したときオンして前記コンデンサ（Ｃｓｓ）を放電するトランジスタ（Ｑ５）を有し、
前記コンデンサ（Ｃｓｓ）が充電されるまでの時間だけ前記出力トランジスタ（Ｑ１）の駆動を抑制する。
【００１１】
このように、起動時に、出力トランジスタ（Ｑ１）に流れる電流に応じて出力トランジスタ（Ｑ１）の駆動を抑制することにより、起動時のラッシュ電流を抑制することができ、入力側の直流電源の電流能力が小さくても、ラッシュ電流による瞬断の発生を防止することができる。
【００１３】
また、コンデンサ（Ｃｓｓ）が充電されるまでの時間だけ出力トランジスタ（Ｑ１）の駆動を抑制するため、起動時のみソフトスタート回路（２０）を動作させ、定常状態は動作しないようにすることができる。
【００１５】
また、出力端子（１６）が短絡したときトランジスタ（Ｑ５）をオンしてコンデンサ（Ｃｓｓ）を放電するため、短絡から復帰したとき、再びソフトスタート回路（２０）を動作させることができる。
【００１６】
請求項２に記載の発明は、請求項１記載の電源回路において、
前記出力端子（１６）が短絡したとき、前記電流検出回路（Ｑ２）で検出した電流に応じて前記出力トランジスタ（Ｑ１）の駆動を抑制するカレントリミット回路（２２）を有する。
【００１７】
このように、出力端子（１６）が短絡したとき電流検出回路（Ｑ２）で検出した電流に応じて出力トランジスタ（Ｑ１）の駆動を抑制するため、出力端子（１６）が短絡したときの出力電流を抑制することができる。
【００１８】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００１９】
【発明の実施の形態】
図１は本発明の電源回路の一実施例のブロック構成図、図２はその回路構成図を示す。この電源回路は半導体集積化されており、図４と同一部分には同一符号を付す。
【００２０】
図１及び図２において、直流電源１０の正電極は外部入力端子１２に接続され、直流電源１０の負電極は接地されている。外部入力端子１２には出力ｐｎｐトランジスタＱ１のエミッタ及び電流検出ｐｎｐトランジスタＱ２（電流検出回路）のエミッタが接続されている。上記トランジスタＱ１，Ｑ２それぞれのエミッタ面積は、ｎ：１（ｎは正の実数）の関係とされている。トランジスタＱ１，Ｑ２のベースはドライブ用のｎｐｎトランジスタＱ３のコレクタに接続されている。トランジスタＱ１のコレクタは外部出力端子１６に接続されると共に、ソフトスタート回路２０の抵抗Ｒ１０とトランジスタＱ５、及びカレントリミット回路２２の抵抗Ｒ１２に接続されている。
【００２１】
トランジスタＱ３のエミッタは接地され、ベースはエラーアンプ１４の出力端子及びソフトスタート回路２０のトランジスタＱ７に接続されてエラー電圧を供給されている。
【００２２】
外部出力端子１６には負荷抵抗Ｒｏの一端が外付けされると共に、エラーアンプ１４の発振を防止する位相補償用のコンデンサＣｏの一端が外付けされ、負荷抵抗Ｒｏ及びコンデンサＣｏの他端は接地されている。
【００２３】
また、外部出力端子１６は直列接続された抵抗Ｒ１，Ｒ２を介して接地されており、抵抗Ｒ１，Ｒ２の接続点はエラーアンプ１４を構成するアンプ部１４ａの非反転入力端子に接続されている。エラーアンプ１４は、図２に示すアンプ部１４ａと、ドライブ用トランジスタＱ３とから構成されており、アンプ部１４ａの反転入力端子には電圧源１８より基準電圧Ｖｒｅｆが供給されている。おり、アンプ部１４ａは出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した電圧と基準電圧Ｖｒｅｆとを差動増幅してエラー電圧を生成する。このエラー電圧はドライブ用のトランジスタＱ３のベースに供給され、トランジスタＱ３のコレクタ電流が出力トランジスタＱ１及び電流検出トランジスタＱ２のベースに供給されており、エラーアンプ１４は出力電圧Ｖｏが一定となるように出力トランジスタＱ１を駆動制御している。また、電流検出トランジスタＱ２は、出力トランジスタＱ１のコレクタ電流を検出して、その１／ｎのコレクタ電流を流す。
【００２４】
ソフトスタート回路２０は、抵抗Ｒ１０，Ｒ１１とトランジスタＱ４〜Ｑ７と外付けのコンデンサＣｓｓから構成されている。直列接続された抵抗Ｒ１０，Ｒ１１はトランジスタＱ１のコレクタと接地間に接続されている。抵抗Ｒ１０，Ｒ１１の接続点にはｐｎｐトランジスタＱ４のベース及びｐｎｐトランジスタＱ５のエミッタが接続されると共に、外部端子２４を介してコンデンサＣｓｓの一端が接続されている。コンデンサＣｓｓの他端は接地されている。
【００２５】
トランジスタＱ４はエミッタをトランジスタＱ２のコレクタに接続され、コレクタをｎｐｎトランジスタＱ６のコレクタ及びベースに接続されている。トランジスタＱ５はベースをトランジスタＱ１のコレクタに接続され、コレクタを接地されている。
【００２６】
トランジスタＱ６のベースはｎｐｎトランジスタＱ７のベースと共通接続されている。トランジスタＱ６，Ｑ７それぞれのエミッタは接地されてカレントミラー回路を構成しており、トランジスタＱ７のコレクタはトランジスタＱ３のベースに接続されている。
【００２７】
カレントリミット回路２２は、抵抗Ｒ１２，Ｒ１３とトランジスタＱ８〜Ｑ１０から構成されている。直列接続された抵抗Ｒ１２，Ｒ１３はトランジスタＱ１のコレクタと接地間に接続されている。抵抗Ｒ１２，Ｒ１３の接続点にはｐｎｐトランジスタＱ８のベースが接続されている。トランジスタＱ８はエミッタをトランジスタＱ２のコレクタに接続され、コレクタをｎｐｎトランジスタＱ９のコレクタ及びベースに接続されている。
【００２８】
なお、抵抗Ｒ１０〜Ｒ１３それぞれの抵抗値は、例えばＲ１０＝Ｒ１２，Ｒ１１＞Ｒ１３とされ、抵抗Ｒ１０，Ｒ１１の接続点の電位が抵抗Ｒ１２，Ｒ１３の接続点の電位より高くなるように設定されている。
【００２９】
トランジスタＱ９のベースはｎｐｎトランジスタＱ１０のベースと共通接続されている。トランジスタＱ９，Ｑ１０それぞれのエミッタは接地されてカレントミラー回路を構成しており、トランジスタＱ１０のコレクタはトランジスタＱ３のベースに接続されている。
【００３０】
ここで、電源回路の起動時には、コンデンサＣｓｓは放電されて外部端子２４の電圧Ｖｓｓは０Ｖであるため、ソフトスタート回路２０のトランジスタＱ４がオンする。このため、トランジスタＱ１から外部出力端子１６を通してコンデンサＣｏに流れ込むラッシュ電流Ｉｒｕｓｈの１／ｎの電流がトランジスタＱ２のコレクタ電流となり、この電流はトランジスタＱ４，Ｑ６の経路を流れ、トランジスタＱ６のコレクタ電流と同量のコレクタ電流がカレントミラーを構成するトランジスタＱ７に流れる。このため、トランジスタＱ３のベース電位が低下し、トランジスタＱ３のコレクタ電流が低減され、これによって、ラッシュ電流Ｉｒｕｓｈが抑制される。
【００３１】
ラッシュ電流Ｉｒｕｓｈの抑制期間は、抵抗Ｒ１０とコンデンサＣｓｓによる時定数で決まるため、出力電圧Ｖｏに応じてコンデンサＣｓｓの容量を適宜選択することにより、ラッシュ電流Ｉｒｕｓｈが負荷抵抗Ｒｏに定常的に流れる負荷電流Ｉｏを越えないように設定することができる。図３（Ａ），（Ｂ）に、電源回路の起動時における、外部入力端子１２の入力電圧Ｖｉｎと、外部端子２４の電圧Ｖｓｓと、外部出力端子１６の出力電圧Ｖｏの波形図、及び外部出力端子１６の出力電流Ｉｏの波形図を示す。
【００３２】
定常状態においては、コンデンサＣｓｓが充電されているためトランジスタＱ４がオフし、ソフトスタート回路２０は動作を停止する。この状態から図４（Ａ）に示すように、例えば外部出力端子１６が短絡して接地レベルとなった場合、抵抗Ｒ１０，Ｒ１１の接続点の電位が抵抗Ｒ１２，Ｒ１３の接続点の電位より高くなるように設定されているため、カレントリミット回路２２のトランジスタＱ８がオンする。
【００３３】
トランジスタＱ８のオンによって、トランジスタＱ１のコレクタ電流の１／ｎの電流がトランジスタＱ２のコレクタ電流となり、この電流はトランジスタＱ８，Ｑ９の経路を流れ、トランジスタＱ９のコレクタ電流と同量のコレクタ電流がカレントミラーを構成するトランジスタＱ１０に流れる。このため、トランジスタＱ３のベース電位が低下し、トランジスタＱ３のコレクタ電流が低減され、これによって、トランジスタＱ１のコレクタ電流は、図４（Ｂ）に示すように電流Ｉｃｌに制限される。
【００３４】
また、外部出力端子１６の電位が低下するためにソフトスタート回路２０のトランジスタＱ５がオンし、コンデンサＣｓｓが放電される。これによって、外部出力端子１６の短絡から復帰したときのソフトスタート回路２０の速やかな動作が可能となる。
【００３５】
このように、ソフトスタート回路２０を設けることにより、入力側の直流電源１０の電流能力が小さくても、ラッシュ電流による瞬断の発生を防止することができ、入力側の直流電源の電流能力を削減でき、直流電源のコストを低下することができる。
【００３６】
【発明の効果】
上述の如く、請求項１に記載の発明は、起動時に、出力トランジスタに流れる電流に応じて出力トランジスタの駆動を抑制することにより、起動時のラッシュ電流を抑制することができ、入力側の直流電源の電流能力が小さくても、ラッシュ電流による瞬断の発生を防止することができ、入力側の直流電源の電流能力を削減でき、直流電源のコストを低下することができる。
また、コンデンサが充電されるまでの時間だけ出力トランジスタの駆動を抑制するため、起動時のみソフトスタート回路を動作させ、定常状態は動作しないようにすることができる。
【００３８】
また、出力端子が短絡したときオンしてコンデンサを放電するため、短絡から復帰したとき、再びソフトスタート回路を動作させることができる。
【００３９】
請求項２に記載の発明は、出力端子が短絡したとき電流検出回路で検出した電流に応じて出力トランジスタの駆動を抑制するため、出力端子が短絡したときの出力電流を抑制することができる。
【図面の簡単な説明】
【図１】本発明の電源回路の一実施例のブロック構成図である。
【図２】本発明の電源回路の一実施例の回路構成図である。
【図３】電源回路の起動時における入力電圧Ｖｉｎと電圧Ｖｓｓと出力電圧Ｖｏ、及び出力電流Ｉｏの波形図である。
【図４】カレントリミット回路の動作を説明するための波形図である。
【図５】従来の電源回路の一例の回路構成図である。
【図６】従来の電源回路の起動時における入力電圧Ｖｉｎと出力電圧Ｖｏ、及び出力電流Ｉｏの波形図である。
【符号の説明】
１０ 直流電源
１２ 外部入力端子
１４ エラーアンプ
１４ａ アンプ部
１６ 外部出力端子
１８ 電圧源
２０ ソフトスタート回路
２２ カレントリミット回路
２４ 外部端子
Ｃｏ コンデンサ
Ｑ１ 出力トランジスタ
Ｑ２ 電流検出トランジスタ
Ｑ３〜Ｑ１０ トランジスタ
Ｒｏ 負荷抵抗
Ｒ１〜Ｒ１３ 抵抗
Claims (2)
- 出力トランジスタを通して出力端子から負荷に直流電源を供給し、前記出力端子の電圧を基準電圧と比較して得たエラー電圧に応じて前記出力端子の電圧が一定となるよう前記出力トランジスタを駆動制御する電源回路において、
前記出力トランジスタに流れる電流を検出する電流検出回路と、
起動時に、前記電流検出回路で検出した電流に応じて前記出力トランジスタの駆動を抑制するソフトスタート回路を有し、
前記ソフトスタート回路は、起動時に前記出力端子の電圧を複数の抵抗で分圧した電圧を印加されて充電されるコンデンサと、
前記出力端子が短絡したときオンして前記コンデンサを放電するトランジスタを有し、
前記コンデンサが充電されるまでの時間だけ前記出力トランジスタの駆動を抑制することを特徴とする電源回路。 - 請求項１記載の電源回路において、
前記出力端子が短絡したとき、前記電流検出回路で検出した電流に応じて前記出力トランジスタの駆動を抑制するカレントリミット回路を
有することを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000236723A JP4595179B2 (ja) | 2000-08-04 | 2000-08-04 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000236723A JP4595179B2 (ja) | 2000-08-04 | 2000-08-04 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002049430A JP2002049430A (ja) | 2002-02-15 |
| JP4595179B2 true JP4595179B2 (ja) | 2010-12-08 |
Family
ID=18728724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000236723A Expired - Fee Related JP4595179B2 (ja) | 2000-08-04 | 2000-08-04 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4595179B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053898A (ja) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 |
| JP5407510B2 (ja) | 2008-08-29 | 2014-02-05 | 株式会社リコー | 定電圧回路装置 |
| JP5516320B2 (ja) | 2010-10-21 | 2014-06-11 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
| JP6227598B2 (ja) | 2015-07-15 | 2017-11-08 | ファナック株式会社 | 後段にｄｃ−ｄｃコンバータを備えるデジタル制御電源 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10201095A (ja) * | 1996-12-27 | 1998-07-31 | Rohm Co Ltd | 電源回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3805056B2 (ja) * | 1997-03-26 | 2006-08-02 | ローム株式会社 | 電源回路 |
-
2000
- 2000-08-04 JP JP2000236723A patent/JP4595179B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10201095A (ja) * | 1996-12-27 | 1998-07-31 | Rohm Co Ltd | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002049430A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3963794B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3240216B2 (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| US6204646B1 (en) | Power supply device | |
| JP4640739B2 (ja) | 安定化直流電源装置 | |
| JP2001084044A (ja) | 電源装置 | |
| JPH07182055A (ja) | 安定化電源回路 | |
| JPH10201095A (ja) | 電源回路 | |
| JP4595179B2 (ja) | 電源回路 | |
| JPH0767325A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3542022B2 (ja) | レギュレータ | |
| JPS632418A (ja) | 電圧制御発振器 | |
| JP4677284B2 (ja) | 誤差増幅回路 | |
| JP2000245142A (ja) | スイッチング電源装置 | |
| JPS5935580A (ja) | 直流電動機の速度制御装置 | |
| JP4315959B2 (ja) | 電源装置 | |
| JP3036756B2 (ja) | 発振回路 | |
| JP3860089B2 (ja) | 直流安定化電源回路 | |
| JP2006174585A (ja) | 帰還回路 | |
| JP2001275346A (ja) | 電源装置 | |
| JP4524871B2 (ja) | 直流電圧変換回路 | |
| JP3469109B2 (ja) | 容量性負荷の駆動回路 | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JPH1169790A (ja) | スイッチング電源 | |
| JP3108965B2 (ja) | ブラシレスモータの駆動装置 | |
| JP3380845B2 (ja) | 直流安定化電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |