JPH10201095A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH10201095A JPH10201095A JP8351038A JP35103896A JPH10201095A JP H10201095 A JPH10201095 A JP H10201095A JP 8351038 A JP8351038 A JP 8351038A JP 35103896 A JP35103896 A JP 35103896A JP H10201095 A JPH10201095 A JP H10201095A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/908—Inrush current limiters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】起動スイッチによる電源立ち上げ時に過大電流
が流れないようにした電源回路を提供する。 【解決手段】電源ライン６とグランド電位点間に直列に
出力トランジスタＴｒと抵抗Ｒ１、Ｒ２が接続されてい
る。ａ点に出力端子４が接続されるとともに出力端子４
とグランド電位点との間にコンデンサ５が接続される。
起動スイッチ２の動作開始に応答して出力トランジスタ
Ｔｒが導通する。出力トランジスタＴｒの導通開始時に
該トランジスタに流れる電流を制限する過電流防止回路
が設けられている。この過電流防止回路はコンパレータ
３の出力電流の一部をグランド電位点へ側路する電流制
限回路１２を含んでいる。
が流れないようにした電源回路を提供する。 【解決手段】電源ライン６とグランド電位点間に直列に
出力トランジスタＴｒと抵抗Ｒ１、Ｒ２が接続されてい
る。ａ点に出力端子４が接続されるとともに出力端子４
とグランド電位点との間にコンデンサ５が接続される。
起動スイッチ２の動作開始に応答して出力トランジスタ
Ｔｒが導通する。出力トランジスタＴｒの導通開始時に
該トランジスタに流れる電流を制限する過電流防止回路
が設けられている。この過電流防止回路はコンパレータ
３の出力電流の一部をグランド電位点へ側路する電流制
限回路１２を含んでいる。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷回路に電力を
供給する電源回路に関するものである。
供給する電源回路に関するものである。
【０００２】
【従来の技術】図５は、従来の定電圧電源回路を示して
いる。同図において、電圧Ｖｃｃの電源ライン６とグラ
ンド電位点（基準電位点）との間に、ＰＮＰ型の出力ト
ランジスタＴｒと、第１、第２抵抗Ｒ１，Ｒ２が順次直
列に接続されるとともに、その出力トランジスタＴｒの
コレクタと第１抵抗Ｒ１の接続中点ａが出力端子４に接
続されている。
いる。同図において、電圧Ｖｃｃの電源ライン６とグラ
ンド電位点（基準電位点）との間に、ＰＮＰ型の出力ト
ランジスタＴｒと、第１、第２抵抗Ｒ１，Ｒ２が順次直
列に接続されるとともに、その出力トランジスタＴｒの
コレクタと第１抵抗Ｒ１の接続中点ａが出力端子４に接
続されている。
【０００３】また、第１、第２抵抗Ｒ１，Ｒ２の接続中
点ｂはコンパレータ３の非反転端子（＋）に接続されて
いる。コンパレータ３の反転端子（−）は抵抗Ｒoの一
端と起動スイッチ２の接続点ｄに接続されている。抵抗
Ｒoの他端はグランド電位点に接続され、スイッチ１２
の他端は定電流源１を介して電源ラインへ接続されてい
る。起動スイッチ２がＯＮしたときのｄ点の電圧をＶ1
とする。出力端子４には回路の発振防止用のコンデンサ
５が接続される。
点ｂはコンパレータ３の非反転端子（＋）に接続されて
いる。コンパレータ３の反転端子（−）は抵抗Ｒoの一
端と起動スイッチ２の接続点ｄに接続されている。抵抗
Ｒoの他端はグランド電位点に接続され、スイッチ１２
の他端は定電流源１を介して電源ラインへ接続されてい
る。起動スイッチ２がＯＮしたときのｄ点の電圧をＶ1
とする。出力端子４には回路の発振防止用のコンデンサ
５が接続される。
【０００４】尚、出力端子４に接続される負荷７（図７
参照）の容量もコンデンサ５と並列に入るが、説明の便
宜のため、ここではコンデンサ５にその負荷容量をも含
めて考えることにする。さて、上記のように構成された
電源回路は、スイッチ２のＯＮによって起動する。
参照）の容量もコンデンサ５と並列に入るが、説明の便
宜のため、ここではコンデンサ５にその負荷容量をも含
めて考えることにする。さて、上記のように構成された
電源回路は、スイッチ２のＯＮによって起動する。
【０００５】まず、スイッチ２のＯＮに伴ってコンパレ
ータ３の反転端子（−）にｄ点の電圧Ｖ1が印加される
と、コンパレータ３の出力はローレベルとなり、トラン
ジスタＴｒがＯＮしてコンデンサ５が急速充電される。
ｂ点の電圧がＶ1以上になると、コンパレータ３の出力
はハイレベルになり、出力トランジスタＴｒはＯＦＦす
るが、負荷７に電流が供給されるに従い、ｂ点の電位は
下がるので、再び出力トランジスタＴｒがＯＮする。つ
まり、出力トランジスタＴｒはｂ点の電圧（従って出力
端子４の電圧）が一定になるように動作する。
ータ３の反転端子（−）にｄ点の電圧Ｖ1が印加される
と、コンパレータ３の出力はローレベルとなり、トラン
ジスタＴｒがＯＮしてコンデンサ５が急速充電される。
ｂ点の電圧がＶ1以上になると、コンパレータ３の出力
はハイレベルになり、出力トランジスタＴｒはＯＦＦす
るが、負荷７に電流が供給されるに従い、ｂ点の電位は
下がるので、再び出力トランジスタＴｒがＯＮする。つ
まり、出力トランジスタＴｒはｂ点の電圧（従って出力
端子４の電圧）が一定になるように動作する。
【０００６】
【発明が解決しようとする課題】ところで、この従来回
路では、スイッチ２を投入して電源を立ち上げるとき
に、コンデンサ５に予め設定した最大電流が流れる。特
性図で示すと図６のように通常の出力負荷電流Ｉoより
も大きな電流Ｉmaxが流れ、グラフのＡ→Ｂ→Ｃ→Ｄの
順序でＤ点に至ることになる。
路では、スイッチ２を投入して電源を立ち上げるとき
に、コンデンサ５に予め設定した最大電流が流れる。特
性図で示すと図６のように通常の出力負荷電流Ｉoより
も大きな電流Ｉmaxが流れ、グラフのＡ→Ｂ→Ｃ→Ｄの
順序でＤ点に至ることになる。
【０００７】このように、起動時に最大電流Ｉmaxが流
れると、電流の入力系統、即ち電源ライン６を不安定な
状態にする。このため、例えば電源ライン６に接続され
ている他の回路８、９の誤動作を引き起こしたりする虞
れがあった。例えば、回路８又は９がマイクロコンピュ
ータを含んでいる場合には、そのマイクロコンピュータ
をリセットしてしまうことがあった。
れると、電流の入力系統、即ち電源ライン６を不安定な
状態にする。このため、例えば電源ライン６に接続され
ている他の回路８、９の誤動作を引き起こしたりする虞
れがあった。例えば、回路８又は９がマイクロコンピュ
ータを含んでいる場合には、そのマイクロコンピュータ
をリセットしてしまうことがあった。
【０００８】本発明は、このような点に鑑みなされたも
のであって、起動スイッチによる電源立ち上げ時に過大
電流が流れないようにした電源回路を提供することを目
的とする。
のであって、起動スイッチによる電源立ち上げ時に過大
電流が流れないようにした電源回路を提供することを目
的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、電源ラインと基準電位点間に直列に順次
接続されたトランジスタと抵抗との接続点に出力端子が
接続されるとともに前記出力端子と前記基準電位点との
間にコンデンサが接続され、起動スイッチの動作開始に
応答して前記トランジスタが導通するように構成された
電源回路において、前記トランジスタの導通開始時に該
トランジスタに流れる電流を制限する過電流防止回路を
設けている。
め本発明では、電源ラインと基準電位点間に直列に順次
接続されたトランジスタと抵抗との接続点に出力端子が
接続されるとともに前記出力端子と前記基準電位点との
間にコンデンサが接続され、起動スイッチの動作開始に
応答して前記トランジスタが導通するように構成された
電源回路において、前記トランジスタの導通開始時に該
トランジスタに流れる電流を制限する過電流防止回路を
設けている。
【００１０】また、本発明では、電源ラインと基準電位
点の間にＰＮＰ型の出力トランジスタと第１、第２抵抗
が順次直列に接続され、前記出力トランジスタのコレク
タと第１抵抗の接続点に出力端子が接続され、該出力端
子と前記基準電位点間にコンデンサが接続され、前記出
力トランジスタのベースにコンパレータの出力が接続さ
れ、前記第１、第２抵抗の接続中点に生じる電圧が前記
コンパレータの入力として与えられ、起動スイッチＯＮ
時に該コンパレータの他入力として所定の直流電圧が与
えられる定電圧電源回路において、前記起動スイッチの
投入による起動時に、前記出力トランジスタの出力電流
を制限する過電流防止回路を設けている。
点の間にＰＮＰ型の出力トランジスタと第１、第２抵抗
が順次直列に接続され、前記出力トランジスタのコレク
タと第１抵抗の接続点に出力端子が接続され、該出力端
子と前記基準電位点間にコンデンサが接続され、前記出
力トランジスタのベースにコンパレータの出力が接続さ
れ、前記第１、第２抵抗の接続中点に生じる電圧が前記
コンパレータの入力として与えられ、起動スイッチＯＮ
時に該コンパレータの他入力として所定の直流電圧が与
えられる定電圧電源回路において、前記起動スイッチの
投入による起動時に、前記出力トランジスタの出力電流
を制限する過電流防止回路を設けている。
【００１１】上記の構成によると、トランジスタの導通
開始時に出力電流としては、制限された電流が流れてコ
ンデンサを充電することになる。そのため、コンデンサ
の充電に少し時間はかかるものの、過大電流は流れない
ので、電源の入力系統は不安定にならない。
開始時に出力電流としては、制限された電流が流れてコ
ンデンサを充電することになる。そのため、コンデンサ
の充電に少し時間はかかるものの、過大電流は流れない
ので、電源の入力系統は不安定にならない。
【００１２】
【発明の実施の形態】本発明の実施形態を示す図１にお
いて、図５の従来例と同一部分には同一の符号を付して
ある。本実施形態では、エミッタが電源ライン６に接続
され、ベースがコンパレータ３の出力に接続されたＰＮ
Ｐ型のトランジスタＱ２を設けている。このトランジス
タＱ２と出力トランジスタＴｒの電流比は１：ｎ（ｎ＞
１）としている。１２は、コンパレータ３の出力電流を
制限し、それによって出力トランジスタＴｒの出力電流
を制限する電流制限回路である。
いて、図５の従来例と同一部分には同一の符号を付して
ある。本実施形態では、エミッタが電源ライン６に接続
され、ベースがコンパレータ３の出力に接続されたＰＮ
Ｐ型のトランジスタＱ２を設けている。このトランジス
タＱ２と出力トランジスタＴｒの電流比は１：ｎ（ｎ＞
１）としている。１２は、コンパレータ３の出力電流を
制限し、それによって出力トランジスタＴｒの出力電流
を制限する電流制限回路である。
【００１３】１０は、所定の直流電圧Ｖ2と出力端子４
の電圧を比較するコンパレータであり、１１は出力端子
４の電圧ＶoがＶ2になるまで電流制限回路１２の電流制
限動作を許容し、電圧ＶoがＶ2になると、電流制限回路
１２の電流制限動作を解除する遅延回路である。このよ
うに、コンパレータ１０、遅延回路１１、電流制限回路
１２は電源立ち上げ時の過電流を防止する過電流防止回
路を構成している。
の電圧を比較するコンパレータであり、１１は出力端子
４の電圧ＶoがＶ2になるまで電流制限回路１２の電流制
限動作を許容し、電圧ＶoがＶ2になると、電流制限回路
１２の電流制限動作を解除する遅延回路である。このよ
うに、コンパレータ１０、遅延回路１１、電流制限回路
１２は電源立ち上げ時の過電流を防止する過電流防止回
路を構成している。
【００１４】図３は図１において、上記コンパレータ
３、遅延回路１１、電流制限回路１２を詳細に表わした
場合の回路図を示している。まず、コンパレータ３は定
電流源１６と、その定電流源１６にエミッタが共通に接
続された一対のＰＮＰ型のトランジスタＴ1、Ｔ2と、ト
ランジスタＴ1、Ｔ2のコレクタに接続されて、カレント
ミラー回路を成す一対のＮＰＮ型のトランジスタＴ3、
Ｔ4と、出力用のトランジスタＴ5とから構成されてい
る。
３、遅延回路１１、電流制限回路１２を詳細に表わした
場合の回路図を示している。まず、コンパレータ３は定
電流源１６と、その定電流源１６にエミッタが共通に接
続された一対のＰＮＰ型のトランジスタＴ1、Ｔ2と、ト
ランジスタＴ1、Ｔ2のコレクタに接続されて、カレント
ミラー回路を成す一対のＮＰＮ型のトランジスタＴ3、
Ｔ4と、出力用のトランジスタＴ5とから構成されてい
る。
【００１５】トランジスタＴ5のコレクタはトランジス
タＱ２と出力トランジスタＴｒの各ベースに接続され、
エミッタはグランド電位点に接続されている。トランジ
スタＴ1のベースはｄ点に接続され、トランジスタＴ2の
ベースはｂ点に接続されている。
タＱ２と出力トランジスタＴｒの各ベースに接続され、
エミッタはグランド電位点に接続されている。トランジ
スタＴ1のベースはｄ点に接続され、トランジスタＴ2の
ベースはｂ点に接続されている。
【００１６】次に、電流制限回路１２は、コレクタが前
記トランジスタＴ5のベースに接続されるとともに、エ
ミッタがグランド電位点に接続されたＮＰＮ型のトラン
ジスタＱAと、一端がトランジスタＱ２のコレクタ及び
トランジスタＱAのベースに接続され、他端がグランド
電位点に接続された抵抗ＲAと、一端がトランジスタＱ
２、ＱA、抵抗ＲAに接続された抵抗ＲBと、コレクタが
抵抗ＲBの他端に接続されエミッタがグランド電位点に
接続されたＮＰＮ型のトランジスタＱ３とから構成され
ている。
記トランジスタＴ5のベースに接続されるとともに、エ
ミッタがグランド電位点に接続されたＮＰＮ型のトラン
ジスタＱAと、一端がトランジスタＱ２のコレクタ及び
トランジスタＱAのベースに接続され、他端がグランド
電位点に接続された抵抗ＲAと、一端がトランジスタＱ
２、ＱA、抵抗ＲAに接続された抵抗ＲBと、コレクタが
抵抗ＲBの他端に接続されエミッタがグランド電位点に
接続されたＮＰＮ型のトランジスタＱ３とから構成され
ている。
【００１７】また、遅延回路１１は、コンパレータ１０
の出力を受けるＮＰＮ型のトランジスタＱ４と、そのコ
レクタに接続された定電流源１３と、ベースがトランジ
スタＱ４のコレクタに接続されたＮＰＮ型のトランジス
タＱ５と、そのコレクタに接続された定電流源１４と、
トランジスタＱ５のコレクタと基準電位点間に接続され
たコンデンサＣcと、コンパレータ１５とから構成され
ている。コンパレータ１５の反転端子（−）には所定の
直流電圧Ｖ3が印加されており、非反転端子（＋）には
コンデンサＣcの電圧が与えられる。
の出力を受けるＮＰＮ型のトランジスタＱ４と、そのコ
レクタに接続された定電流源１３と、ベースがトランジ
スタＱ４のコレクタに接続されたＮＰＮ型のトランジス
タＱ５と、そのコレクタに接続された定電流源１４と、
トランジスタＱ５のコレクタと基準電位点間に接続され
たコンデンサＣcと、コンパレータ１５とから構成され
ている。コンパレータ１５の反転端子（−）には所定の
直流電圧Ｖ3が印加されており、非反転端子（＋）には
コンデンサＣcの電圧が与えられる。
【００１８】次に、図３の回路の動作を説明する。スイ
ッチ２をＯＮしたとき、それまではトランジスタＱ２、
ＴｒがＯＦＦであったからｂ点の電圧はグランド電位で
あり、従ってトランジスタＴ2がＯＮする。一方、トラ
ンジスタＴ1がＯＦＦであるからトランジスタＴ3、Ｔ4
はいずれもＯＦＦである。
ッチ２をＯＮしたとき、それまではトランジスタＱ２、
ＴｒがＯＦＦであったからｂ点の電圧はグランド電位で
あり、従ってトランジスタＴ2がＯＮする。一方、トラ
ンジスタＴ1がＯＦＦであるからトランジスタＴ3、Ｔ4
はいずれもＯＦＦである。
【００１９】そのため、トランジスタＴ2のコレクタ電
流はトランジスタＴ5のベースへ流れる。これによっ
て、トランジスタＱ２と出力トランジスタＴｒがＯＮす
るが、トランジスタＱ２のコレクタ電流Ｉ4によってｆ
点の電圧が上がり、トランジスタＱAがＯＮするので、
トランジスタＴ2のコレクタ電流の一部はトランジスタ
ＱAを通ってグランド電位点へ側路する。
流はトランジスタＴ5のベースへ流れる。これによっ
て、トランジスタＱ２と出力トランジスタＴｒがＯＮす
るが、トランジスタＱ２のコレクタ電流Ｉ4によってｆ
点の電圧が上がり、トランジスタＱAがＯＮするので、
トランジスタＴ2のコレクタ電流の一部はトランジスタ
ＱAを通ってグランド電位点へ側路する。
【００２０】そのため、トランジスタＴ5のベース電流
は制限され、トランジスタＱ２、Ｔｒのベース電流も制
限される。この結果、出力トランジスタＴｒから出力さ
れる電流は図２に示す如く定常時の電流Ｉoとなり、コ
ンデンサはこの電流によって充電される。この充電中、
出力電圧Ｖoは、Ｖo＜Ｖ2であるため、コンパレータ１
０の出力はローレベルとなり、トランジスタＱ５がＯＮ
し、コンパレータ１５の出力もローレベルとなる。
は制限され、トランジスタＱ２、Ｔｒのベース電流も制
限される。この結果、出力トランジスタＴｒから出力さ
れる電流は図２に示す如く定常時の電流Ｉoとなり、コ
ンデンサはこの電流によって充電される。この充電中、
出力電圧Ｖoは、Ｖo＜Ｖ2であるため、コンパレータ１
０の出力はローレベルとなり、トランジスタＱ５がＯＮ
し、コンパレータ１５の出力もローレベルとなる。
【００２１】従って、電流制限回路１２は、トランジス
タＱ３がＯＦＦ状態となっていて抵抗ＲBは不作動状態
である。このようにして、制限された出力電流によって
コンデンサ５の充電が進み、その電圧がＶ2以上になる
と、トランジスタＱ４がＯＦＦ、トランジスタＱ５がＯ
Ｎとなって、コンデンサＣcが充電される。コンデンサ
Ｃcの電圧がＶ3以上にならない限り、電流制限回路１２
は制限動作を続ける。
タＱ３がＯＦＦ状態となっていて抵抗ＲBは不作動状態
である。このようにして、制限された出力電流によって
コンデンサ５の充電が進み、その電圧がＶ2以上になる
と、トランジスタＱ４がＯＦＦ、トランジスタＱ５がＯ
Ｎとなって、コンデンサＣcが充電される。コンデンサ
Ｃcの電圧がＶ3以上にならない限り、電流制限回路１２
は制限動作を続ける。
【００２２】コンデンサＣcの電圧がＶ3になると、コン
パレータ１５の出力がハイレベルに変遷し、トランジス
タＱ３がＯＮとなって抵抗ＲBが動作状態となる。抵抗
ＲBが加わったことにより、ｆ点とグランド電位点間の
抵抗値は小さくなり、その分、ｆ点の電位が下がるの
で、トランジスタＱAを通して側路する電流は少なくな
る。
パレータ１５の出力がハイレベルに変遷し、トランジス
タＱ３がＯＮとなって抵抗ＲBが動作状態となる。抵抗
ＲBが加わったことにより、ｆ点とグランド電位点間の
抵抗値は小さくなり、その分、ｆ点の電位が下がるの
で、トランジスタＱAを通して側路する電流は少なくな
る。
【００２３】その結果、トランジスタＴ5のベース電流
は多くなろうとするが、ｂ点の電位も上がっているの
で、トタンジスタＴ2のコレクタ電流が少なくなってお
り、トランジスタＴ5のベース入力電流もそれ程大きく
ならない。
は多くなろうとするが、ｂ点の電位も上がっているの
で、トタンジスタＴ2のコレクタ電流が少なくなってお
り、トランジスタＴ5のベース入力電流もそれ程大きく
ならない。
【００２４】上記実施形態において、電流制限回路１２
を図４のように構成してもよい。同図において、トラン
ジスタＱBはＱAとカレントミラー回路を構成する。Ｑ３
がＯＮになると、ＱA、ＱBはＯＦＦになる。また、上記
実施形態において、遅延回路１１を削除して、コンパレ
ータ１０の出力で直接電流制限回路１２のトランジスタ
Ｑ３を制御するようにしてもよい。
を図４のように構成してもよい。同図において、トラン
ジスタＱBはＱAとカレントミラー回路を構成する。Ｑ３
がＯＮになると、ＱA、ＱBはＯＦＦになる。また、上記
実施形態において、遅延回路１１を削除して、コンパレ
ータ１０の出力で直接電流制限回路１２のトランジスタ
Ｑ３を制御するようにしてもよい。
【００２５】
【発明の効果】本発明によれば、起動スイッチによる電
源立ち上げ時に過大電流が流れないので、電源装置の入
力系統が不安定にならないという効果がある。従って、
電源回路の入力系統にマイクロコンピュータ等が接続さ
れている場合に、そのマイクロコンピュータが不本意に
リセットされるという虞を払拭できる。
源立ち上げ時に過大電流が流れないので、電源装置の入
力系統が不安定にならないという効果がある。従って、
電源回路の入力系統にマイクロコンピュータ等が接続さ
れている場合に、そのマイクロコンピュータが不本意に
リセットされるという虞を払拭できる。
【図１】本発明の一実施形態の定電圧電源回路を示す回
路図。
路図。
【図２】その電源立ち上げ時における出力電流の特性
図。
図。
【図３】図１の回路の詳細構成図。
【図４】その一部の変形例を示す回路図。
【図５】従来例の回路図。
【図６】その従来例の電源立ち上げ時における出力電流
の特性図。
の特性図。
【図７】従来例の問題点を説明するための図。
１ 起動スイッチ ３ コンパレータ Ｔｒ 出力トランジスタ ４ 出力端子 ５ コンデンサ １０ コンパレータ １１ 遅延回路 １２ 電流制限回路
Claims (4)
- 【請求項１】電源ラインと基準電位点間に直列に順次接
続されたトランジスタと抵抗との接続点に出力端子が接
続されるとともに前記出力端子と前記基準電位点との間
にコンデンサが接続され、起動スイッチの動作開始に応
答して前記トランジスタが導通するように構成された電
源回路において、 前記トランジスタの導通開始時に該トランジスタに流れ
る電流を制限する過電流防止回路を設けたことを特徴と
する電源回路。 - 【請求項２】前記過電流防止回路は、前記出力端子の電
圧が少なくとも所定電圧になるまで前記電流を制限する
ことを特徴とする請求項１に記載の電源回路。 - 【請求項３】電源ラインと基準電位点の間にＰＮＰ型の
出力トランジスタと第１、第２抵抗が順次直列に接続さ
れ、前記出力トランジスタのコレクタと第１抵抗の接続
点に出力端子が接続され、該出力端子と前記基準電位点
間にコンデンサが接続され、前記出力トランジスタのベ
ースにコンパレータの出力が接続され、前記第１、第２
抵抗の接続中点に生じる電圧が前記コンパレータの入力
として与えられ、起動スイッチＯＮ時に該コンパレータ
の他入力として所定の直流電圧が与えられる定電圧電源
回路において、 前記起動スイッチの投入による起動時に、前記出力トラ
ンジスタの出力電流を制限する過電流防止回路を設けた
ことを特徴とする定電圧電源回路。 - 【請求項４】前記過電流防止回路は、前記コンパレータ
の出力電流の一部を基準電位点へ側路する電流制限回路
と、前記出力端子と前記電流制限回路の制御入力点との
間に挿入され前記出力端子の電圧が所定電圧になって更
に所定時間経つまで、前記電流制限回路を動作させる遅
延回路とを有していることを特徴とする請求項３に記載
の電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35103896A JP3751099B2 (ja) | 1996-12-27 | 1996-12-27 | 電源回路 |
| US08/996,189 US5942881A (en) | 1996-12-27 | 1997-12-22 | Constant-voltage power supply circuit with a current limiting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35103896A JP3751099B2 (ja) | 1996-12-27 | 1996-12-27 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10201095A true JPH10201095A (ja) | 1998-07-31 |
| JP3751099B2 JP3751099B2 (ja) | 2006-03-01 |
Family
ID=18414628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35103896A Expired - Fee Related JP3751099B2 (ja) | 1996-12-27 | 1996-12-27 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5942881A (ja) |
| JP (1) | JP3751099B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002049430A (ja) * | 2000-08-04 | 2002-02-15 | Mitsumi Electric Co Ltd | 電源回路 |
| DE10041577A1 (de) * | 2000-08-24 | 2002-03-14 | Inst Technologie Der Kohlenhyd | Verfahren zur Herstellung von Alkylglycosiden, insbesondere Alkylfructosiden |
| KR100386228B1 (ko) * | 2000-04-05 | 2003-06-02 | 닛본 덴기 가부시끼가이샤 | 무선 통신 장치 및 무선 주파수 보정 방법 |
| JP2003271251A (ja) * | 2002-03-19 | 2003-09-26 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| CN100449920C (zh) * | 2003-10-21 | 2009-01-07 | 罗姆股份有限公司 | 稳压电源装置 |
| JP2010217965A (ja) * | 2009-03-13 | 2010-09-30 | Asahi Kasei Toko Power Device Corp | 定電圧回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3611100B2 (ja) * | 2000-02-29 | 2005-01-19 | シャープ株式会社 | 安定化電源回路および安定化電源用デバイス |
| JP3793012B2 (ja) * | 2000-09-21 | 2006-07-05 | 松下電器産業株式会社 | 負荷駆動装置 |
| US7162656B2 (en) * | 2003-03-24 | 2007-01-09 | Intel Corporation | Dynamic protection circuit |
| US7638995B2 (en) * | 2005-01-18 | 2009-12-29 | Freescale Semiconductor, Inc. | Clocked ramp apparatus for voltage regulator softstart and method for softstarting voltage regulators |
| JP4546320B2 (ja) * | 2005-04-19 | 2010-09-15 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の制御方法 |
| JP4865504B2 (ja) * | 2006-10-30 | 2012-02-01 | 株式会社リコー | 電流検出回路及び電流検出回路を備えたボルテージレギュレータ |
| JP5527070B2 (ja) * | 2010-07-13 | 2014-06-18 | 株式会社リコー | 定電圧回路およびそれを用いた電子機器 |
| JP5823717B2 (ja) * | 2011-03-30 | 2015-11-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3337079B2 (ja) * | 1991-11-26 | 2002-10-21 | ローム株式会社 | 電源回路 |
| US5550462A (en) * | 1993-06-29 | 1996-08-27 | Sharp Kabushiki Kaisha | Regulated power supply circuit and an emitter follower output current limiting circuit |
| JP3125622B2 (ja) * | 1995-05-16 | 2001-01-22 | 富士電機株式会社 | 半導体装置 |
-
1996
- 1996-12-27 JP JP35103896A patent/JP3751099B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-22 US US08/996,189 patent/US5942881A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386228B1 (ko) * | 2000-04-05 | 2003-06-02 | 닛본 덴기 가부시끼가이샤 | 무선 통신 장치 및 무선 주파수 보정 방법 |
| JP2002049430A (ja) * | 2000-08-04 | 2002-02-15 | Mitsumi Electric Co Ltd | 電源回路 |
| JP4595179B2 (ja) * | 2000-08-04 | 2010-12-08 | ミツミ電機株式会社 | 電源回路 |
| DE10041577A1 (de) * | 2000-08-24 | 2002-03-14 | Inst Technologie Der Kohlenhyd | Verfahren zur Herstellung von Alkylglycosiden, insbesondere Alkylfructosiden |
| JP2003271251A (ja) * | 2002-03-19 | 2003-09-26 | Ricoh Co Ltd | ボルテージレギュレータ |
| CN100449920C (zh) * | 2003-10-21 | 2009-01-07 | 罗姆股份有限公司 | 稳压电源装置 |
| JP2007181290A (ja) * | 2005-12-27 | 2007-07-12 | Mitsumi Electric Co Ltd | 電源回路及びその起動方法 |
| JP2010217965A (ja) * | 2009-03-13 | 2010-09-30 | Asahi Kasei Toko Power Device Corp | 定電圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5942881A (en) | 1999-08-24 |
| JP3751099B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751099B2 (ja) | 電源回路 | |
| JP3687343B2 (ja) | 電池の充電制御回路 | |
| JP3358459B2 (ja) | 温度検出回路 | |
| JP3805056B2 (ja) | 電源回路 | |
| JP2001084044A (ja) | 電源装置 | |
| US6515462B2 (en) | Power supply device | |
| JP4315959B2 (ja) | 電源装置 | |
| JP2002049430A (ja) | 電源回路 | |
| JP2895946B2 (ja) | 蛍光表示管のフィラメント駆動回路 | |
| JP3157042B2 (ja) | 過電流保護装置 | |
| JP2001296930A (ja) | 電源装置 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JP2002149250A (ja) | 定電流回路 | |
| JPH1039940A (ja) | 制御された電源 | |
| JP3682668B2 (ja) | バンドギャップリファレンス回路 | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JP4315958B2 (ja) | 電源装置 | |
| JPH0733462Y2 (ja) | タイマ回路 | |
| JPH08317556A (ja) | 突入電流防止回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JP3223000B2 (ja) | 定電圧回路 | |
| JP2000112540A (ja) | 直流安定化電源装置 | |
| JPH09163718A (ja) | リップルフィルタ | |
| JP2633455B2 (ja) | 短絡保護システム | |
| JPH06223027A (ja) | 切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |