JP3682668B2

JP3682668B2 - バンドギャップリファレンス回路

Info

Publication number: JP3682668B2
Application number: JP08521897A
Authority: JP
Inventors: 肩吾対馬
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1997-04-03
Filing date: 1997-04-03
Publication date: 2005-08-10
Anticipated expiration: 2017-04-03
Also published as: JPH10283049A

Description

【０００１】
【発明の属する技術分野】
本発明はスリープ機能を有するバンドギャップリファレンス回路に関し、特に、スリープの際の回路消費電流を少なくするバンドギャップリファレンス回路に関する。
【０００２】
【従来の技術】
一般に、バンドギャップリファレンス回路は温度特性一定の電圧（第１の電圧と呼ぶ）及びダイオード一個分の温度特性を有する電圧（第２の電圧と呼ぶ）を出力するための回路であり、従来、このようなバンドギャップリファレンス回路として、例えば、図３に示す回路が知られている。
【０００３】
図３を参照して、図示のバンドギャップリファレンス回路は、バンドギャップリファレンス回路部１１、スタートアップ回路部１２、及びスリープ回路部１３を備えている。図示のように、バンドギャップリファレンス回路部１１はスタートアップ回路部１２及びスリープ回路部１３に接続されており、バンドギャップリファレンス回路部１１は抵抗Ｒ１０乃至Ｒ１７とトランジスタＱ１０乃至Ｑ１９を備えている。一方、スタートアップ回路部１２は抵抗Ｒ１及びトランジスタＱ１及びＱ２を備え、スリープ回路部１３は抵抗Ｒ４及びＲ５とトランジスタＱ５とを備えている。
【０００４】
バンドギャップリファレンス回路は第１及び第２の出力端子を備えており、トランジスタＱ１３及びＱ１４のエミッタサイズを所定の比率（ｎ：１）にすると、第１の出力端子１１ａに第１の電圧（ＶＢＧＲ）が現れ、第２の出力端子１１ｂに第２の電圧（ＶＲＥＦ）が現れる。
【０００５】
図示のバンドギャップリファレンス回路では、電源Ｖccが供給された際、２つの動作安定点を有している（第１及び第２の動作安定点）。第１の動作安定点では、第１の電圧（ＶＢＧＲ）及び第２の電圧（ＶＲＥＦ）がともに約１Ｖとなるように回路動作電流が流れるモードであり、第２の動作安定点では、回路電流が流れず、第１の電圧（ＶＢＧＲ）及び第２の電圧（ＶＲＥＦ）がともに約０Ｖとなるモードである。
【０００６】
スタートアップ回路部１２では、スリープ回路部１３のスリープ制御端子（ＳＬＥＥＰＸ）がハイレベル（ＨＩ：Ｖcc）となると（非スリープ状態と呼ぶ）、バンドギャップリファレンス回路部１１に強制的に動作電流を流して、バンドギャップリファレンス回路部１１を第１の動作安定点に移行させる。バンドギャップリファレンス回路部１１に動作電流が流れて、バンドギャップリファレンス回路部１１が立ち上がると、抵抗Ｒ１３における電圧降下が増加して、この結果、トランジスタＱ２のベース−エミッタ間電圧は小さくなっていき、最終的にトランジスタＱ２に電流が流れない。従って、スタートアップ回路部１２がバンドギャップリファレンス回路部１１の動作に影響を与えることはない。
【０００７】
一方、スリープ制御端子（ＳＬＥＥＰＸ）がロウレベル（ＬＯ：ＧＮＤ）のなると（スリープ状態と呼ぶ）、スリープ回路ではトランジスタＱ５がオン状態となって、トランジスタＱ１０のコレクタ電圧がほぼ電源電圧Ｖccとなる。この結果、バンドギャップリファレンス回路部１１には電流が流れないことになる。つまり、バンドギャップリファレンス回路部１１は第２の動作安定点に移行することになる。
【０００８】
【発明が解決しようとする課題】
ところで、従来のバンドギャップリファレンス回路では、スリープ状態の際、つまり、スリープ制御端子（ＳＬＥＥＰＸ）がロウレベル（ＧＮＤ）であると、抵抗Ｒ４及びＲ５に電流が流れる関係上、スリープ制御をしているにもかかわらず、電流が流れてしまうという問題点がある。つまり、電力消費が起こってしまうという問題点がある。
【０００９】
さらに、スリープ回路部１３において、トランジスタＱ５はその寄生トランジスタの影響で、つまり、漏れ電流の影響で、スリープ制御端子（ＳＬＥＥＰＸ）がロウレベル（ＧＮＤ）の際（つまり、ベース電位がコレクタ電位よりも低くなった際）、コレクタからベース及びベースからＧＮＤへと電流パスが形成され、この結果、スリープ状態における消費電流が増大してしまうという問題点がある。
【００１０】
本発明の目的はスリープ状態における消費電流を低減できるバンドギャップリファレンス回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によれば、第１の安定動作点で所定の電圧を電圧出力として出力し第２の安定動作状態でゼロボルトを前記電圧出力として出力するバンドギャップリファレンス回路部と、非スリープ状態となると前記バンドギャップリファレンス回路部を前記第１の安定動作点に移行させるスタートアップ回路部と、スリープ状態となると前記バンドギャップリファレンス回路部を前記第２の安定動作点に移行させるスリープ回路部とを有するバンドギャップリファレンス回路において、前記スリープ回路部には前記バンドギャップリファレンス回路部が前記第２の安定動作点になったか否かを検出して前記バンドギャップリファレンス回路部が前記第２の安定動作点になると前記スリープ回路自体をオフするオンオフ制御手段が備えられていることを特徴とするバンドギャップリファレンス回路が得られる。
【００１２】
【発明の実施の形態】
以下本発明について図面を参照して説明する。
【００１３】
図１を参照して、図示のバンドギャップリファレンス回路はバンドギャップリファレンス回路部１１、スタートアップ回路部１２、及びスリープ回路部１４を備えており、バンドギャップリファレンス回路部１１及びスタートアップ回路部１２は図３に示すバンドギャップリファレンス回路部及びスタートアップ回路部と同一の構成要素を有している。
【００１４】
スリープ回路部１４はトランジスタＱ３乃至Ｑ６と抵抗Ｒ２及びＲ３を備えており、トランジスタＱ３及びＱ５はベース同士が互いに接続され、トランジスタＱ３及びＱ５のエミッタには電源電圧（Ｖｃｃ）が印加されている。トランジスタＱ３のコレクタはトランジスタＱ４のベース及びトランジスタＱ６のコレクタに接続されており、トランジスタＱ５のコレクタはトランジスタＱ１０及びＱ１３のコレクタに接続されるとともにトランジスタＱ２のコレクタに接続されている。
【００１５】
トランジスタＱ３及びＱ５のベースはトランジスタＱ４のエミッタに接続され、トランジスタＱ４のコレクタは接地されている。トランジスタＱ６のエミッタは抵抗Ｒ３を介して接地されるとともに抵抗Ｒ２を介してスリープ制御端子（ＳＬＥＥＰＸ）に接続されている。また、トランジスタＱ６のベースは入力端子１４ａを介して第２の出力端子１１ｂに接続されている。
【００１６】
図１において、スリープ制御端子（ＳＬＥＥＰＸ）がハイレベル（Ｖcc）であり、バンドギャップリファレンス回路が動作状態であるとする。つまり、非スリープ状態であるとする。この状態からスリープ制御端子（ＳＬＥＥＰＸ）をロウレベル（ＧＮＤ）にすると、トランジスタＱ６はベース電位がＶＲＥＦ（約１Ｖ）であるから、抵抗Ｒ２及びＲ３の並列接続をエミッタ抵抗とする定電流源として動作することになる。すると、トランジスタＱ３のコレクタにはトランジスタＱ６のコレクタ電流と同じ量のの電流が流れて、カレントミラー効果によってトランジスタＱ５にも同等の電流が流れようとする。
【００１７】
トランジスタＱ５のコレクタ電流はトランジスタＱ１３に供給されるが、トランジスタＱ１３のコレクタ電流は制限されるから、トランジスタＱ５からトランジスタＱ１３へ電流供給が始まると、結果的に、トランジスタＱ１０からトランジスタＱ１３へ電流の供給できなくなる。その結果、トランジスタＱ１０はオフとなり、カレントミラー対であるトランジスタＱ１１もオフとなって、バンドギャップリファレンス回路部１１がオフとなる。
【００１８】
バンドギャップリファレンス回路部１１がオフとなると、その出力電圧ＶＲＥＦがオフとなるから、つまり、約０Ｖとなるから、トランジスタＱ６もオフとなって、スリープ回路部１４にも電流が流れなくなる。
【００１９】
さらに、図示の例では、トランジスタＱ５のベース電位がコレクタ電位より下がることがなく、このため、従来技術で説明したような寄生トランジスタによる漏れ電流が発生することがない。この際、図１から明らかなように、スタートアップ回路部１２にも電流が流れない。
【００２０】
このように、図１に示すバンドギャップリファレンス回路ではバンドギャップリファレンス回路部のオフを検出して、これによって、スリープ回路部をオフするようにしている。
【００２１】
次に、スリープ状態からスリープ制御端子（ＳＬＥＥＰＸ）がハイレベル（Ｖcc）となると、スタートアップ回路部１２のトランジスタＱ１及びＱ２に電流が流れて、トランジスタＱ２にはトランジスタＱ１０及びＱ１２から電流が流れて、トランジスタＱ２は電流をＲ１３に供給することになる。これによって、バンドギャップリファレンス回路部１１が起動される。
【００２２】
バンドギャップリファレンス回路部１１が動作を開始すると、抵抗Ｒ１３における電圧降下が増加して、トランジスタＱ２はオフとなって、スタートアップ回路部１２はバンドギャップリファレンス回路部１１に干渉しない。
【００２３】
この際、スリープ回路部１４はトランジスタＱ６のベース−エミッタが逆バイアスであるから動作しない。いま、トランジスタＱ６の耐圧を考慮すると、例えば、スリープ回路部１４は抵抗Ｒ２＝０Ωでも動作するが、スリープ制御端子（ＳＬＥＥＰＸ）＝Ｖcc＝３Ｖ、ＶＲＥＦ＝０Ｖとすると、トランジスタＱ６には３Ｖの逆バイアスがかかることになる。通常、シリコンのバイポーラプロセスであるＮＰＮトランジスタのベース−エミッタの逆耐圧は２〜３Ｖであるため、上述のような逆バイアスがかかるとトランジスタＱ６は破壊される恐れがある。そこで、図示のように抵抗Ｒ２及びＲ３を用いて分圧して、逆バイアスを小さくしている。
【００２４】
なお、抵抗Ｒ２の抵抗値を抵抗Ｒ３の抵抗値に比べて大きくしすぎるとスリープ制御端子（ＳＬＥＥＰＸ）がハイレベル（Ｖcc）の際、トランジスタＱ６がオフしないので抵抗Ｒ２及びＲ３の比は大きくできない。
【００２５】
また、バンドギャップリファレンス回路部において、トランジスタＱ１２を省略してトランジスタＱ１０のベースとコレクタとをショートさせるようにしてもよい。
【００２６】
さらに、第２の電圧（ＶＲＥＦ）を直接トランジスタＱ６のベースに与えることなく、例えば、バッファを介してトランジスタＱ６のベースに与えるようにしてもよい。
【００２７】
加えて、スリープ回路部１４において、トランジスタＱ４を省略して、トランジスタＱ３のベースとコレクタとをショートさせるようにしてもよい。
【００２８】
次に、図２を参照して、本発明によるバンドギャップリファレンス回路の他の例について説明する。
【００２９】
図示のバンドギャップリファレンス回路において、図１に示すバンドギャップリファレンス回路と同一の構成要素について同一の参照番号を付す。図示の例において、スリープ回路部は図１に示すスリープ回路部１４と構成が異なっているので、参照番号１５が付されている。
【００３０】
スリープ回路部１５はトランジスタＱ５及びＱ６と抵抗Ｒ２乃至Ｒ５を備えており、トランジスタＱ５のコレクタには電源電圧（Ｖｃｃ）が印加され、このコレクタは抵抗Ｒ５を介してベースに接続されている。さらに、トランジスタＱ５のベースは抵抗Ｒ４を介してトランジスタＱ６のコレクタに接続されている（なお、他の接続関係は図１に示す例と同様である）。つまり、図２に示すスリープ回路部１５では図１に示すスリープ回路部１４のようにトランジスタＱ３乃至Ｑ５からなるカレントミラー回路を用いず、抵抗Ｒ４及びＲ５による抵抗分割で同等の動作を実現している。
【００３１】
なお、上述の例ではバンドギャップリファレンス回路部として図１に示す例をあげたが他の構成のバンドギャップリファレンス回路にも本発明を適用することができることはいうまでもない。
【００３２】
【発明の効果】
以上説明したように、本発明ではバンドギャップリファレンス回路部のオフを検出してスリープ回路部をオフするようにしたから、簡単な回路設計及びＩＣレイアウトによって、スリープ状態の際、バンドギャップリファレンス回路の消費電流をほとんどゼロにすることができ、その結果、スリープ制御を行う種々の電子機器において動作時間を長くできるという効果がある。
【図面の簡単な説明】
【図１】本発明によるバンドギャップリファレンス回路の一例を示す回路図である。
【図２】本発明によるバンドギャップリファレンス回路の他の例を示す回路図である。
【図３】従来のバンドギャップリファレンス回路を示す回路図である。
【符号の説明】
１１バンドギャップリファレンス回路部
１２スタートアップ回路部
１３，１４，１５スリープ回路部

Claims

第１の安定動作点で所定の電圧を電圧出力として出力し第２の安定動作状態でゼロボルトを前記電圧出力として出力するバンドギャップリファレンス回路部と、非スリープ状態となると前記バンドギャップリファレンス回路部を前記第１の安定動作点に移行させるスタートアップ回路部と、スリープ状態となると前記バンドギャップリファレンス回路部を前記第２の安定動作点に移行させるスリープ回路部とを有するバンドギャップリファレンス回路において、前記スリープ回路部には前記バンドギャップリファレンス回路部が前記第２の安定動作点になったか否かを検出して前記バンドギャップリファレンス回路部が前記第２の安定動作点になると前記スリープ回路自体をオフするオンオフ制御手段が備えられていることを特徴とするバンドギャップリファレンス回路。
請求項１に記載されたバンドギャップリファレンス回路において、前記バンドギャップリファレンス回路部は温度特性をもつ電圧を前記電圧出力として出力しており、前記オンオフ制御手段はオンオフ制御用トランジスタを備え、前記電圧出力が前記オンオフ制御用トランジスタのベースに与えられていることを特徴とするバンドギャップリファレンス回路。
請求項２に記載されたバンドギャップリファレンス回路において、前記スタートアップ回路部及び前記スリープ回路部に接続されたスリープ制御端子が備えられ、前記スタートアップ回路部は前記スリープ制御端子がハイレベルになると前記バンドギャップリファレンス回路部を前記第１の安定動作点に移行し、前記スリープ回路部は前記スリープ制御端子がロウレベルになると前記バンドギャップリファレンス回路部を前記第２の安定動作点に移行するようにしたことを特徴とするバンドギャップリファレンス回路。
請求項３に記載されたバンドギャップリファレンス回路において、前記オンオフ制御トランジスタのエミッタは前記スリープ制御端子に結合されるとともに接地されており、前記スリープ回路部はさらに第１乃至第３のトランジスタを備えており、前記第１及び前記第２のトランジスタはカレントミラー回路を構成し、前記第１及び前記第２のトランジスタのエミッタには電源電圧が加えられ、前記オンオフ制御トランジスタのコレクタが前記第１のトランジスタのコレクタに接続されるとともに前記第３のトランジスタのベースに接続され、前記第３のトランジスタのエミッタが前記第１及び前記第２のトランジスタのベースに接続され、前記第３のトランジスタのコレクタが接地されており、前記バンドギャップリファレンス回路部が前記第１の安定動作点にある際前記スリープ制御端子がロウレベルとなると前記スリープ回路部は前記オンオフ制御トランジスタのコレクタ電流に応じて前記第２のトランジスタをオンして該第２のトランジスタに流れるコレクタ電流によって前記バンドギャップリファレンス回路部をオフするようにしたことを特徴とするバンドギャップリファレンス回路。
請求項３に記載されたバンドギャップリファレンス回路において、前記オンオフ制御トランジスタのエミッタは前記スリープ制御端子に結合されるとともに接地されており、前記スリープ回路部はさらに第１のトランジスタを備えており、前記第１のトランジスタのベースは第１の抵抗を介して前記オンオフ制御トランジスタのコレクタに接続され、前記第１のトランジスタのエミッタは電源電圧が加えられるとともに第２の抵抗を介して前記第１のトランジスタのベースに接続されており、前記バンドギャップリファレンス回路部が前記第１の安定動作点にある際前記スリープ制御端子がロウレベルとなると前記スリープ回路部は前記オンオフ制御トランジスタのコレクタ電流に応じて前記第１のトランジスタをオンして該第１のトランジスタに流れるコレクタ電流によって前記バンドギャップリファレンス回路部をオフするようにしたことを特徴とするバンドギャップリファレンス回路。
請求項４又は５に記載されたバンドギャップリファレンス回路において、前記オンオフ制御トランジスタのエミッタは第３の抵抗を介して前記スリープ制御端子に接続されるとともに第４の抵抗を介して接地されていることを特徴とするバンドギャップリファレンス回路。