JPH0934573A - 起動回路 - Google Patents
起動回路Info
- Publication number
- JPH0934573A JPH0934573A JP18531895A JP18531895A JPH0934573A JP H0934573 A JPH0934573 A JP H0934573A JP 18531895 A JP18531895 A JP 18531895A JP 18531895 A JP18531895 A JP 18531895A JP H0934573 A JPH0934573 A JP H0934573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel fet
- constant current
- channel
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】起動回路０１が他回路からの定電流１によって
起動された後は、他回路定電流１の影響のない安定な定
電流バイアス３を被起動回路０２に供給するようにす
る。 【構成】他回路からの定電流１によって起動トランジス
タＱ１がオンすると、定電流回路２のＮＰＮトランジス
タＱ４，Ｑ５がオンし、これにより定電流回路２のＰチ
ャネルＦＥＴＱ２，Ｑ３がオンする。そしてＱ２，Ｑ３
のゲート電位は定電流バイアス３として被起動回路０２
のＰチャネルＦＥＴＱｎ等に供給されＱｎ等をオンす
る。この定電流バイアス３は起動回路０１内のＰチャネ
ルＦＥＴＱ６にも供給されてＱ６をオンし、これにより
遮断ＦＥＴＱ７をオンする。Ｑ７は他回路からの定電流
１を吸込み、起動トランジスタＱ１をオフする。従って
定電流回路２へはＱ１の電流が流入しなくなり、安定な
定電流バイアス３を発生する。
起動された後は、他回路定電流１の影響のない安定な定
電流バイアス３を被起動回路０２に供給するようにす
る。 【構成】他回路からの定電流１によって起動トランジス
タＱ１がオンすると、定電流回路２のＮＰＮトランジス
タＱ４，Ｑ５がオンし、これにより定電流回路２のＰチ
ャネルＦＥＴＱ２，Ｑ３がオンする。そしてＱ２，Ｑ３
のゲート電位は定電流バイアス３として被起動回路０２
のＰチャネルＦＥＴＱｎ等に供給されＱｎ等をオンす
る。この定電流バイアス３は起動回路０１内のＰチャネ
ルＦＥＴＱ６にも供給されてＱ６をオンし、これにより
遮断ＦＥＴＱ７をオンする。Ｑ７は他回路からの定電流
１を吸込み、起動トランジスタＱ１をオフする。従って
定電流回路２へはＱ１の電流が流入しなくなり、安定な
定電流バイアス３を発生する。
Description
【０００１】
【産業上の利用分野】本発明は集積回路（ＩＣ）などの
電子回路内に設けられる起動回路であって、他回路から
の電流によって起動され、自身の属する電子回路内の各
被起動回路へ定電流バイアスを与えて、その各被起動回
路を起動させる起動回路に関する。なお、以下各図にお
いて同一の符号は同一もしくは相当部分を示す。
電子回路内に設けられる起動回路であって、他回路から
の電流によって起動され、自身の属する電子回路内の各
被起動回路へ定電流バイアスを与えて、その各被起動回
路を起動させる起動回路に関する。なお、以下各図にお
いて同一の符号は同一もしくは相当部分を示す。
【０００２】
【従来の技術】図２は従来のこの種の起動回路の構成例
を示す。同図において０１はＩＣ内の起動回路、０２は
同一ＩＣ内の前記起動回路０１によって起動される被起
動回路である。また、ＶDDはこのＩＣの正側の電源端
子、ＶSSは同じく負側の電源端子、Ｑ１，Ｑ４，Ｑ５は
ＮＰＮトランジスタ、Ｑ２，Ｑ３はＰチャネルＦＥＴ、
Ｒ１は電流調整抵抗である。また１はこのＩＣの起動の
ために、他回路の例えばオン／オフスイッチ、あるいは
定電流源などから与えられる定電流である。なお、この
定電流１で直接オンされるＮＰＮトランジスタＱ１を便
宜上起動トランジスタと呼ぶ。
を示す。同図において０１はＩＣ内の起動回路、０２は
同一ＩＣ内の前記起動回路０１によって起動される被起
動回路である。また、ＶDDはこのＩＣの正側の電源端
子、ＶSSは同じく負側の電源端子、Ｑ１，Ｑ４，Ｑ５は
ＮＰＮトランジスタ、Ｑ２，Ｑ３はＰチャネルＦＥＴ、
Ｒ１は電流調整抵抗である。また１はこのＩＣの起動の
ために、他回路の例えばオン／オフスイッチ、あるいは
定電流源などから与えられる定電流である。なお、この
定電流１で直接オンされるＮＰＮトランジスタＱ１を便
宜上起動トランジスタと呼ぶ。
【０００３】ここでＰチャネルＦＥＴＱ２，Ｑ３とＮＰ
ＮトランジスタＱ４，Ｑ５と電流調整抵抗Ｒ１はいわゆ
る定電流回路２を構成している。即ちトランジスタＱ
４，Ｑ５がオン状態にあるとき、そのコレクタ電流を夫
々Ｉ１，Ｉ２とすると、２つのトランジスタＱ４，Ｑ５
のベースが同電位であることから、トランジスタＱ４の
ベース・エミッタ電圧がトランジスタＱ５のベース・エ
ミッタ電圧と電流調整抵抗Ｒ１の電圧降下Ｒ１・Ｉ２と
の和に等しいとして次式が成立つ。
ＮトランジスタＱ４，Ｑ５と電流調整抵抗Ｒ１はいわゆ
る定電流回路２を構成している。即ちトランジスタＱ
４，Ｑ５がオン状態にあるとき、そのコレクタ電流を夫
々Ｉ１，Ｉ２とすると、２つのトランジスタＱ４，Ｑ５
のベースが同電位であることから、トランジスタＱ４の
ベース・エミッタ電圧がトランジスタＱ５のベース・エ
ミッタ電圧と電流調整抵抗Ｒ１の電圧降下Ｒ１・Ｉ２と
の和に等しいとして次式が成立つ。
【０００４】
【数１】 Ｒ１・Ｉ２＝ＶT ・ｌｎ（Ｉ１／Ｉ２） ・・・（１） 但し ＶT ＝ｋＴ／ｑ（≒常温で約０．０２６Ｖ） ｋ： ボルツマン定数 Ｔ： 絶対温度 ｑ： 電子の電荷 他方、ＰチャネルＦＥＴＱ２，Ｑ３についてはゲートが
共通で、この２つのＦＥＴＱ２，Ｑ３のゲート・ソース
電圧が等しいことからこの各々のＦＥＴＱ２，Ｑ３のソ
ース電流Ｉ１とＩ２の比はこの各ＦＥＴＱ２，Ｑ３のゲ
ート長とゲート幅に依存した定値となる。
共通で、この２つのＦＥＴＱ２，Ｑ３のゲート・ソース
電圧が等しいことからこの各々のＦＥＴＱ２，Ｑ３のソ
ース電流Ｉ１とＩ２の比はこの各ＦＥＴＱ２，Ｑ３のゲ
ート長とゲート幅に依存した定値となる。
【０００５】従ってこの条件と式（１）とから、起動ト
ランジスタＱ１からの流入電流を無視すれば、Ｉ１，Ｉ
２の値が夫々ほぼ一定の値として定まることになる。次
に図２の動作を説明する。他回路からの定電流１によっ
て起動トランジスタＱ１がオンすると、Ｑ１のエミッタ
電流によりトランジスタＱ４がオンする。同時にトラン
ジスタＱ４とベースが共通のトランジスタＱ５がオン
し、ＦＥＴＱ３のゲートをＬレベルにするためＦＥＴＱ
３がオンする。同時にＦＥＴＱ３とゲートが共通のＦＥ
ＴＱ２もオンして、トランジスタＱ４に電流を流すの
で、仮に起動トランジスタＱ１をオフしたとしてもトラ
ンジスタＱ４のオンのバイアスは成り立ち、Ｑ２〜Ｑ５
はオン状態を保つ。
ランジスタＱ１からの流入電流を無視すれば、Ｉ１，Ｉ
２の値が夫々ほぼ一定の値として定まることになる。次
に図２の動作を説明する。他回路からの定電流１によっ
て起動トランジスタＱ１がオンすると、Ｑ１のエミッタ
電流によりトランジスタＱ４がオンする。同時にトラン
ジスタＱ４とベースが共通のトランジスタＱ５がオン
し、ＦＥＴＱ３のゲートをＬレベルにするためＦＥＴＱ
３がオンする。同時にＦＥＴＱ３とゲートが共通のＦＥ
ＴＱ２もオンして、トランジスタＱ４に電流を流すの
で、仮に起動トランジスタＱ１をオフしたとしてもトラ
ンジスタＱ４のオンのバイアスは成り立ち、Ｑ２〜Ｑ５
はオン状態を保つ。
【０００６】ところでＦＥＴＱ２，Ｑ３のゲート電位は
定電流バイアス３として、このＩＣ内の被起動回路０２
の例えばＰチャネルＦＥＴＱｎに入力される。これによ
りＦＥＴＱｎはオンし、仮にＦＥＴＱ３とＱｎが同じゲ
ート長とゲート幅を持つとすれば、この両者Ｑ３とＱｎ
のゲート・ソース電圧が等しいため、ＦＥＴＱｎにはＦ
ＥＴＱ３と同じソース電流を流すことができる。このよ
うな定電流バイアス３を用いる理由は被起動回路０２の
各回路に安定した電流を流して、回路動作を安定化し、
且つＩＣ全体の消費電流を所定範囲に調整するためであ
る。
定電流バイアス３として、このＩＣ内の被起動回路０２
の例えばＰチャネルＦＥＴＱｎに入力される。これによ
りＦＥＴＱｎはオンし、仮にＦＥＴＱ３とＱｎが同じゲ
ート長とゲート幅を持つとすれば、この両者Ｑ３とＱｎ
のゲート・ソース電圧が等しいため、ＦＥＴＱｎにはＦ
ＥＴＱ３と同じソース電流を流すことができる。このよ
うな定電流バイアス３を用いる理由は被起動回路０２の
各回路に安定した電流を流して、回路動作を安定化し、
且つＩＣ全体の消費電流を所定範囲に調整するためであ
る。
【０００７】
【発明が解決しようとする課題】図２の回路では、他回
路からの定電流１は定電流ではあってもこのＩＣの使用
条件によって異なり得るし、定電流回路２の起動後もト
ランジスタＱ１に流入しＱ１をオンに保つので、このト
ランジスタＱ１のエミッタ電流が無視できない電流とな
って定電流回路２に流入し、前記の回路動作を変化させ
る。このためこの図２のＩＣの動作がＩＣの使用条件ご
とに変動し得るという問題がある。
路からの定電流１は定電流ではあってもこのＩＣの使用
条件によって異なり得るし、定電流回路２の起動後もト
ランジスタＱ１に流入しＱ１をオンに保つので、このト
ランジスタＱ１のエミッタ電流が無視できない電流とな
って定電流回路２に流入し、前記の回路動作を変化させ
る。このためこの図２のＩＣの動作がＩＣの使用条件ご
とに変動し得るという問題がある。
【０００８】そこで本発明は、定電流回路２の起動後に
は他回路からの起動用の電流１の影響を受けない起動回
路を提供することを課題とする。
は他回路からの起動用の電流１の影響を受けない起動回
路を提供することを課題とする。
【０００９】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の起動回路は、第１のＰチャネルＦＥＴ
（Ｑ２）と自身のゲート・ドレイン間が接続されてなる
第２のＰチャネルＦＥＴ（Ｑ３）とのソースを共に直流
電源の正極（ＶDD）に接続すると共に、この第１，第２
のＰチャネルＦＥＴのゲート同士を共通接続して定電流
バイアス（３の）供給点とし、さらに前記直流電源の負
極（ＶSS）に接続されると共に第１のＰチャネルＦＥＴ
の通電によってオンし、第１，第２のＰチャネルＦＥＴ
に夫々所定の電流を通流させるトランジスタ回路（トラ
ンジスタＱ４，Ｑ５など）を第１，第２のＰチャネルＦ
ＥＴのドレインに接続して構成した定電流回路（２）、
前記直流電源の正極にコレクタが接続され、第１のＰチ
ャネルＦＥＴのドレインにエミッタが接続され、ベース
に起動用の電流（他回路からの定電流１など）が供給さ
れて第１のＰチャネルＦＥＴの通電に代わり前記トラン
ジスタ回路をオンさせ、第１，第２のＰチャネルＦＥＴ
を通流状態とする第１のＮＰＮトランジスタ（起動トラ
ンジスタＱ１）を備え、被起動回路（０２）内の、前記
直流電源の正極にソースが接続された他のＰチャネルＦ
ＥＴ（Ｑｎなど）のゲートに第１，第２のＰチャネルＦ
ＥＴの通流に基づく前記定電流バイアス供給点の電位を
供給して被起動回路を起動する起動回路（０１）におい
て、前記直流電源の正極にソースが接続され、ゲートに
前記定電流バイアス供給点の電位が供給される第３のＰ
チャネルＦＥＴ（Ｑ６）と、この第３のＰチャネルＦＥ
Ｔのオンに基づいてオンし、第１のＮＰＮトランジスタ
のベースに供給される前記起動用電流を前記直流電源側
へバイパスして第１のＮＰＮトランジスタをオフさせる
遮断手段とを備えたものとする。
めに、請求項１の起動回路は、第１のＰチャネルＦＥＴ
（Ｑ２）と自身のゲート・ドレイン間が接続されてなる
第２のＰチャネルＦＥＴ（Ｑ３）とのソースを共に直流
電源の正極（ＶDD）に接続すると共に、この第１，第２
のＰチャネルＦＥＴのゲート同士を共通接続して定電流
バイアス（３の）供給点とし、さらに前記直流電源の負
極（ＶSS）に接続されると共に第１のＰチャネルＦＥＴ
の通電によってオンし、第１，第２のＰチャネルＦＥＴ
に夫々所定の電流を通流させるトランジスタ回路（トラ
ンジスタＱ４，Ｑ５など）を第１，第２のＰチャネルＦ
ＥＴのドレインに接続して構成した定電流回路（２）、
前記直流電源の正極にコレクタが接続され、第１のＰチ
ャネルＦＥＴのドレインにエミッタが接続され、ベース
に起動用の電流（他回路からの定電流１など）が供給さ
れて第１のＰチャネルＦＥＴの通電に代わり前記トラン
ジスタ回路をオンさせ、第１，第２のＰチャネルＦＥＴ
を通流状態とする第１のＮＰＮトランジスタ（起動トラ
ンジスタＱ１）を備え、被起動回路（０２）内の、前記
直流電源の正極にソースが接続された他のＰチャネルＦ
ＥＴ（Ｑｎなど）のゲートに第１，第２のＰチャネルＦ
ＥＴの通流に基づく前記定電流バイアス供給点の電位を
供給して被起動回路を起動する起動回路（０１）におい
て、前記直流電源の正極にソースが接続され、ゲートに
前記定電流バイアス供給点の電位が供給される第３のＰ
チャネルＦＥＴ（Ｑ６）と、この第３のＰチャネルＦＥ
Ｔのオンに基づいてオンし、第１のＮＰＮトランジスタ
のベースに供給される前記起動用電流を前記直流電源側
へバイパスして第１のＮＰＮトランジスタをオフさせる
遮断手段とを備えたものとする。
【００１０】また、請求項２の起動回路では、請求項１
に記載の起動回路において、前記遮断手段は、第３のＰ
チャネルＦＥＴのドレインにゲート又はベースが、第１
のＮＰＮトランジスタのベースにドレイン又はコレクタ
が、直流電源の負極にソース又はエミッタが夫々接続さ
れたＮチャネルＦＥＴ（遮断ＦＥＴＱ７）又は第２のＮ
ＰＮトランジスタを備えたものであるようにする。
に記載の起動回路において、前記遮断手段は、第３のＰ
チャネルＦＥＴのドレインにゲート又はベースが、第１
のＮＰＮトランジスタのベースにドレイン又はコレクタ
が、直流電源の負極にソース又はエミッタが夫々接続さ
れたＮチャネルＦＥＴ（遮断ＦＥＴＱ７）又は第２のＮ
ＰＮトランジスタを備えたものであるようにする。
【００１１】また、請求項３の起動回路は、請求項１又
は２に記載の起動回路において、前記直流電源の極性を
反転し、前記の全てのＰチャネルＦＥＴをＮチャネルＦ
ＥＴとし、前記の全てのＮＰＮトランジスタをＰＮＰト
ランジスタとし、前記のＮチャネルＦＥＴをＰチャネル
ＦＥＴとする。また、請求項４の起動回路では、請求項
１ないし３のいずれかに記載の起動回路は、前記被起動
回路と共に同一の半導体集積回路を構成するものである
ようにする。
は２に記載の起動回路において、前記直流電源の極性を
反転し、前記の全てのＰチャネルＦＥＴをＮチャネルＦ
ＥＴとし、前記の全てのＮＰＮトランジスタをＰＮＰト
ランジスタとし、前記のＮチャネルＦＥＴをＰチャネル
ＦＥＴとする。また、請求項４の起動回路では、請求項
１ないし３のいずれかに記載の起動回路は、前記被起動
回路と共に同一の半導体集積回路を構成するものである
ようにする。
【００１２】
【作用】定電流回路２の定電流バイアス３をフィードバ
ック入力して、起動トランジスタＱ１のベースを遮断す
るトランジスタ回路を追加する。
ック入力して、起動トランジスタＱ１のベースを遮断す
るトランジスタ回路を追加する。
【００１３】
【実施例】図１は本発明の一実施例としての回路構成を
示し、この図１は図２に対応している。図１の起動回路
が図２と異なるところは、新たにＰチャネルＦＥＴＱ６
とＮチャネルＦＥＴＱ７を追加し、図２の起動トランジ
スタＱ１のベースにＮチャネルＦＥＴＱ７のドレインを
接続し、そのゲートを定電流回路２の定電流バイアス３
によって動作するＰチャネルＦＥＴＱ６のドレインに接
続した点である。なお、ＰチャネルＦＥＴＱ６のドレイ
ンと負電源端子ＶSSとの間には抵抗Ｒ２が接続されてい
る。また、ＮチャネルＦＥＴＱ７を便宜上、遮断ＦＥＴ
という。
示し、この図１は図２に対応している。図１の起動回路
が図２と異なるところは、新たにＰチャネルＦＥＴＱ６
とＮチャネルＦＥＴＱ７を追加し、図２の起動トランジ
スタＱ１のベースにＮチャネルＦＥＴＱ７のドレインを
接続し、そのゲートを定電流回路２の定電流バイアス３
によって動作するＰチャネルＦＥＴＱ６のドレインに接
続した点である。なお、ＰチャネルＦＥＴＱ６のドレイ
ンと負電源端子ＶSSとの間には抵抗Ｒ２が接続されてい
る。また、ＮチャネルＦＥＴＱ７を便宜上、遮断ＦＥＴ
という。
【００１４】図１の回路の動作は他回路からの定電流１
によって起動トランジスタＱ１がオンし、定電流回路２
がオンする（つまりトランジスタＱ２〜Ｑ５がオンす
る）ところまでは図２と同じである。しかし図１では定
電流バイアス３がＦＥＴＱ６のゲートに印加され、Ｑ６
がオンすることで、そのドレインに接続された遮断ＦＥ
ＴＱ７のゲートの電位がＨレベルとなりＱ７がオンし、
他回路からの定電流１を吸込むと同時に起動トランジス
タＱ１をオフする。
によって起動トランジスタＱ１がオンし、定電流回路２
がオンする（つまりトランジスタＱ２〜Ｑ５がオンす
る）ところまでは図２と同じである。しかし図１では定
電流バイアス３がＦＥＴＱ６のゲートに印加され、Ｑ６
がオンすることで、そのドレインに接続された遮断ＦＥ
ＴＱ７のゲートの電位がＨレベルとなりＱ７がオンし、
他回路からの定電流１を吸込むと同時に起動トランジス
タＱ１をオフする。
【００１５】従って定電流回路２が起動した後、この定
電流回路２へは他回路によって影響される電流が流入し
なくなり、安定した定電流バイアスを発生することがで
きる。なお、定電流回路２を構成するＮＰＮトランジス
タＱ４，Ｑ５はＮチャネルＦＥＴであってもよく、電流
調整抵抗Ｒ１もＱ４側に設けたり、或いはＱ４，Ｑ５の
２つのエミッタに夫々直列挿入することもできる。
電流回路２へは他回路によって影響される電流が流入し
なくなり、安定した定電流バイアスを発生することがで
きる。なお、定電流回路２を構成するＮＰＮトランジス
タＱ４，Ｑ５はＮチャネルＦＥＴであってもよく、電流
調整抵抗Ｒ１もＱ４側に設けたり、或いはＱ４，Ｑ５の
２つのエミッタに夫々直列挿入することもできる。
【００１６】このほかＦＥＴＱ２の通電によってオン
し、ＦＥＴＱ２，Ｑ３に夫々定電流を流通させるトラン
ジスタＱ４，Ｑ５の回路に相当する回路としては種々の
変形回路が考えられる。また、遮断ＦＥＴＱ７について
もこれをＮＰＮトランジスタに置換えてもよい。
し、ＦＥＴＱ２，Ｑ３に夫々定電流を流通させるトラン
ジスタＱ４，Ｑ５の回路に相当する回路としては種々の
変形回路が考えられる。また、遮断ＦＥＴＱ７について
もこれをＮＰＮトランジスタに置換えてもよい。
【００１７】さらに上述した各ＰチャネルＦＥＴをＮチ
ャネルＦＥＴに、ＮチャネルＦＥＴをＰチャネルＦＥＴ
に、各ＮＰＮトランジスタをＰＮＰトランジスタに夫々
置換え、電源の極性を反転するようにしても本発明が適
用可能なことは明らかである。
ャネルＦＥＴに、ＮチャネルＦＥＴをＰチャネルＦＥＴ
に、各ＮＰＮトランジスタをＰＮＰトランジスタに夫々
置換え、電源の極性を反転するようにしても本発明が適
用可能なことは明らかである。
【００１８】
【発明の効果】本発明によれば他回路からの起動用の電
流１によってオンし、定電流バイアス３を発生して被起
動回路０２に供給する定電流回路２を起動するトランジ
スタＱ１を、定電流回路２の起動後は前記定電流バイア
ス３によってオフする、トランジスタＱ６，Ｑ７からな
る回路を設けるようにしたので、定電流回路２は動作
中、他回路の影響を受けずに安定な定電流バイアスを発
生することができ、ＩＣの動作を安定させ、その電流消
費を安定した値に納めることができる。
流１によってオンし、定電流バイアス３を発生して被起
動回路０２に供給する定電流回路２を起動するトランジ
スタＱ１を、定電流回路２の起動後は前記定電流バイア
ス３によってオフする、トランジスタＱ６，Ｑ７からな
る回路を設けるようにしたので、定電流回路２は動作
中、他回路の影響を受けずに安定な定電流バイアスを発
生することができ、ＩＣの動作を安定させ、その電流消
費を安定した値に納めることができる。
【図１】本発明の一実施例としての構成を示す回路図
【図２】図１に対応する従来の回路図
０１ 起動回路 ０２ 被起動回路 １ 他回路からの定電流 ２ 定電流回路 ３ 定電流バイアス Ｑ１ 起動用ＮＰＮトランジスタ（起動トランジス
タ） Ｑ２，Ｑ３ ＰチャネルＦＥＴ Ｑ４，Ｑ５ ＮＰＮトランジスタ Ｑ６ ＰチャネルＦＥＴ Ｑ７ 遮断用ＮチャネルＦＥＴ（遮断ＦＥＴ） Ｒ１ 電流調整抵抗 Ｒ２ 抵抗
タ） Ｑ２，Ｑ３ ＰチャネルＦＥＴ Ｑ４，Ｑ５ ＮＰＮトランジスタ Ｑ６ ＰチャネルＦＥＴ Ｑ７ 遮断用ＮチャネルＦＥＴ（遮断ＦＥＴ） Ｒ１ 電流調整抵抗 Ｒ２ 抵抗
Claims (4)
- 【請求項１】第１のＰチャネルＦＥＴと自身のゲート・
ドレイン間が接続されてなる第２のＰチャネルＦＥＴと
のソースを共に直流電源の正極に接続すると共に、この
第１，第２のＰチャネルＦＥＴのゲート同士を共通接続
して定電流バイアス供給点とし、さらに前記直流電源の
負極に接続されると共に第１のＰチャネルＦＥＴの通電
によってオンし、第１，第２のＰチャネルＦＥＴに夫々
所定の電流を通流させるトランジスタ回路を第１，第２
のＰチャネルＦＥＴのドレインに接続して構成した定電
流回路、 前記直流電源の正極にコレクタが接続され、第１のＰチ
ャネルＦＥＴのドレインにエミッタが接続され、ベース
に起動用の電流が供給されて第１のＰチャネルＦＥＴの
通電に代わり前記トランジスタ回路をオンさせ、第１，
第２のＰチャネルＦＥＴを通流状態とする第１のＮＰＮ
トランジスタを備え、 被起動回路内の、前記直流電源の正極にソースが接続さ
れた他のＰチャネルＦＥＴのゲートに第１，第２のＰチ
ャネルＦＥＴの通流に基づく前記定電流バイアス供給点
の電位を供給して被起動回路を起動する起動回路におい
て、 前記直流電源の正極にソースが接続され、ゲートに前記
定電流バイアス供給点の電位が供給される第３のＰチャ
ネルＦＥＴと、 この第３のＰチャネルＦＥＴのオンに基づいてオンし、
第１のＮＰＮトランジスタのベースに供給される前記起
動用電流を前記直流電源側へバイパスして第１のＮＰＮ
トランジスタをオフさせる遮断手段とを備えたことを特
徴とする起動回路。 - 【請求項２】請求項１に記載の起動回路において、 前記遮断手段は、第３のＰチャネルＦＥＴのドレインに
ゲート又はベースが、第１のＮＰＮトランジスタのベー
スにドレイン又はコレクタが、直流電源の負極にソース
又はエミッタが夫々接続されたＮチャネルＦＥＴ又は第
２のＮＰＮトランジスタを備えたものであることを特徴
とする起動回路。 - 【請求項３】請求項１又は２に記載の起動回路におい
て、 前記直流電源の極性を反転し、前記の全てのＰチャネル
ＦＥＴをＮチャネルＦＥＴとし、前記の全てのＮＰＮト
ランジスタをＰＮＰトランジスタとし、前記のＮチャネ
ルＦＥＴをＰチャネルＦＥＴとしたことを特徴とする起
動回路。 - 【請求項４】請求項１ないし３のいずれかに記載の起動
回路は、前記被起動回路と共に同一の半導体集積回路を
構成するものであることを特徴とする起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18531895A JPH0934573A (ja) | 1995-07-21 | 1995-07-21 | 起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18531895A JPH0934573A (ja) | 1995-07-21 | 1995-07-21 | 起動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934573A true JPH0934573A (ja) | 1997-02-07 |
Family
ID=16168745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18531895A Pending JPH0934573A (ja) | 1995-07-21 | 1995-07-21 | 起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934573A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181194B1 (en) | 1997-09-01 | 2001-01-30 | Nokia Mobile Phones Limited | Calibratable field effect transistors |
| JP2009193211A (ja) * | 2008-02-13 | 2009-08-27 | Seiko Instruments Inc | 定電流回路 |
-
1995
- 1995-07-21 JP JP18531895A patent/JPH0934573A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181194B1 (en) | 1997-09-01 | 2001-01-30 | Nokia Mobile Phones Limited | Calibratable field effect transistors |
| JP2009193211A (ja) * | 2008-02-13 | 2009-08-27 | Seiko Instruments Inc | 定電流回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2540816Y2 (ja) | バイアス電圧発生回路 | |
| JP3318365B2 (ja) | 定電圧回路 | |
| KR900010531A (ko) | 정전류원 회로 | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| US6002245A (en) | Dual regeneration bandgap reference voltage generator | |
| JPS61199323A (ja) | スイツチング装置 | |
| JP4158214B2 (ja) | 半導体集積回路 | |
| JPH0934573A (ja) | 起動回路 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JP2691882B2 (ja) | 制御回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JP3540872B2 (ja) | 起動回路 | |
| JP2003188711A (ja) | バイアス回路及び電源装置 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH07202667A (ja) | 半導体装置 | |
| JPH06303117A (ja) | スタートアップ回路 | |
| JP3682668B2 (ja) | バンドギャップリファレンス回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JPH07234735A (ja) | 内部電源回路 | |
| JP3313475B2 (ja) | 基準電圧発生回路 | |
| JP2003150259A (ja) | 電源回路 | |
| JPH06169226A (ja) | バイアス電流発生回路 | |
| JPH04225618A (ja) | 比較回路 |