JP2691882B2

JP2691882B2 - 制御回路

Info

Publication number: JP2691882B2
Application number: JP7159174A
Authority: JP
Inventors: フィリップ・シリト−オリビエ; コレット・モルシェ
Original assignee: エスジェーエス−トムソンミクロエレクトロニクスソシエテアノニム
Priority date: 1994-06-27
Filing date: 1995-06-26
Publication date: 1997-12-17
Anticipated expiration: 2012-12-17
Also published as: DE69502057D1; EP0690574B1; FR2721772B1; EP0690574A1; US6281722B1; JPH08101724A; DE69502057T2; FR2721772A1

Description

【発明の詳細な説明】

【０００１】

【発明の分野】この発明はスタンドバイ手段を含むバイ
アス源制御回路に関する。

【０００２】この出願は「バイアス源を部分的スタンド
バイに設定するための装置およびそのような源のための
制御回路」と題された出願に関連しており、さらに「バ
イアス源をスタンドバイに設定するための装置」と題さ
れた同日付の出願に関連しており、これを引用により援
用する。

【０００３】

【発明の背景】スタンドバイ装置は回路が使用されてい
ない期間に、回路のスイッチをオフにする必要なしに、
バイアス源を非活性化することで回路内の電力消費を減
じるために用いられる。これらはたとえば通常のまたは
充電可能な電池等からなる独立電源を備えたシステム、
たとえばリモートセンサなどに特に有益である。このよ
うなセンサの役割は、たとえばセンサの状態が変わった
場合にコントロールパネルにデータを送信することであ
る。このような装置においては、その状態が安定してい
る期間にはセンサの消費を制限することが不可欠であ
る。こうするために、その放出ユニットのバイアス源は
予め定められた時間間隔の間センサが安定状態にあると
きにはスタンドバイに設定される。これによってこれら
の期間の間の装置の電力消費を減じることが可能にな
る。スタンドバイ制御信号の状態が変わるとすぐに、バ
イアス源は再始動または再活性化され、センサがもはや
安定状態にないことを示す。

【０００４】通常、バイアス源の始動を可能にするため
に、制御回路内にはバイアス源始動補助装置が埋込まれ
ている。このような装置は一般にスタンドバイ装置とは
独立して動作し、バイアス源が完全に消耗した後にこれ
を初期始動するために回路に電圧が与えられるときにの
み用いられ、その後バイアス源からは電気的に接続を切
られる。したがって従来はバイアス源はそのスタンドバ
イ期間の間に完全にスイッチオフされることはなかっ
た。既存のスタンドバイ装置は回路の消耗を減じ、バイ
アス源をその活性状態に維持する。さもなければ、制御
回路はバイアス源を再始動するための手段をもっていな
いことになってしまうからである、というのもこれらの
手段は回路に電圧が与えられた後には禁止されているか
らである。

【０００５】これら既存の回路の欠点は、これらがバイ
アス源のスタンドバイ期間の間においてさえも電力を消
費し続けるということである。この消費はバイアス源の
スタンドバイ期間中の残留消費と、始動補助装置のそれ
とによるものである。

【０００６】さらに、回路が名目上の動作状態からバイ
アス源のスタンドバイ状態に切換わるときの過渡的な消
費がある。実際、このような制御回路は慣用的にはＣＭ
ＯＳインバータを含む論理装置を含んでいる。インバー
タの役割は制御回路によって受取られたスタンドバイ制
御信号から、制御回路のための論理信号に対応する信号
を生成することである。スタンドバイ制御信号の非スタ
ンドバイに対応する状態とスタンドバイに対応する状態
との間の遷移の間に、インバータを流れる電流はピーク
に達し、これはスタンドバイ制御信号の立下がりに続い
て立下がる。したがってインバータのスイッチングの際
に不必要な電力が消費される。

【０００７】さらに、スタンドバイ制御信号は、通常は
論理信号であるものの、必ずしもバイアス源電源電位に
対応しない２の電位間でしばしば変化する。この場合、
バイアス源の観点からは、スタンドバイ制御信号は論理
信号ではない。この結果、バイアス源が非活性化されて
いる期間全体にわたって論理装置に電流が流れ、その結
果としてかなりの電力の残留消費がある。この消費はス
タンドバイ制御信号のロー状態電位と、電源電圧の負端
子の電位との差が重大になるにつれて、ますます重大に
なる。

【０００８】このような電力消費は逆に独立して電源を
供給されるシステムの自律性に悪影響を与えるが、従来
の回路では避けることができない。この理由は特に、バ
イアス源はそれを再活性化することができるようにして
おく必要があるために、スタンドバイ期間の間に完全に
スイッチオフできないからである。

【０００９】

【発明の概要】この発明の目的は、バイアス源のスタン
ドバイ期間の間のいかなる電力消費をも防ぎ、同時にバ
イアス源がその名目上の動作状態に戻ることを可能にす
るバイアス源制御回路を提供することにより、これらの
欠点を克服することである。別の目的は、制御回路の消
費期間をバイアス源のスイッチ期間に制限することであ
る。

【００１０】少なくともこの目的を達成するために、こ
の発明はそれぞれの出力がバイアス源の制御入力に接続
されたスタンドバイ装置と、始動補助装置とを含むバイ
アス源制御回路を提供し、始動補助装置はその動作を禁
止するためのスイッチを含み、バイアス源によって制御
されており、回路はスタンドバイ制御信号がその状態を
変えたときに始動補助装置を再活性化して、バイアス源
が再活性化されるべきことを示すための、容量性手段を
含む。

【００１１】この発明の実施例に従えば、前記容量性手
段はスタンドバイ制御信号を受ける制御回路の入力と、
始動補助装置の第１の制御入力との間に接続されたキャ
パシタを含む。

【００１２】この発明の実施例に従えば、制御回路はま
たバイアス源スタンドバイ期間の間にスタンドバイおよ
び始動補助装置を非活性化するための手段を含む。

【００１３】この発明の実施例に従えば、スタンドバイ
装置はそのソースが電源電圧の正の端子に接続され、ド
レインがスタンドバイ装置の出力となりかつバイアス源
の制御入力に接続されたｐチャンネルＭＯＳトランジス
タを含み、ｐチャンネルＭＯＳトランジスタのゲートは
スタンドバイ制御信号を受ける。

【００１４】この発明の実施例に従えば、始動補助装置
はバイアス源の負の電源端子と、ｐチャンネルＭＯＳト
ランジスタのドレインおよびスタンドバイ装置の出力と
の間にそれぞれカレントミラーとして接続された２個の
ｎチャンネルＭＯＳトランジスタを含む。ｐチャンネル
ＭＯＳトランジスタのソースは正の電源端子に接続さ
れ、そのゲートは始動補助装置の第２の制御入力とな
る。ｎチャンネルＭＯＳトランジスタのゲートは始動補
助装置の第１の制御入力となるｐチャンネルＭＯＳトラ
ンジスタのドレインに接続されている。ｎチャンネルＭ
ＯＳトランジスタのドレインはスタンドバイ装置の出力
に接続され、バイアス源の制御入力に送られる始動補助
装置の出力をなす。

【００１５】この発明の実施例に従えば、始動補助装置
を禁止するためのスイッチは始動補助装置の第１の制御
入力とバイアス源の負の電源端子との間に位置づけられ
たｎチャンネルＭＯＳトランジスタを含み、このトラン
ジスタのゲートはバイアス源の出力に接続されている。

【００１６】この発明の実施例に従えば、制御回路はさ
らに１の入力にスタンドバイ制御信号を受ける論理装置
を含み、その出力は始動補助装置の第２の制御入力に接
続されており、前記論理装置は少なくともバイアス源に
よって制御される活性負荷を備えた第１のインバータを
含む。

【００１７】この発明の実施例に従えば、論理装置はバ
イアス源によって制御される第２のインバータを含み、
第２のインバータの入力は第１のインバータの出力に接
続されている。

【００１８】この発明の実施例に従えば、バイアス源に
よる第２のインバータの制御は２個のＭＯＳトランジス
タを含む。すなわちそのソースが電源電圧の負の端子に
接続されそのゲートがバイアス源の出力に接続されたｎ
チャンネルトランジスタが、そのドレインを介して、そ
れ自身がダイオード接続されかつ第２のインバータのｐ
チャンネルトランジスタにカレントミラーとして接続さ
れるｐチャンネルＭＯＳトランジスタのドレインに接続
されている。

【００１９】この発明の実施例によれば、論理装置はさ
らに少なくとも第３のＣＭＯＳインバータを含み、その
入力は第２のインバータの出力を受け、その出力は始動
補助装置の第２の制御入力に送られる論理装置の出力と
なる。

【００２０】始動補助装置の再活性化のための手段を設
けることで、バイアス源を完全にスイッチオフすること
でスタンドバイに設定することが可能となり、これによ
ってスタンドバイ期間の間の電力消費が制限される。再
活性化のためのこれらの手段はバイアス源がスタンドバ
イ制御信号によって誘起された非活性の安定状態にある
ときにバイアス源の強制的な導通を可能にする。

【００２１】バイアス源がスタンドバイにあるときにバ
イアス源制御回路の装置を非活性化する手段を設けるこ
とで、制御回路の電力消費を本質的に減じることが可能
となる。こうして、それが組入れられているシステムの
自律性が増す。

【００２２】それ自身が論理装置を形成するバイアス源
によって制御された活性負荷を備えたインバータを用い
ることで、インバータのスイッチングの際の電流ピーク
の持続時間が、スタンドバイ制御信号のスイッチング時
間と独立したものとなる。こうして、電流のピークの幅
は、バイアス源が非活性化するとすぐにそれが消失する
限りにおいて、減じられる。さらに、スタンドバイ制御
信号の論理状態の電位がバイアス源電源電圧の電位と異
なる場合には、論理装置においてすべての残留消費が防
がれる。

【００２３】論理装置の第２のインバータがバイアス源
で制御されるので、このインバータをバイアス源のスタ
ンドバイ期間の間非活性化することが可能となる。

【００２４】この発明の上述のおよび他の目的、特徴お
よび利点は、添付の図面を参照して以下の具体的な実施
例で説明されるが、これによって限定されるものではな
い。

【００２５】

【実施例の詳細な説明】図１に示されるように、この発
明に従ったバイアス源１のための制御回路は３個の装置
を含む。バイアス源１を、その電流消費を完全に打ち消
すことによってスタンドバイに設定するための装置２
と、バイアス源１のための始動補助装置３と、活性負荷
を備えた論理装置４とである。

【００２６】バイアス源１は電位ＶｃｃとＶｓｓとにあ
る２の端子ＡとＢとの間で、たとえばバッテリ（図示せ
ず）によって与えられる電源電圧を供給される。「スタ
ンドバイ」制御信号が制御回路によって受取られる。

【００２７】バイアス源１は、たとえばΔＶｂｅ／Ｒバ
イアス源であってもよい。このようなバイアス源１は、
たとえばカレントミラーとして接続されたトランジスタ
と、バイアス抵抗器Ｒとからなる。２個のＮＰＮバイポ
ーラトランジスタＴ１およびＴ２のコレクタとベースと
は電源電圧の電位Ｖｃｃにある正の端子に接続される。
トランジスタＴ１のエミッタはｐチャンネルＭＯＳトラ
ンジスタＭＰ１のソースに接続される。トランジスタＴ
２のエミッタはバイポーラ抵抗器Ｒを介してｐチャンネ
ルＭＯＳトランジスタＭＰ２のソースに接続される。こ
れら２つの上流のＭＯＳトランジスタＭＰ１およびＭＰ
２はカレントミラーとして接続され、それらのゲートは
トランジスタＭＰ１のドレインに接続されている。トラ
ンジスタＭＰ１およびＭＰ２の各々のドレインは、それ
ぞれｎチャンネルＭＯＳトランジスタＭＮ１およびＭＮ
２のドレインに接続され、そのソースは電源電圧の電位
Ｖｓｓにある負の端子Ｂに接続される。

【００２８】これらもまたカレントミラーとして接続さ
れている、これら下流のＭＯＳトランジスタＭＮ１およ
びＭＮ２のゲートは、ともにトランジスタＭＮ２のドレ
インに接続され、これはバイアス源１の出力端子Ｓとな
る。このようなバイアス源１の役割は、それが組入れら
れている回路内の１または２以上のユニットのバイアス
を、ユニットの電源でそこを流れる電流を再生すること
によって活性化することである。この電源は、たとえば
バイアス源１の下流のトランジスタＭＮ１およびＭＮ２
と電流ミラーとして接続されるＭＯＳトランジスタから
なる。

【００２９】ΔＶｂｅ／Ｒバイアス源は２つの安定状態
を有する。第１の、いわゆる活性状態では、電流がバイ
アス源１の分岐Ｔ１、ＭＰ１、ＭＮ１およびＴ２、Ｒ、
ＭＰ２、ＭＮ２の各々に流れる。第２の、いわゆる非活
性状態では、バイアス源の分岐Ｔ１、ＭＰ１、ＭＮ１お
よびＴ２、Ｒ、ＭＰ２、ＭＮ２に電流は流れない。この
双安定モード動作は、バイアス源をその非活性状態にお
いてブロックするＭＯＳトランジスタＭＰ１、ＭＮ１、
ＭＰ２、ＭＮ２のドレイン−ソース電圧に関連づけられ
ている。実際のところ、これらのトランジスタはそれら
のゲートが予め定められた電位にもたらされない限りブ
ロックされており、この予め定められた電位とは、トラ
ンジスタのしきい値ＶＰに対応する値だけ、ｐチャンネ
ルトランジスタの場合にはそのソース電位に対して低
く、ｎチャンネルトランジスタの場合には高い電位であ
る。同様に、一旦それらが導通すると、それらはそのゲ
ート電位がこの予め定められた電位に達しない限り、維
持される。したがってバイアス源１は電圧が回路に与え
られたときに活性化または始動できるはずである。この
最初の活性化は、以下で接続される始動補助装置３を用
いて達成される。

【００３０】バイアス源１が活性化されるとき、これを
通って流れる電流はバイポーラトランジスタＴ１および
Ｔ２のベース−エミッタ電圧間の差に比例し、バイアス
抵抗Ｒに反比例する。実際、バイアス源１が活性状態に
ありかつバランスされているとき、すなわちその分岐Ｔ
１、ＭＰ１、ＭＮ１およびＴ２、Ｒ、ＭＰ２およびＭＮ
２の各々に流れる電流が等しいとき、各分岐内の電流Ｉ
ｂはΔＶｂｅ／Ｒに等しい。ΔＶｂｅはトランジスタＴ
１およびＴ２のベース−エミッタ電圧間の差、Ｖｂｅ１
−Ｖｂｅ２を意味する。

【００３１】このバイアス源１の制御入力Ｅはトランジ
スタＭＰ１およびＭＮ１のドレインからなり、これらは
スタンドバイおよび始動補助装置２および３の出力に接
続されている。

【００３２】始動補助装置３は４個のＭＯＳトランジス
タＭＰ３、ＭＮ３、ＭＮ４およびＭＮ５を含む。ｐチャ
ンネルＭＯＳトランジスタＭＰ３のソースは端子Ａに接
続され、始動補助装置３の第２の制御入力をなすそのゲ
ートは論理装置４の出力に接続されている。トランジス
タＭＰ３のドレインはそのゲートがそのドレインにダイ
オードとして接続されているｎチャンネルＭＯＳトラン
ジスタＭＮ３のドレインに接続される。トランジスタＭ
Ｎ３のソースは端子Ｂに接続される。始動補助装置３の
第１の制御入力ＶｉｎをなすトランジスタＭＰ３、ＭＮ
３のドレインもまたｎチャンネルＭＯＳトランジスタＭ
Ｎ４のゲートに接続されており、このソースは端子Ｂに
接続されている。すなわちトランジスタＭＮ４はトラン
ジスタＭＮ３とカレントミラーとして接続されている。
始動補助装置３の出力をなすトランジスタＭＮ４のドレ
インはトランジスタＭＰ１、ＭＮ１のドレインに接続さ
れており、これらはバイアス源１の制御入力Ｅである。

【００３３】トランジスタＭＮ３およびＭＮ４のゲート
もまたｎチャンネルトランジスタＭＮ５のドレインに接
続されている。トランジスタＭＮ５のソースは端子Ｂに
接続され、そのゲートはバイアス源１の出力Ｓに接続さ
れている。すなわち、トランジスタＭＮ５はバイアス源
１の下流のＭＯＳトランジスタＭＮ１およびＭＮ２とカ
レントミラーとして接続されている。

【００３４】始動補助装置３の第１の役割は、電圧が回
路に与えられたときにバイアス源１の非活性状態から活
性状態への切換えを確実にすることである。この第１の
役割が以下で開示され、一方始動補助装置の第２の役割
は、バイアス源１のスタンドバイへの設定と関連して後
に説明される。

【００３５】電圧が回路に与えられると、トランジスタ
ＭＰ３は導通する。「スタンドバイ」信号は非スタンド
バイと関連するそのハイ状態Ｖ＋にあるものと仮定す
る。トランジスタＭＮ３およびＭＮ４のゲート電位はし
たがって、電位ＶｃｃからトランジスタＭＰ３の直列抵
抗における電圧降下を減じたものとなる。２個のトラン
ジスタＭＮ３およびＭＮ４のソースが電位Ｖｓｓにある
ため、これらのトランジスタＭＮ３およびＭＮ４もまた
導通している。こうしてトランジスタＭＮ４はトランジ
スタＭＰ１およびＭＰ２のゲートを、電位Ｖｓｓにトラ
ンジスタＭＮ４の直列抵抗における電圧降下を加えたも
のにバイアスする。こうして、トランジスタＭＰ１およ
びＭＰ２はオンになり、トランジスタＭＮ１およびＭＮ
２のゲートとトランジスタＭＰ２のドレインとの間の接
続を介して、トランジスタＭＮ１およびＭＮ２もまたオ
ンになる。こうしてバイアス源１はその活性安定状態と
なる。

【００３６】このとき、トランジスタＭＮ１およびＭＮ
２を介して流れる電流は、トランジスタＭＮ４の導通の
ため、バランスがとれていない。しかしながら、バイア
ス源１が始動されると、トランジスタＭＮ５はトランジ
スタＭＮ１およびＭＮ２とカレントミラーとして接続さ
れているためにオンとなる。これによってトランジスタ
ＭＮ４はオフになり、これがバイアス源１から電流を引
き出すことは最早なくなるので、分岐を流れる電流のバ
ランスがとれる。トランジスタＭＮ５は始動補助装置３
を禁止するためのスイッチの役割を果たす。

【００３７】バイアス源をスタンドバイに設定するため
に、「スタンドバイ」信号がスタンドバイ装置２を動作
させるのに用いられる。

【００３８】このスタンドバイ装置２はそのゲートに
「スタンドバイ」制御信号を受けるｐチャンネルＭＯＳ
トランジスタＭＰ４からなる。このトランジスタＭＰ４
のソースは電源電圧の端子Ａに接続され、そのドレイン
はバイアス源１の制御入力Ｅに接続される。

【００３９】「スタンドバイ」信号のハイ状態Ｖ＋から
ロー状態Ｖ−への状態の変更によって表わされるスタン
ドバイの要求があると、トランジスタＭＰ４のゲートの
バイアスが修正される。この結果、このトランジスタＭ
Ｐ４はオンとなり、バイアス源１のトランジスタＭＰ１
およびＭＰ２のゲートを電位ＶｃｃからトランジスタＭ
Ｐ４の直列抵抗における電圧降下を減じたものにバイア
スする。こうして、バイアス源はトランジスタＭＰ１お
よびＭＰ２のブロックによって非活性化される。

【００４０】バイアス源１の非活性状態は安定状態であ
るので、「スタンドバイ」信号の新たなスイッチングの
ためにトランジスタＭＰ４がオフになっても、非活性の
ままである。これは論理装置４の説明と関連して以下で
さらに説明され、スイッチングの間に回路の消費を制限
するように組入れられた手段によって引き起こされる。
バイアス源１の再始動または再活性化は、始動補助装置
３によって引き起こされる。始動補助装置３の第２の役
割が説明される。

【００４１】始動補助装置３の第１の入力Ｖｉｎをなす
トランジスタＭＰ３およびＭＮ３のドレインはキャパシ
タＣを介して「スタンドバイ」信号を受ける制御回路の
入力に接続される。したがって「スタンドバイ」信号の
ロー状態からハイ状態への遷移が、トランジスタＭＮ３
およびＭＮ４のゲートをバイアスするのに用いられ、こ
うしてバイアス源１の再始動を引き起こす。キャパシタ
Ｃは二重の役割を有する。一方で、これは重大な電力消
費を引き起こすであろう「スタンドバイ」信号の電位Ｖ
＋と電位Ｖｓｓとの間のトランジスタＭＮ５の短絡を防
ぐ。他方で、これは始動装置２のトランジスタＭＰ４と
始動補助装置３のＭＮ４とが「スタンドバイ」信号のＣ
ＭＯＳインバータを形成することを避ける。

【００４２】二重の役割を有する論理装置４の構成がさ
らに接続される。一方、これは「スタンドバイ」信号
を、始動補助装置３の観点から論理信号に変える。他方
で、これはバイアス源１がその名目的な動作に戻るとき
に、「スタンドバイ」制御信号によって始動補助装置３
を迅速に非活性化することを可能にする。

【００４３】論理装置４はＭＯＳトランジスタＭＰ６、
ＭＮ６、ＭＰ７、ＭＮ７、ＭＰ８およびＭＮ８を含む３
個のインバータから構成される。論理装置４の第１のイ
ンバータは２個のＭＯＳトランジスタＭＰ６およびＭＮ
６を含み、ｎチャンネルＭＯＳトランジスタＭＮ６はバ
イアス源１によって制御される活性負荷である。ｐチャ
ンネルＭＯＳトランジスタＭＰ６はそのソースが電源電
圧の端子Ａに接続され、一方そのゲートは「スタンドバ
イ」制御信号を受ける。トランジスタＭＰ６のドレイン
はｎチャンネルＭＯＳトランジスタＭＮ６のドレインに
接続され、そのソースは電源電圧の端子Ｂに接続され
る。トランジスタＭＮ６のゲートはバイアス源１の出力
端子Ｓに接続される。言い換えれば、トランジスタＭＮ
６はカレントミラーとして、バイアス源１の２個の下流
のトランジスタＭＮ１およびＭＮ２と接続される。トラ
ンジスタＭＰ６およびＭＮ６のドレインは論理装置４の
第１のインバータの出力Ｖｏｕｔであり、これはＭＯＳ
トランジスタを含む第２のインバータに送られる。

【００４４】この第２のインバータは２個のＭＯＳトラ
ンジスタＭＰ７およびＭＮ７を含む。ｎチャンネルＭＯ
ＳトランジスタＭＮ７はそのゲートに第１のインバータ
の出力Ｖｏｕｔを受け、一方そのソースは電源電圧の端
子Ｂに接続される。トランジスタＭＮ７のドレインはｐ
チャンネルＭＯＳトランジスタＭＰ７のドレインに接続
され、そのソースは電源電圧の端子Ａに接続される。ト
ランジスタＭＰ７のゲートは１対のトランジスタＭＰ９
およびＭＮ９を用いて、バイアス源１の出力Ｓの関数と
してバイアスされる。これらのトランジスタＭＰ９およ
びＭＮ９はバイアス源１の出力段５を構成するが、これ
は制御回路の動作とともに後に説明される。トランジス
タＭＰ７およびＭＮ７のドレインは論理装置４の第２の
インバータの出力をなし、これはＭＯＳトランジスタを
含む第３のインバータに送られる。

【００４５】この第３のインバータは従来のＣＭＯＳイ
ンバータである。これは２個のＭＯＳトランジスタＭＰ
８およびＭＮ８を含み、それらのゲートはともにトラン
ジスタＭＰ７およびＭＮ７のドレインに接続される。ｐ
チャンネルＭＯＳトランジスタＭＰ８のソースは電源電
圧の端子Ａに接続され、一方そのドレインはｎチャンネ
ルトランジスタＭＮ８のドレインに接続される。トラン
ジスタＭＮ８のソースは電源電圧の端子Ｂに接続され
る。トランジスタＭＰ８およびＭＮ８のドレインはこの
第３のインバータと論理装置４の出力となり、これは始
動補助装置３の第２の制御入力をなすトランジスタＭＰ
３のゲートに送られる。このＣＭＯＳインバータのため
に選択されるジオメトリーは、その迅速な切換えを可能
にするようなものである。

【００４６】「スタンドバイ」信号の遷移が生じたとき
に始動補助装置３のトランジスタＭＰ３を迅速に制御す
る必要は、トランジスタＭＰ３のジオメトリーに関連し
ている。トランジスタＭＰ３は、バイアス源のスタンド
バイ期間以外でのその消費を制限するために、高い直列
抵抗を示すように選ばれる。したがってもし迅速な制御
が望ましい場合には、スタンドバイ制御信号が現われた
ときに電流の迅速な転送を必要とする、高いゲート容量
を有する。

【００４７】この発明に従った制御回路はバイアス源１
を、その再始動に悪影響を与えることなしに、その電力
消費を完全になくすことによって非活性化することを可
能にする。さらに、これはスタンドバイ期間の間のいか
なる電力消費をもなくし、それが含む装置の消費期間
を、バイアス源１のスイッチング期間に制限する。

【００４８】この動作が図２に示され、ここでは「スタ
ンドバイ」信号の電位、論理装置４の第１のインバータ
の出力Ｖｏｕｔおよび始動補助装置の入力Ｖｉｎの電位
および回路全体で消費される電流Ｉｃｃを表わす２個の
タイミング図が示されている。制御回路の入力にスタン
ドバイ制御信号がない場合には、「スタンドバイ」信号
は電位Ｖ＋に対応するハイの状態にあると仮定される。
バイアス源１は活性状態にあり、トランジスタＭＰ１、
ＭＰ２、ＭＮ１およびＭＮ２はオンである。

【００４９】既に上で見たとおり、トランジスタＭＮ５
はオンであり、トランジスタＭＮ３およびＭＮ４はとも
にオフである。したがって始動補助装置３には電流は流
れない。同様に、スタンドバイ装置２にも電流は流れな
い。

【００５０】「スタンドバイ」信号がそのハイの状態に
あるので、トランジスタＭＰ６はオフであり、論理装置
４の第１のインバータには電流が流れない。したがっ
て、「スタンドバイ」信号のハイ状態の電位Ｖ＋は、電
位Ｖｃｃと電位Ｖｃｃ−Ｖｇｓｐとの間にあると仮定さ
れ、ここでＶｇｓｐはｐチャンネルＭＯＳトランジスタ
のゲート−ソースしきい値であって、この例ではトラン
ジスタＭＰ６である。同じ型のＭＯＳトランジスタはす
べて、それらがすべて同じ集積回路チップ上にある限
り、同じゲート−ソースしきい値電圧を有すると仮定さ
れる。第１のインバータの始動しきい値は、１のまたは
幾つかの、ダイオードとして接続されたｐチャンネルＭ
ＯＳトランジスタをトランジスタＭＰ６と端子Ａとの間
に接続することにより下げることができ、したがって
「スタンドバイ」信号をより低いＶ＋電位で動作させる
ことを可能にすることができる。

【００５１】時間ｔ０において、「スタンドバイ」信号
はそのロー状態Ｖ−への遷移を始め、スタンドバイへの
要求を示す。「スタンドバイ」信号がＶｃｃ−Ｖｇｓｐ
の値に達しない限り、既に述べられた状況は変わらな
い。消費される電流Ｉｃｃはバイアス源１における電流
に対応し、これはその公称値ＩＮにΔＶｂｅ／Ｒによっ
て設定される。

【００５２】「スタンドバイ」信号が値Ｖｃｃ−Ｖｇｓ
ｐに達する時間ｔ１から、トランジスタＭＰ６はオンと
なる。トランジスタＭＮ６がオンであるので、これを通
って流れる電流はピークに達し、そこにそれが反映され
るバイアス源１の電流に加わる。同じ時間ｔ１で、トラ
ンジスタＭＰ４はオンとなり、トランジスタＭＰ１およ
びＭＰ２がオフになることと、バイアス源１をスタンド
バイに設定することとを引き起こす。これ以降、バイア
ス源１には電流は流れない。

【００５３】バイアス源１が非活性化されるので、トラ
ンジスタＭＮ１およびＭＮ２とカレントミラーとして接
続されているすべてのトランジスタＭＮ５、ＭＮ６およ
びＭＮ９がターンオフする。トランジスタＭＮ５がオフ
となるので、始動補助装置３のトランジスタＭＮ３およ
びＭＮ４のゲートが開放され、このため必要に応じてバ
イアス源１を再活性化するために利用可能となる。

【００５４】トランジスタＭＮ６がオフとなるので、ト
ランジスタＭＰ６の電流が打ち消され、このためこれは
「スタンドバイ」信号の傾斜に追随することができなく
なる。こうして、第１のインバータの消費は、そのピー
ク消費時間が「スタンドバイ」信号のスイッチング時間
から独立することによって、減じられる。インバータ内
のこの消費は、バイアス源１が非活性化するや否や停止
する。さらに、端子ＡおよびＢの電位とは異なる「スタ
ンドバイ」信号のハイ状態電位Ｖ＋およびロー状態電位
Ｖ−についてさえも、残留消費は残らない。こうしてそ
の電力消費はスイッチングの間減じられる。

【００５５】トランジスタＭＮ９がオフになるので、ト
ランジスタＭＰ７はバイアス源１を介するその制御によ
ってオフになる。トランジスタＭＰ７は出力段５によっ
て制御される。この出力段は２個のＭＯＳトランジスタ
ＭＰ９およびＭＮ９からなる。ｐチャンネルＭＯＳトラ
ンジスタＭＰ９のソースは端子Ａに接続され、一方その
ゲートはｐチャンネルＭＯＳトランジスタＭＰ７のゲー
トに接続され、そのドレインはそれ自身のゲートとｎチ
ャンネルＭＯＳトランジスタＭＮ９のドレインとに接続
される。すなわち、トランジスタＭＰ９はダイオード接
続され、トランジスタＭＰ７とカレントミラーとして接
続される。トランジスタＭＮ９のソースは端子Ｂに接続
され、そのゲートはバイアス源１の出力端子Ｓに接続さ
れる。すなわちトランジスタＭＮ９はバイアス源１の下
流のトランジスタＭＮ１およびＭＮ２と電流ミラーとし
て接続される。したがってバイアス源１が非活性化され
るとき、トランジスタＭＮ９およびＭＰ９は最早導通し
ない。したがって、トランジスタＭＰ７には電流が流れ
ることができない。トランジスタＭＰ３は、論理装置４
の第３のインバータを介して、ターンオフする。

【００５６】バイアス源１のスタンドバイ期間の間には
いかなる電流の消費も防がれる。この結果は、「スタン
ドバイ」制御信号のロー状態の電位Ｖ−がＶｃｃ−Ｖｇ
ｓｐより下である限り、その値がいかなるものであるか
にかかわらず、得られる。

【００５７】「スタンドバイ」信号がそのハイ状態への
遷移を始め、バイアス源１が再活性化されるべきことを
示すと、以下のように、逆のスイッチングが起こる。

【００５８】時間ｔ’０で、「スタンドバイ」信号が電
位Ｖ＋への遷移を始めると、始動補助装置３の入力の電
位ＶｉｎはキャパシタＣを介して「スタンドバイ」信号
電位に追従し、Ｖｓｓ＋Ｖｇｓｎの値に制限され、ここ
でＶｇｓｎはｎチャンネルＭＯＳトランジスタ、この場
合トランジスタＭＮ３、のゲート−ソースしきい値を表
わす。トランジスタＭＮ４のゲートが電位Ｖｓｓ＋Ｖｇ
ｓｎにあるので、このトランジスタはオンとなる。トラ
ンジスタＭＰ４もまたオンであるので、このときトラン
ジスタＭＮ３、ＭＰ３およびＭＮ４を介して電流が流れ
る。

【００５９】時間ｔ’１で、「スタンドバイ」信号電位
が値Ｖｃｃ−Ｖｇｓｐに達すると、トランジスタＭＰ４
およびＭＰ６がオフとなる。こうして、トランジスタＭ
Ｎ４はトランジスタＭＰ１およびＭＰ２のゲート電位を
再び下げることができ、これによってバイアス源１の再
始動を引き起こす。

【００６０】一旦バイアス源１が再始動されると、トラ
ンジスタＭＮ５、ＭＮ６およびＭＮ９は再びオンとな
る。

【００６１】トランジスタＭＮ６の導通は、トランジス
タＭＮ７のゲート電位を、電位ＶｓｓにトランジスタＭ
Ｎ６の直列抵抗における電圧降下を加えたものにバイア
スさせる。

【００６２】トランジスタＭＮ５の導通は、トランジス
タＭＮ４のゲート電位を、電位ＶｓｓにトランジスタＭ
Ｎ５における直列抵抗の電圧降下を加えたものにバイア
スさせる。したがって、これによってトランジスタＭＮ
４がオフとなり、これでバイアス源１の分岐を通って流
れる電流がバランスされる。

【００６３】トランジスタＭＮ９の導通はトランジスタ
ＭＰ９を介して論理装置４を再活性化し、このためトラ
ンジスタＭＰ３がオンとなり、これが始動補助装置３を
再始動させる。

【００６４】電流Ｉｃｃに関して、制御回路によって
も、バイアス源１によっても、時間ｔ’０前には何の電
流も消費されない。時間ｔ’０とｔ’１との間では、消
費はトランジスタＭＮ３、ＭＰ４およびＭＮ４を介して
流れる電流に対応する。時間ｔ’１でバイアス源１が再
始動すると、トランジスタのスイッチングに関連するピ
ークｐが起こる。この場合、消費はバイアス源１のみで
吸収される電流Ｉｎを表わす。

【００６５】実際、一旦バイアス源１が再始動すると、
制御回路の装置２および４は、それらの電流消費に関す
る限り、再び非活性化される。

【００６６】したがって、これらの装置２および４の電
流消費は、バイアス源１のスイッチング期間のみに制限
される。

【００６７】この発明に従った制御回路の最適な動作を
可能にするために、キャパシタＣはスタンドバイ制御信
号の遷移で急峻なエッジを引き起こすように選ばれる。
トランジスタＭＰ４がスイッチの役割を果たすので、こ
れはスタンドバイ制御信号が現われたときにバイアス源
１を非活性化することができるように、低い直列抵抗を
有していなければならない。言い換えれば、高いゲート
幅を有するトランジスタが選択される。バイアス源１の
名目上の動作期間の間に始動補助装置３の消費を制限す
るために、トランジスタＭＰ３は非常に低いＷ／Ｌ比を
有するように選択されるであろう。すなわち、これはそ
のゲート幅に対してかなり大きなゲート長を有するであ
ろう。これと同じ線に沿って、電流のピーク振幅はトラ
ンジスタＭＮ６を、バイアス源１のトランジスタＭＮ２
のそれに対してより低いＷ／Ｌ比を有するように寸法決
めすることによって、論理装置４の第１のインバータの
スイッチングの際に制限することができる。

【００６８】この発明が、当業者には明らかな様々な別
の実施例や修正を有することは当然である。特に、ゲー
ト長とゲート幅との比の選択は、バイアス源の意図され
る用途に依存する。同様に、上で述べられた構成要素の
各々は同じ役割を果たす１のまたは幾つかの素子と置換
えてもよい。

【００６９】このような変更、修正および改良はこの開
示の一部であると意図され、この発明の精神と範囲のう
ちに含まれると意図される。したがって上述の説明は単
に例示のためのみであって、限定を意図したものではな
い。この発明は前掲の特許請求の範囲によって規定され
るものとその均等物とに限定されるのみである。

【図面の簡単な説明】

【図１】この発明に従ったバイアス源制御回路の実施例
を示す図である。

【図２】バイアス源がスタンドバイに設定され再活性化
される場合の、図１に示された回路の最も重要な電圧お
よび電流を示すタイミング図である。

【符号の説明】

１バイアス源２スタンドバイ装置３始動補助装置４論理装置

Claims

(57)【特許請求の範囲】

【請求項１】バイアス源（１）のための制御回路であ
って、それぞれの出力がバイアス源（１）の制御入力
（Ｅ）に接続されたスタンドバイ装置（２）および始動
補助装置（３）を含み、始動補助装置（３）はバイアス
源（１）によって制御されてその動作を禁止するための
スイッチ（ＭＮ５）を含み、前記制御回路は「スタンド
バイ」制御信号が状態を変えて、バイアス源（１）が再
活性化されるべきことを示したとき、始動補助装置
（３）を再活性化するための容量性手段（Ｃ）を含む、
制御回路。
【請求項２】前記容量性手段はスタンドバイ制御信号
（「スタンドバイ」）を受ける制御回路の入力と、始動
補助装置（３）の第１の制御入力（Ｖｉｎ）との間に接
続されたキャパシタ（Ｃ）を含む、請求項１に記載の制
御回路。
【請求項３】バイアス源（１）のスタンドバイ期間の
間、スタンドバイ装置（２）および始動補助装置（３）
を非活性化するための手段を含む、請求項１または２に
記載の制御回路。
【請求項４】前記スタンドバイ装置（２）は、そのソ
ースが電源電圧の正の端子（Ａ）に接続され、そのドレ
インがスタンドバイ装置（２）の出力をなし、バイアス
源（１）の制御入力（Ｅ）に接続されるｐチャンネルＭ
ＯＳトランジスタ（ＭＰ４）を含み、ｐチャンネルＭＯ
Ｓトランジスタ（ＭＰ４）のゲートはスタンドバイ制御
信号（「スタンドバイ」）を受ける、請求項１ないし３
のいずれかに記載の制御回路。
【請求項５】始動補助装置（３）はバイアス源（１）
の負の電源端子（Ｂ）と、ｐチャンネルＭＯＳトランジ
スタ（ＭＰ３）のドレインおよびスタンドバイ装置
（２）の出力との間にそれぞれカレントミラーとして接
続された２個のｎチャンネルＭＯＳトランジスタ（ＭＮ
３、ＭＮ４）を含み、ｐチャンネルＭＯＳトランジスタ
（ＭＰ３）のソースは正の電源端子（Ａ）に接続され、
そのゲートは始動補助装置（３）の第２の制御入力とな
り、ｎチャンネルＭＯＳトランジスタ（ＭＮ３、ＭＮ
４）のゲートはｐチャンネルＭＯＳトランジスタ（ＭＰ
３）のドレインに接続され、このドレインは始動補助装
置（３）の第１の制御入力（Ｖｉｎ）を構成し、ｎチャ
ンネルＭＯＳトランジスタ（ＭＮ４）のドレインはスタ
ンドバイ装置（２）の出力に接続されて、バイアス源
（１）の制御入力（Ｅ）に送られる始動補助装置（３）
の出力を構成する、請求項４に記載の制御回路。
【請求項６】始動補助装置（３）を禁止するためのス
イッチ（ＭＮ５）は始動補助装置（３）の第１の制御入
力（Ｖｉｎ）とバイアス源（１）の負の電源端子（Ｂ）
との間に位置づけられたｎチャンネルＭＯＳトランジス
タ（ＭＮ５）を含み、このトランジスタ（ＭＮ５）のゲ
ートはバイアス源（１）の出力（Ｓ）に接続されてい
る、請求項５に記載の制御回路。
【請求項７】入力でスタンドバイ制御信号（「スタン
ドバイ」）を受け、出力が始動補助装置（３）の第２の
制御入力に接続された論理装置（４）を含み、前記論理
装置（４）は少なくとも、バイアス源（１）によって制
御される活性負荷（ＭＮ６）を備えた第１のインバータ
（ＭＰ６、ＭＮ６）を含む、請求項５または６に記載の
制御回路。
【請求項８】論理装置（４）はバイアス源（１）によ
って制御される第２のインバータ（ＭＰ７、ＭＮ７）を
含み、第２のインバータ（ＭＰ７、ＭＮ７）の入力は第
１のインバータ（ＭＰ６、ＭＮ６）の出力（Ｖｏｕｔ）
に接続されている、請求項７に記載の制御回路。
【請求項９】バイアス源（１）による第２のインバー
タ（ＭＰ７、ＭＮ７）の制御は、２個のＭＯＳトランジ
スタ（ＭＰ９、ＭＮ９）を含み、そのソースが電源電圧
の負の端子（Ｂ）に接続されゲートがバイアス源（１）
の出力（Ｓ）に接続されたｎチャンネルＭＯＳトランジ
スタ（ＭＮ９）はそのドレインによって、ｐチャンネル
ＭＯＳトランジスタ（ＭＰ９）のドレインに接続されて
おり、後者のトランジスタはそれ自身ダイオード接続さ
れかつ第２のインバータ（ＭＰ７、ＭＮ７）のｐチャン
ネルＭＯＳトランジスタ（ＭＰ７）にカレントミラーと
して接続される、請求項８に記載の制御回路。
【請求項１０】論理装置（４）は少なくとも、第２の
インバータ（ＭＰ７、ＭＮ７）の出力を受ける入力と、
始動補助装置（３）の第２の制御入力に送られる論理装
置（４）の出力を構成する出力とを有する、第３のＣＭ
ＯＳインバータ（ＭＰ８、ＭＮ８）を含む、請求項８ま
たは９に記載の制御回路。