JP3001014B2 - バイアス電圧発生回路 - Google Patents

バイアス電圧発生回路

Info

Publication number
JP3001014B2
JP3001014B2 JP3048205A JP4820591A JP3001014B2 JP 3001014 B2 JP3001014 B2 JP 3001014B2 JP 3048205 A JP3048205 A JP 3048205A JP 4820591 A JP4820591 A JP 4820591A JP 3001014 B2 JP3001014 B2 JP 3001014B2
Authority
JP
Japan
Prior art keywords
bias voltage
transistor
generating circuit
resistor
mis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3048205A
Other languages
English (en)
Other versions
JPH04284022A (ja
Inventor
和幸 野中
哲也 相坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3048205A priority Critical patent/JP3001014B2/ja
Priority to DE69222794T priority patent/DE69222794T2/de
Priority to EP92302017A priority patent/EP0503888B1/en
Priority to KR1019920004072A priority patent/KR950006350B1/ko
Priority to US07/851,431 priority patent/US5218238A/en
Publication of JPH04284022A publication Critical patent/JPH04284022A/ja
Application granted granted Critical
Publication of JP3001014B2 publication Critical patent/JP3001014B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バイアス電圧発生回路
に関し、特に、ＥＣＬレベルのバイアス電圧発生回路に
関する。近年、高速ＬＳＩに対しても、電池バックアッ
プ等を実現するために低消費電力化が要求されるように
なって来ている。そのため、各種の方式が提供され、ま
た、研究開発されているが、回路の非動作時にバイアス
電圧を下げて待機状態を作り、動作時と非動作時とを総
合した時の低消費電力化を図る手法は有効なものの一つ
である。そこで、バイアス回路のバイアス発生電圧を外
部から制御することが行われており、このバイアス電圧
発生回路に付いても低消費電力化が要望されている。
【０００２】
【従来の技術】図５は従来のバイアス電圧発生回路の一
例を示す回路図である。同図に示されるように、従来の
バイアス電圧発生回路は、ＰＮＰ型バイポーラトランジ
スタT1 01, 複数のＮＰＮ型バイポーラトランジスタT102
〜T109, および, 複数の抵抗器R101〜R108を備えてい
る。トランジスタT101のベースはバイアス電圧制御信号
入力端子Psに接続され、エミッタ（ノードn1) は抵抗器
R101を介して高電位電源Ｖccに接続され、そして、コレ
クタは低電位電源ＶEEに接続されている。トランジスタ
T102のコレクタは抵抗器R102を介してトランジスタT101
のエミッタとトランジスタT103,T108 の各ベースに接続
され、エミッタは低電位電源ＶEEに接続され、そして、
ベースはトランジスタT104,T105,T106の各コレクタに接
続されると共に抵抗器R103を介して低電位電源ＶEEに接
続されている。トランジスタT103のコレクタは高電位電
源Ｖccに接続され、また、エミッタは抵抗器R104を介し
てトランジスタT102のベースに接続されている。
【０００３】トランジスタT104,T105,T106の各ベースは
それぞれ接続されると共に抵抗器R1 06を介してトランジ
スタT109のコレクタおよびベースに共通接続され、ま
た、各エミッタはそれぞれ接続されると共に抵抗器R105
を介して低電位電源ＶEEに接続されている。トランジス
タT107のコレクタはベースに接続されると共に抵抗器R1
07を介して高電位電源Ｖccに接続され、また、エミッタ
はトランジスタT108のコレクタに接続されている。トラ
ンジスタT108のエミッタはバイアス電圧出力端子Vcs に
接続されると共に抵抗器R108を介してトランジスタT109
のコレクタに接続されている。また、トランジスタT109
のエミッタは低電位電源ＶEEに接続されている。
【０００４】この図５に示す従来のバイアス電圧発生回
路において、待機時（スタンバイ時）には、バイアス電
圧制御信号入力端子(Ps)に供給するバイアス電圧制御信
号Psを立ち下げてＰＮＰ型バイポーラトランジスタT101
をオンすることによりノードn1のレベルを立ち下げ、出
力電圧（バイアス電圧)Vcsを低電位にするようになって
いる。これにより、待機時におて、該バイアス電圧が供
給されるＥＣＬ回路の消費電力を低減するようになって
いる。
【０００５】
【発明が解決しようとする課題】上述したように、図５
に示す従来のバイアス電圧発生回路は、待機時にトラン
ジスタT101をオンしてノードn1のレベルを立ち下げ、出
力電圧Vcs を低電位に立ち下げるようになっている。と
ころで、抵抗器R101の抵抗値は、動作時にトランジスタ
T102のコレクタ電流を供給することになるため、それほ
ど高く設定することができない。その結果、抵抗器R101
（例えば、数十ＫΩ）に流れる電流はトランジスタT101
のエミッタ電流として待機時にも残存することになる。
そして、この抵抗器R101を流れる電流は、回路定数にも
依存するが、例えば、 100μA 程度となり、特に、バッ
テリバックアップを行う無線機等においては大きな課題
となっている。
【０００６】本発明は、上述した従来のバイアス電圧発
生回路が有する課題に鑑み、待機時に流れる電流を無視
できる程度（具体的には、およそ10μA 以下）に減少さ
せることを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、バイア
ス電圧制御信号Psに応じて、動作時には所定電位のバイ
アス電圧Vcs を出力し、且つ、待機時には該バイアス電
圧Vcs を立ち下げて当該バイアス電圧Vcs が供給される
ＥＣＬ回路の消費電力を低減するようにしたバイアス電
圧発生回路であって、前記バイアス電圧制御信号Psによ
りスイッチング制御されるＭＩＳトランジスタMT(MTP)
を具備し、前記待機時において前記ＭＩＳトランジスタ
MT(MTP) をオフして電流の流れを遮断すると共に、前記
動作時において該ＭＩＳトランジスタMT(MTP) をオンし
て前記バイアス電圧Vcs を所定電位として出力するため
のバイポーラトランジスタT2に電流を流すようにしたこ
とを特徴とするバイアス電圧発生回路が提供される。
【０００８】
【作用】本発明のバイアス電圧発生回路によれば、ＭＩ
ＳトランジスタMT(MTP) はバイアス電圧制御信号Psによ
りスイッチング制御され、待機時においてはＭＩＳトラ
ンジスタMT(MTP) をオフして電流の流れを遮断し、ま
た、動作時においてはＭＩＳトランジスタMT(MTP) をオ
ンしてバイアス電圧Vcs を所定電位として出力するため
のバイポーラトランジスタT2に電流を流すようになって
いる。
【０００９】これにより、本発明のバイアス電圧発生回
路によれば、待機時に流れる電流を無視できる程度に減
少させることができる。
【００１０】
【実施例】以下、図面を参照して本発明に係るバイアス
電圧発生回路の実施例を説明する。図１は本発明に係る
バイアス電圧発生回路の一実施例を示す回路図である。
同図に示されるように、本実施例のバイアス電圧発生回
路は、Ｎ型ＭＩＳトランジスタMT, ＰＮＰ型バイポーラ
トランジスタT1, 複数のＮＰＮ型バイポーラトランジス
タT2〜T9, および, 複数の抵抗器R1〜R8を備えている。
【００１１】トランジスタT1のベースはバイアス電圧制
御信号入力端子PsおよびＭＩＳトランジスタMTのゲート
に接続され、エミッタ（ノードN1) はトランジスタMTの
ドレインに接続され、そして、コレクタは低電位電源Ｖ
EEに接続されている。トランジスタMTのソースは高電位
電源Ｖccに接続されている。トランジスタT2のコレクタ
は抵抗器R2を介してトランジスタT1のエミッタ（ノード
N1) に接続されている。このノードN1は、抵抗器R1を介
して高電位電源Ｖccに接続されると共に、トランジスタ
T3,T8 の各ベースにも接続されている。また、トランジ
スタT2のエミッタは低電位電源ＶEEに接続され、そし
て、ベースはトランジスタT4,T5,T6の各コレクタに接続
されると共に抵抗器R3を介して低電位電源ＶEEに接続さ
れている。トランジスタT3のコレクタは高電位電源Ｖcc
に接続され、また、エミッタは抵抗器R4を介してトラン
ジスタT2のベースに接続されている。
【００１２】トランジスタT4,T5,T6の各ベースはそれぞ
れ接続されると共に抵抗器R6を介してトランジスタT9の
コレクタおよびベースに共通接続され、また、各エミッ
タはそれぞれ接続されると共に抵抗器R5を介して低電位
電源ＶEEに接続されている。トランジスタT7のコレクタ
はベースに接続されると共に抵抗器R7を介して高電位電
源Ｖccに接続され、また、エミッタはトランジスタT8の
コレクタに接続されている。トランジスタT8のエミッタ
はバイアス電圧出力端子Vcs に接続されると共に抵抗器
R8を介してトランジスタT9のコレクタに接続されてい
る。また、トランジスタT9のエミッタは低電位電源ＶEE
に接続されている。
【００１３】この図１に示す本実施例のバイアス電圧発
生回路において、待機時（スタンバイ時）には、バイア
ス電圧制御信号入力端子(Ps)に供給するバイアス電圧制
御信号Psを立ち下げてＰＮＰ型バイポーラトランジスタ
T1をオンすることによりノードN1のレベルを立ち下げ、
出力電圧（バイアス電圧)Vcsを低電位にするようになっ
ている。このとき、Ｎ型ＭＩＳトランジスタMTのゲート
にもバイアス電圧制御信号Psが供給されているため、該
バイアス電圧制御信号Psが立ち下がると当該トランジス
タMTがオフする。従って、待機時においては、オフ状態
のトランジスタMTを流れる電流は殆どない。そして、待
機時においては、バイアス電圧が供給されるＥＣＬ回路
の消費電力を低減するようになっている。
【００１４】また、動作時においては、すなわち、本実
施例のバイアス電圧発生回路が所定レベルのバイアス電
圧を発生する場合には、Ｎ型ＭＩＳトランジスタMTのゲ
ートに供給されるバイアス電圧制御信号Psが立ち上げら
れるため、該トランジスタMTはオンする。このトランジ
スタMTのオン抵抗（例えば、数十ＫΩ）により図４中の
抵抗器R101と同様の役割を果たすようになっている。す
なわち、動作時においては、トランジスタMTのオン抵抗
によりバイアス電圧Vcs を所定電位として出力するため
のバイポーラトランジスタT2のコレクタ電流を供給する
ようになっている。ここで、図１に示すバイアス電圧発
生回路においては、Ｎ型ＭＩＳトランジスタMTのゲート
長を長く形成して該トランジスタMTのオン抵抗を、例え
ば、数十ＫΩ程度に設定する必要がある。尚、図１中の
抵抗器R1はプルアップ抵抗であり、待機時において、ト
ランジスタT1のコレクタ電流を微小に供給するためのも
で、例えば、数ＭΩ程度の高い抵抗値を有するものでよ
い。そのため、該プルアップ抵抗器R1を流れる電流は数
μA 程度となり、実際に使用する上で消費電力の問題は
生じない。
【００１５】図２は図１のバイアス電圧発生回路の変形
例を示す回路図である。図２に示すバイアス電圧発生回
路は、図１において、高電位電源ＶccとノードN1との間
に、Ｎ型ＭＩＳトランジスタMTと直列に抵抗器R0を設け
るようにしたものであり、他の構成は図１のバイアス電
圧発生回路と同様である。すなわち、通常のＮ型ＭＩＳ
トランジスタのオン抵抗は、例えば、数Ω程度と小さい
ため、該トランジスタMTを専らスイッチング用として使
用し、トランジスタMTがオンしているときの抵抗値（例
えば、数十ＫΩ）を抵抗器R0により規定するようにした
ものである。ここで、図２では、抵抗器R0がトランジス
タMTのドレインとノードN1との間に設けられているが、
該抵抗器R0は高電位電源ＶccとトランジスタMTのソース
との間に設けるようにも構成できるのはもちろんであ
る。また、本実施例では、プルアップ抵抗器R1が直列接
続されたＭＩＳトランジスタMTおよび抵抗器R0に対して
並列に接続されることになる。
【００１６】図３は図２のバイアス電圧発生回路の変形
例を示す回路図である。同図に示されるように、図２に
おけるＮ型ＭＩＳトランジスタMTの代わりにＰ型ＭＩＳ
トランジスタMTP を使用することもできる。ここで、該
Ｐ型ＭＩＳトランジスタMTPのゲートには、バイアス電
圧制御信号PsをインバータINV で反転した信号が供給さ
れるようになっている。
【００１７】上述したように、本実施例のバイアス電圧
発生回路は、該バイアス電圧発生回路自体における待機
時の電流削減を行うことができ、特に、バッテリ駆動の
通信機等で要求される低消費電力による長時間使用を可
能とするものである。図４は本発明のバイアス電圧発生
回路が適用されるＥＣＬ回路の一例を示す回路図であ
り、基本的なＥＣＬ回路を示すものである。同図に示す
ＥＣＬ回路は、トランジスタT31 〜T37 および抵抗器R
31 〜R35 で構成されている。
【００１８】本実施例のバイアス電圧発生回路の出力
（バイアス電圧)Vcsは、様々なＥＣＬ回路に供給される
ことになるが、例えば、図４に示されるようなＥＣＬ回
路のバイアス電圧として供給され、各トランジスタT35,
T36,T37 のベースに供給されている。ここで、待機時に
おいて、上述したバイアス電圧発生回路によりバイアス
電圧Vcs は立ち下げられるため、このＥＣＬ回路におけ
る消費電力を低減することができるようになっている。
尚、本実施例のバイアス電圧発生回路が適用される回路
は、図４の基本的なＥＣＬ回路の他に様々な回路に対し
てバイアス電圧を供給するために使用されるのはいうま
でもない。
【００１９】
【発明の効果】以上、詳述したように、本発明のバイア
ス電圧発生回路によれば、バイアス電圧制御信号により
スイッチング制御されるＭＩＳトランジスタを設けるこ
とによって、待機時に流れる電流を無視できる程度に減
少させることができる。
【図面の簡単な説明】
【図１】本発明に係るバイアス電圧発生回路の一実施例
を示す回路図である。
【図２】図１のバイアス電圧発生回路の変形例を示す回
路図である。
【図３】図２のバイアス電圧発生回路の変形例を示す回
路図である。
【図４】本発明のバイアス電圧発生回路が適用されるＥ
ＣＬ回路の一例を示す回路図である。
【図５】従来のバイアス電圧発生回路の一例を示す回路
図である。
【符号の説明】
MT…Ｎ型ＭＩＳトランジスタ MTP …Ｐ型ＭＩＳトランジスタ R0, R1〜R8…抵抗器 T1…ＰＮＰ型バイポーラトランジスタ T2〜T9…ＮＰＮ型バイポーラトランジスタ Ps…バイアス電圧制御信号（バイアス電圧制御信号入力
端子） Vcs …バイアス電圧（バイアス電圧出力端子） Ｖcc…高電位電源 ＶEE…低電位電源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/086

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 バイアス電圧制御信号(Ps)に応じて、動
    作時には所定電位のバイアス電圧(Vcs) を出力し、且
    つ、待機時には該バイアス電圧を立ち下げて当該バイア
    ス電圧が供給されるＥＣＬ回路の消費電力を低減するよ
    うにしたバイアス電圧発生回路であって、前記バイアス
    電圧制御信号によりスイッチング制御されるＭＩＳトラ
    ンジスタ(MT,MTP)を具備し、前記待機時において前記Ｍ
    ＩＳトランジスタをオフして電流の流れを遮断すると共
    に、前記動作時において該ＭＩＳトランジスタをオンし
    て前記バイアス電圧を所定電位として出力するためのバ
    イポーラトランジスタ(T2)に電流を流すようにしたこと
    を特徴とするバイアス電圧発生回路。
  2. 【請求項２】 前記ＭＩＳトランジスタ(MT)は、回路に
    より規定される抵抗値に相当するオン抵抗を有するよう
    になっていることを特徴とする請求項１のバイアス電圧
    発生回路。
  3. 【請求項３】 前記ＭＩＳトランジスタ(MT)は、ゲート
    長の長いＭＩＳトランジスタとして構成されていること
    を特徴とする請求項２のバイアス電圧発生回路。
  4. 【請求項４】 前記バイアス電圧発生回路は、前記ＭＩ
    Ｓトランジスタと直列に接続され前記回路により規定さ
    れる抵抗値に相当する抵抗値を有する抵抗器(R0)をさら
    に具備し、該ＭＩＳトランジスタをスイッチング用とし
    てのみ使用して必要とされる抵抗値は該抵抗器により与
    えるようにしたことを特徴とする請求項１のバイアス電
    圧発生回路。
  5. 【請求項５】 前記バイアス電圧発生回路は、前記ＭＩ
    Ｓトランジスタ, または, 前記ＭＩＳトランジスタおよ
    び前記抵抗器に対して並列に接続される高い抵抗値を有
    するプルアップ抵抗器(R1)をさらに具備している請求項
    ２〜４のいずれかに記載のバイアス電圧発生回路。
  6. 【請求項６】 前記バイアス電圧の立ち下げ制御は、前
    記バイアス電圧制御信号(Ps)がベースに供給され, コレ
    クタが低電位電源(VEE) に接続されたＰＮＰ型バイポー
    ラトランジスタ(T1)により実行され、且つ、前記ＭＩＳ
    トランジスタは、該ＰＮＰ型バイポーラトランジスタの
    エミッタと高電位電源(Vcc) との間に設けられたＮ型Ｍ
    ＩＳトランジスタ(MT)として構成されていることを特徴
    とする請求項１のバイアス電圧発生回路。
  7. 【請求項７】 前記バイアス電圧の立ち下げ制御は、前
    記バイアス電圧制御信号(Ps)がベースに供給され, コレ
    クタが低電位電源(VEE) に接続されたＰＮＰ型バイポー
    ラトランジスタ(T1)により実行され、且つ、前記ＭＩＳ
    トランジスタは、該ＰＮＰ型バイポーラトランジスタの
    エミッタと高電位電源(Vcc) との間に設けられたＰ型Ｍ
    ＩＳトランジスタ(MTP) として構成されていることを特
    徴とする請求項１のバイアス電圧発生回路。
JP3048205A 1991-03-13 1991-03-13 バイアス電圧発生回路 Expired - Fee Related JP3001014B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3048205A JP3001014B2 (ja) 1991-03-13 1991-03-13 バイアス電圧発生回路
DE69222794T DE69222794T2 (de) 1991-03-13 1992-03-10 Vorspannungs-Erzeugungsschaltung für ECL-Pegel mit Verringerung des Leistungsverbrauchs derselben
EP92302017A EP0503888B1 (en) 1991-03-13 1992-03-10 Bias voltage generation circuit of ECL level for decreasing power consumption thereof
KR1019920004072A KR950006350B1 (ko) 1991-03-13 1992-03-12 바이어스 전압 발생회로
US07/851,431 US5218238A (en) 1991-03-13 1992-03-13 Bias voltage generation circuit of ecl level for decreasing power consumption thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3048205A JP3001014B2 (ja) 1991-03-13 1991-03-13 バイアス電圧発生回路

Publications (2)

Publication Number Publication Date
JPH04284022A JPH04284022A (ja) 1992-10-08
JP3001014B2 true JP3001014B2 (ja) 2000-01-17

Family

ID=12796888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3048205A Expired - Fee Related JP3001014B2 (ja) 1991-03-13 1991-03-13 バイアス電圧発生回路

Country Status (5)

Country Link
US (1) US5218238A (ja)
EP (1) EP0503888B1 (ja)
JP (1) JP3001014B2 (ja)
KR (1) KR950006350B1 (ja)
DE (1) DE69222794T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461338A (en) * 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
JP3318365B2 (ja) * 1992-10-20 2002-08-26 富士通株式会社 定電圧回路
US5357148A (en) * 1992-12-29 1994-10-18 Sgs-Thomson Microelectronics, Inc. Device for biasing an RF device operating in quasi-linear modes with voltage compensation
JP3304539B2 (ja) 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
FR2721771B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Dispositif de mise en veille d'une source de polarisation.
FR2721772B1 (fr) 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Circuit de commande d'une source de polarisation comportant un dispositif de mise en veille.
JP3695606B2 (ja) * 1996-04-01 2005-09-14 忠弘 大見 半導体装置及びその製造方法
JP2000119181A (ja) 1998-10-06 2000-04-25 Kureha Chem Ind Co Ltd エスクレチン及びその誘導体の放出制御経口製剤
US6300752B1 (en) * 1999-05-24 2001-10-09 Level One Communications, Inc. Common mode bias voltage generator
US6531909B1 (en) * 1999-09-15 2003-03-11 Linear Technology Corporation Load-generated drive, substantially no quiescent current, techniques and circuits for high speed switching of transistors
US7173474B1 (en) 1999-09-15 2007-02-06 Linear Technology Corporation Load-generated drive, no quiescent current, techniques and circuits for high speed switching of transistors
KR100430344B1 (ko) * 2002-03-22 2004-05-04 주식회사 케이이씨 바이어스 회로
US6870390B1 (en) * 2003-09-11 2005-03-22 Xilinx, Inc. Tx line driver with common mode idle state and selectable slew rates
US7187206B2 (en) 2003-10-30 2007-03-06 International Business Machines Corporation Power savings in serial link transmitters
JP2005227390A (ja) * 2004-02-10 2005-08-25 Sharp Corp 表示装置のドライバ回路および表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852119A (en) * 1972-11-14 1974-12-03 Texas Instruments Inc Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
US4639661A (en) * 1985-09-03 1987-01-27 Advanced Micro Devices, Inc. Power-down arrangement for an ECL circuit
JPS62197987A (ja) * 1986-02-24 1987-09-01 Mitsubishi Electric Corp 半導体記憶装置
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
JPS6474823A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Emitter follower circuit
US5023479A (en) * 1990-07-31 1991-06-11 Motorola, Inc. Low power output gate

Also Published As

Publication number Publication date
EP0503888B1 (en) 1997-10-22
KR950006350B1 (ko) 1995-06-14
DE69222794T2 (de) 1998-02-19
DE69222794D1 (de) 1997-11-27
US5218238A (en) 1993-06-08
JPH04284022A (ja) 1992-10-08
EP0503888A1 (en) 1992-09-16
KR920019085A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
JP3001014B2 (ja) バイアス電圧発生回路
JPH08288804A (ja) 比較器回路
JPS60182219A (ja) 半導体装置
US5250854A (en) Bitline pull-up circuit operable in a low-resistance test mode
JPS63501914A (ja) 温度補償付ｃｍｏｓ−ｅｃｌロジツク・レベル変換器
JPH05300726A (ja) 電力トランジスタをターン・オン及びターン・オフさせる回路
JPS60501035A (ja) 低減した入力バイアス電流を有する比較器回路
JPH0535350A (ja) 定電流源
WO1985003818A1 (en) Current limit technique for multiple-emitter vertical power transistor
US5619160A (en) Control circuit for setting a bias source at partial stand-by
JP3182607B2 (ja) 電流ソースセル装置
JPH05505477A (ja) 結合されたバイアス供給及び電力遮断回路
US5760626A (en) BICMOS latch circuit for latching differential signals
USRE37876E1 (en) Power supply switch reference circuitry
JPH07321621A (ja) 半導体集積回路
EP0343731A2 (en) Unity-gain current-limiting circuit
US5262688A (en) Operational amplifier circuit
US4644186A (en) Fast switching circuit for lateral PNP transistors
JP2987971B2 (ja) レベル変換回路
JP2586601B2 (ja) カレントミラー回路
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
JPH05235662A (ja) 定電流発生回路
JP3487003B2 (ja) バイアス電圧発生回路
JPH06303117A (ja) スタートアップ回路
KR100452176B1 (ko) 전류원-숏회로

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees