JP2005227390A - 表示装置のドライバ回路および表示装置 - Google Patents

Abstract

【課題】 比較的駆動能力の低い予備充電電源でも予備充電を行うことができ、かつ、表示装置の信号供給線を十分に予備充電することができるドライバ回路を提供する。
【解決手段】 データ信号線ＳＬｎおよびそれに接続された選択画素に対する予備充電を制御するスイッチＰ−ＡＳＷｎ（ｎ＝１，２，…）の入力側にＮＯＲ回路ＮＯＲｎを設け、一部のデータ信号線ＳＬｎに対するビデオ信号ＶＩＤＥＯの供給が行われている間に他のデータ信号線ＳＬｎに対する予備充電を指示する信号ＳＳＰ・ＤＳＲ１・ＳＲｎをシフトレジスタ３１ａから、各データ信号線ＳＬｎに対して同時に予備充電を行うよう指示する一括プリチャージ指示信号ＰＣＴＬを外部から、ＮＯＲ回路ＮＯＲｎに入力する。これにより、データ信号線ＳＬｎに対してビデオ信号ＶＩＤＥＯの供給が行われている期間、およびビデオ信号ＶＩＤＥＯの供給が行われていない期間の両方に予備充電が行われる。
【選択図】 図１

Description

本発明は、表示装置の信号供給線に予備充電を行って信号を供給するドライバ回路および表示装置に関するものである。

点順次駆動のアクティブマトリクス型液晶表示装置では、液晶パネルの交流駆動を行う際、各画素が安定して所望電荷量だけ充電されるよう、データ信号線を介して画素にビデオ信号を供給する前に各データ信号線を予備充電することが行われる。この場合、全データ信号線に一度に予備充電を行う方式（以下、「一括予備充電方式」と称する）にすると、全データ信号線の配線容量の合計が大きいために、予備充電電源の駆動能力を高くしなければならない。この問題を解決することのできる技術として、少ないデータ信号線の単位ごとに予備充電を行う方式（以下、「順次予備充電方式」と称する）がある。

例えば、特許文献１（特開平７−２９５５２０号公報）には、１つのデータ信号線にビデオ信号を出力するときに、データ信号線ドライバのシフトレジスタから出力されるビデオ信号サンプリング用の信号を用いて、他の１つのデータ信号線のスイッチをＯＮ状態にし、予備充電電源から予備充電を行うようにする構成が開示されている。

また、特許文献２（特開２０００−８９１９４号公報）には、全データ信号線を何個かのデータ信号線からなるブロックに分けて、データ信号線ドライバからｎ番目のデータ信号線ブロックのデータ信号線にビデオ信号を出力するときに、このビデオ信号のサンプリング用信号を用いて、ｎ＋１番目のデータ信号線ブロックのデータ信号線に予備充電電源から予備充電を行うようにする構成が開示されている。

また、特許文献３（特開２０００−２０６４９１号公報）には、データ信号線ドライバの各転送段の転送パルス入力を、該転送段のデータ信号線を予備充電するためのアナログスイッチを開閉するタイミングパルスとして用いるとともに、予備充電用のタイミングパルスよりも遅延させて該データ信号線に実データ（ビデオ信号）を出力するためのアナログスイッチを開閉するタイミングパルスとしても用いる構成が開示されている。該転送段の転送パルス出力は、次段の転送段の転送パルス入力となって、次段の転送段の予備充電のタイミングパルスおよび実データ出力のタイミングパルスとなる。

上述したようなデータ信号線ドライバでは、点順次でデータ信号線にビデオ信号を出力するために、ＴＦＴを含むＭＯＳＦＥＴなどの容量性の制御端子（例えばゲート）を有するスイッチを各データ信号線に設け、その制御端子の充電電圧を制御して導通と非導通とを点順次で切り換える。このスイッチを点順次で切り換える制御信号（例えばゲート信号）は、一般に複数段のフリップフロップからなるシフトレジスタによって水平方向にシフトされて出力される。また、データ信号線に予備充電を行うために点順次で導通と非導通とが切り換わる同様のスイッチが別に設けられる。

また、上記公報の構成によれば、予備充電を行うための回路をデータ信号線ドライバの内部に設けることによって、液晶表示装置の十分な額縁面積を確保するなど、予備充電回路の面積低減を図ることができるようになっている。

なお、本件出願人が先に出願して公開された特許文献４（特開２００１−１３５０９３号公報）には、シフトレジスタの各段を構成するセット・リセットフリップフロップの出力を受けてクロック信号をスイッチ回路によって取り込み、このクロック信号を次段のセット・リセットフリップフロップのセット信号とする構成が開示されている。また、本件出願人が先に出願して公開された特許文献５（特開２００１−３０７４９５号公報）および特許文献６（特開２０００−３３９９８５号公報）には、シフトレジスタの各段を構成するセット・リセットフリップフロップの出力を受けてクロック信号を取り込み、このクロック信号のレベルシフトを行って次段のセット・リセットフリップフロップのセット信号とする構成が開示されている。

また、本件出願人が先に出願して公開された特許文献７（米国特許出願公開第２００３−０２３４６１号明細書）には、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線の予備充電を行う予備充電回路と、上記タイミングパルスを上記第１制御端子へ送る第１信号線と分離した第２信号線を通して、第２スイッチの導通を制御する予備充電制御信号を上記第２制御端子に出力する制御信号供給回路を備えるシフトレジスタとを設けた構成が開示されている。
特開平７−２９５５２０号公報（１９９５年１１月１０日公開） 特開２０００−８９１９４号公報（２０００年３月３１日公開） 特開２０００−２０６４９１号公報（２０００年７月２８日公開） 特開２００１−１３５０９３号公報（２００１年５月１８日公開） 特開２００１−３０７４９５号公報（２００１年１１月２日公開） 特開２０００−３３９９８５号公報（２０００年１２月８日公開） 米国特許出願公開第２００３−０２３４６１号明細書（２００３年１２月２５日公開）

しかしながら、特許文献１〜３・７のような順次予備充電方式では、各ソースバスラインへの映像信号の供給（以下、適宜「スキャン」と称する）が停止された時に、予備充電電位をソースバスラインに供給することが不可能になる。

図２７は、従来の一括予備充電方式を用いて複数のソースバスラインを予備充電する構成の表示装置における、通常スキャンの状態（各ソースバスラインに映像信号が供給されている状態）での駆動波形を示している。ここでは、隣接する３つのソースバスラインＳＬ１、ＳＬ２、およびＳＬ３に関わる駆動波形を示している。ＳＳＰはソースのスタートパルス、ＳＣＫはソースクロック信号、ＰＣＴＬはソースバスラインの一括予備充電を行うタイミングを指示するプリチャージ指示信号を示す。また、ＳＭＰ１、ＳＭＰ２、およびＳＭＰ３はそれぞれ、隣接する３つのソースバスラインＳＬ１〜ＳＬ３へ映像信号をサンプリングするタイミングを指示するサンプリングタイミング信号を示す。また、ＶＳＬ１、ＶＳＬ２、およびＶＳＬ３は、ソースバスラインＳＬ１〜ＳＬ３のそれぞれの電位を表している。

動作について説明すると、時間ｔ１〜ｔ２でプリチャージ指示信号ＰＣＴＬが作用し（Ｈｉｇｈレベルとなり）、各ソースバスラインＳＬ１〜ＳＬ３にプリチャージ電位が供給される。次に、スタートパルスＳＳＰの入力（Ｈｉｇｈレベルへの移行）に応答して、クロック信号ＳＣＫに応じた速度のスキャンが開始され、サンプリングタイミング信号ＳＭＰ１〜ＳＭＰ３に応じて映像信号が各ソースバスラインＳＬ１〜ＳＬ３に供給される。

一括予備充電方式では、例えば、図２８に示すように、各スキャンを停止した時に、ソースバスラインの電位をある所望の電位に固定するために、ｔ７〜ｔ８の間に指示信号ＰＣＴＬにより予備充電を行うように制御を行い、ソースバスラインに常に電位を供給することが可能となる。より詳細には、ソースバスラインＳＬ１〜ＳＬ３への映像信号の供給を行う期間ｔ３〜ｔ６の前の期間ｔ１〜ｔ２と、映像信号の供給を行う期間ｔ３〜ｔ６の後の期間ｔ７〜ｔ８とに、プリチャージ指示信号ＰＣＴＬがＨｉｇｈレベルとなる。したがって、これら期間ｔ１〜ｔ２および期間ｔ７〜ｔ８に、ソースバスラインＳＬ１〜ＳＬ３に対して予備充電電位が供給される。すなわち、ソースバスラインＳＬ１〜ＳＬ３への映像信号の供給が行われていない期間に、ソースバスラインＳＬ１〜ＳＬ３が一括して予備充電される。その結果、ソースバスラインＳＬ１〜ＳＬ３の電位が常に所望の電位以上に保たれることになる。このように、一括予備充電方式では、スキャン停止を行った時にも、予備充電電位をソースバスラインに供給することが可能である。

図２９は、順次予備充電方式をとった場合の通常スキャンの状態を示している。順次予備充電方式では、図２９のような通常スキャンの状態で、各ソースバスラインに順次予備充電電位が供給される。

しかしながら、順次予備充電方式では、例えば図２８のようなスキャン停止を行った時には、予備充電電位をソースバスラインに供給することが不可能になる。そのため、順次予備充電方式では、１つのソースバスラインに予備充電電位が供給されている時間が短く、ソースバスラインを十分に予備充電することができない恐れがある。

なお、特許文献４〜６は、予備充電に関して何の開示も示唆もしていない。

本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、比較的駆動能力の低い予備充電電源でも予備充電を行うことができ、かつ、表示装置の信号供給線を十分に予備充電することができるドライバ回路およびそれを用いた表示装置を提供することにある。

本発明の表示装置のドライバ回路は、上記従来の課題を解決するために、複数の信号供給線が設けられた表示装置のためのドライバ回路であって、各上記信号供給線に対する書き込み信号の書き込みを信号供給線１本ずつまたは複数本ずつ順次行う書き込み回路と、各上記信号供給線への予備充電を行う予備充電回路とを備えるドライバ回路において、上記予備充電回路は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対して予備充電を行うと共に、どの信号供給線に対しても上記書き込み回路による書き込み信号の書き込みが行われていないときに、各信号供給線に対して同時に予備充電を行うようになっていることを特徴としている。

上記の発明によれば、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対して予備充電を行うと共に、どの信号供給線に対しても上記書き込み回路による書き込み信号の書き込みが行われていないときに、各信号供給線に対して同時に予備充電を行う。これにより、信号供給線に対する書き込み信号の書き込みが停止されている間だけ予備充電を行う場合、および一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に他の信号供給線の予備充電を行う場合と比較して、長い時間、予備充電が行われる。その結果、各信号供給線に対する予備充電を十分に行うことができる。

また、上記の発明によれば、信号供給線に対する書き込み信号の書き込みが停止されている間だけ予備充電を行う場合と比較して、信号供給線に対する書き込み信号の書き込みが停止されている間に信号供給線に供給すべき電荷量が少なくて済む。そのため、比較的駆動能力の低い予備充電電源でも信号供給線を予備充電することができる。

本発明に係るドライバ回路は、第１の予備充電制御信号および第２の予備充電制御信号の少なくとも一方が予備充電を指示しているときに上記予備充電回路に予備充電を行わせる予備充電制御手段をさらに備え、第１の予備充電制御信号は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対する予備充電を指示するものであり、上記第２の予備充電制御信号は、各信号供給線に対して同時に予備充電を行うよう指示するものであってもよい。この構成により、本発明に係るドライバ回路を容易に実現できる。

上記特許文献１および特許文献２のデータ信号線ドライバでは、データ信号線にビデオ信号を出力するために切り換えるスイッチの導通と非導通とを制御する制御信号の供給回路を、他のデータ信号線の予備充電用に切り換えるスイッチの導通と非導通とを制御する制御信号の供給回路と共用している。交流駆動する上で行う予備充電は、各データ信号線および画素容量の電位を、前回のビデオ信号のサンプリング時に対して極性反転させるほど大きく変化させるように行うため、このときのスイッチのスイッチングは大きなインパルス状の充電電流を伴う。上記スイッチの制御端子が容量性であるので、この大きな充電電流の比較的高い周波数成分が制御端子の容量を介してスイッチの制御信号回路に伝達されて制御信号回路の電位を揺動させ、さらにビデオ信号書き込み用のスイッチの制御端子を介して、データ信号線に供給されるビデオ信号の揺動を引き起こす虞がある。このようなビデオ信号の揺動があると、表示の均一性が低下するなどして表示品位が劣化する。

これに対して、特許文献３のデータ信号線ドライバでは、上述したような制御信号回路の共有は行わずにすむのでビデオ信号の揺動は抑制されるが、転送パルスを予備充電用のタイミングパルスよりも遅延させるためのシフトレジスタを、転送パルスの転送用のシフトレジスタに追加して設けなければならず、シフトレジスタの回路規模が２倍になってしまう。

このように、従来は、データ信号線ドライバなどのような表示装置のドライバ回路には、内部に設けられた予備充電回路によってデータ信号線などの信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動が起こるのを回避することができないという問題があった。

そこで、本発明に係るドライバ回路は、これら問題をも解決するために、上記書き込みのタイミングパルスを上記第１スイッチへ向けて出力するフリップフロップを、上記タイミングパルスを順次転送して上記書き込みが所定周期で行われるように複数段備えたシフトレジスタをさらに備え、上記書き込み回路は、容量性の第１制御端子の充電電圧に応じて導通と非導通とが切り換わる第１スイッチを上記複数の信号供給線のそれぞれに対して備え、各上記信号供給線に対する書き込み信号の書き込みを各上記第１スイッチの導通により行うものであり、上記予備充電回路は、容量性の第２制御端子の充電電圧に応じて導通と非導通とが切り換わる第２スイッチを上記信号供給線のそれぞれに対して備え、各上記信号供給線への予備充電を各上記第２スイッチの導通により行うものであり、上記シフトレジスタは、第１の予備充電制御信号を出力する制御信号供給回路を備え、上記フリップフロップは、上記タイミングパルスを上記第１スイッチの第１制御端子へ向けて出力するものであり、上記予備充電制御手段は、第２スイッチを制御する制御信号を上記第２スイッチの第２制御端子へ向けて出力するものであり、上記制御信号供給回路は、上記タイミングパルスを上記第１制御端子へ送る第１信号線と分離した第２信号線を通して、第１の予備充電制御信号を上記予備充電制御手段に出力するものであることが好ましい。

上記の発明では、第２スイッチの導通を制御する制御信号が、上記タイミングパルスを上記第１制御端子へ送る第１信号線とは分離した第２信号線を通して第２スイッチに入力されるようにしている。それゆえ、上記書き込み回路による書き込みのためのタイミングパルスが第１スイッチに供給される系統と、予備充電回路の第２スイッチの導通を制御する予備充電制御信号が上記第２スイッチに供給される系統とが、分離される。したがって、第１スイッチの制御信号回路と第２スイッチの制御信号回路とが共用されることはない。すなわち、書き込み回路を制御する信号の供給系と、予備充電回路を制御する信号の供給系とが共用されることはない。これにより、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に他の信号供給線の予備充電を行う時に、予備充電に伴って信号供給線に流れる大きな電流が、第１スイッチの容量性の第１制御端子および第２スイッチの容量性の第２の制御端子を介して、そのときに書き込みを行っている信号供給線の書き込み信号の電位を揺動させてしまうことを回避することができる。また、第１の予備充電制御信号を出力する制御信号供給回路はフリップフロップよりも簡単に構成することができるので、シフトレジスタの回路規模は、従来のようにシフトレジスタを２倍にする場合よりもはるかに抑制される。

以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。

なお、上記予備充電回路は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線の予備充電を行うものであればよく、書き込みされる信号供給線の本数、予備充電される信号供給線の本数は、特に限定されるものではない。

また、２つの信号線が「分離した」状態とは、２つの信号線が互いに電気的に接続されていない状態であり、例えば、２つの信号線の一方がトランジスタのソースまたはドレインに接続され、他方がトランジスタに接続されている状態、２つの信号線が互いに絶縁されている状態等が挙げられる。

また、制御信号供給回路としては、（１）外部（例えばドライバ回路の外部）から供給されたクロック信号を予備充電制御信号として第２制御端子に転送するもの、（２）外部（例えばドライバ回路の外部）から供給されたクロック信号を加工（例えばレベルシフト）して予備充電制御信号として第２制御端子に転送するもの、（３）予備充電制御信号を発生して第２制御端子に出力するもの等が挙げられる。これらのうち、（１）（２）の構成が、制御信号供給回路の回路規模を小さくすることができる点で有利である。

本発明のドライバ回路において、上記制御信号供給回路は、上記所定周期中で各上記信号供給線が上記書き込みの期間となる書き込み実効期間に、転送される上記タイミングパルスが上記フリップフロップから入力されると、上記タイミングパルスとは別の供給源から入力されるクロック信号を取り込んで、該クロック信号に同期した第１の予備充電制御信号を、上記書き込みの期間中でない所定の上記信号供給線に対応する上記第２スイッチの制御端子へ向けて出力して該第２スイッチを導通させるものであり、上記書き込み実効期間に上記予備充電を行う上記信号供給線に対応するように複数個備えられている構成であってもよい。

上記構成によれば、書き込み実効期間には各信号供給線が書き込みの期間となるが、フリップフロップがタイミングパルスを出力すると、その前段のフリップフロップから出力されたタイミングパルスが入力されたスイッチ回路は、クロック信号を取り込んで、クロック信号に同期した制御信号を上記第２スイッチの制御端子へ向けて出力し、書き込みの期間中でない所定の信号供給線の予備充電を行わせる。これにより、信号供給線に書き込み信号の書き込みを行っている間に、別の信号供給線の予備充電を行うことができる。また、別の供給源から入力されるクロック信号を取り込んで出力するので、回路規模を小さくすることができる。

なお、クロック信号に同期した第１の予備充電制御信号としては、クロック信号そのもの、クロック信号をレベルシフトした信号、クロック信号を反転した信号等が挙げられる。

上記構成のドライバ回路において、上記フリップフロップは、セット・リセットフリップフロップであり、各上記制御信号供給回路は、上記クロック信号を上記第１の予備充電制御信号として出力するスイッチ回路であり、各上記スイッチ回路は、取り込んだ上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする構成であってもよい。

上記構成によれば、書き込み回路の第１スイッチは、セット・リセットフリップフロップから書き込み信号の書き込みのタイミングパルスが出力されることにより制御端子が充電されて導通する一方、予備充電回路の第２スイッチは、タイミングパルスとは別の供給源から入力されるクロック信号がスイッチ回路によって取り込まれて出力されることにより制御端子が充電されて導通する。書き込み実効期間には各信号供給線が書き込みの期間となるが、セット・リセットフリップフロップがタイミングパルスを出力すると、その前段のセット・リセットフリップフロップから出力されたタイミングパルスが入力されたスイッチ回路が取り込んで出力したクロック信号は、書き込みの期間中でない所定の信号供給線の予備充電を行わせる。このように、信号供給線に書き込み信号の書き込みを行っている間に、別の信号供給線の予備充電を行うことができる。

さらに、各スイッチ回路は、取り込んだクロック信号を、タイミングパルスを入力したセット・リセットフリップフロップの次段のセット・リセットフリップフロップに転送されるタイミングパルスであるセット信号としても出力し、各セット・リセットフリップフロップは、入力されるセット信号を、より前段の所定のセット・リセットフリップフロップのリセット信号とする。これにより、タイミングパルスを順次転送することができる。

また、このときに、書き込みのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、第１スイッチの制御信号回路と第２スイッチの制御信号回路とが共用されることはない。これにより、予備充電に伴って信号供給線に流れる大きな電流が、スイッチの容量性の制御端子を介して、そのときに書き込みを行っている信号供給線の書き込み信号の電位を揺動させてしまうことを回避することができる。また、クロック信号を取り込んで出力するスイッチ回路はフリップフロップよりも簡単に構成することができるので、シフトレジスタの回路規模は、従来のようにシフトレジスタを２倍にする場合よりもはるかに抑制される。

以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。

また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、各上記第１スイッチを順次に導通させるとともに、上記スイッチ回路を上記信号供給線の数に対応して備え、各上記第２スイッチを順次に導通させてもよい。

上記の発明によれば、フリップフロップからのタイミングパルスにより各信号供給線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路を提供することができる。

また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、上記信号供給線のｉ（ｉは２以上の整数）本を１単位として、各上記第１スイッチを上記単位内で同時にかつ各単位毎で順次に導通させるとともに、上記スイッチ回路を上記単位の数に対応して備え、上記第２スイッチを上記単位内で同時にかつ各上記単位毎で順次に導通させてもよい。

上記の発明によれば、フリップフロップからのタイミングパルスにより信号供給線を複数本ずつ順次に書き込みを行う、いわゆる多点同時駆動方式のドライバ回路を提供することができる。

また、本発明の表示装置のドライバ回路は、上記フリップフロップは、セット・リセットフリップフロップであり、上記制御信号供給回路は、取り込んだ上記クロック信号をレベルシフトし、取り込んでレベルシフトした上記クロック信号を上記第１の予備充電制御信号として出力するレベルシフト回路であり、各上記レベルシフト回路は、取り込んでレベルシフトを行った上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする構成であってもよい。

上記の発明によれば、書き込み回路の第１スイッチは、セット・リセットフリップフロップから書き込み信号の書き込みのタイミングパルスが出力されることにより制御端子が充電されて導通する一方、予備充電回路の第２スイッチは、タイミングパルスとは別の供給源から入力されるクロック信号がスイッチ回路によって取り込まれて出力されることにより制御端子が充電されて導通する。書き込み実効期間には各信号供給線が書き込みの期間となるが、セット・リセットフリップフロップがタイミングパルスを出力すると、その前段のセット・リセットフリップフロップから出力されたタイミングパルスが入力されたレベルシフト回路が取り込んでレベルシフトを行って出力したクロック信号は、書き込みの期間中でない所定の信号供給線の予備充電を行わせる。

さらに、各レベルシフト回路は、取り込んでレベルシフトを行ったクロック信号を、タイミングパルスを入力したセット・リセットフリップフロップの次段のセット・リセットフリップフロップに転送されるタイミングパルスであるセット信号としても出力し、各セット・リセットフリップフロップは、入力されるセット信号を、より前段の所定のセット・リセットフリップフロップのリセット信号とする。これにより、タイミングパルスを順次転送することができる。このように、信号供給線に書き込み信号の書き込みを行っている間に、別の信号供給線の予備充電を行うことができる。

また、レベルシフト回路に入力されるクロック信号は低電圧信号でよいことから分かるように、レベルシフト回路は低電圧インタフェースとしての機能を備えており、クロック信号を発生する外部回路の低消費電力化を図ることができる。

また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、各上記第１スイッチを順次に導通させるとともに、上記レベルシフト回路を上記信号供給線の数に対応して備え、各上記第２スイッチを順次に導通させてもよい。

上記の発明によれば、フリップフロップからのタイミングパルスにより各信号供給線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路を提供することができる。

また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、上記信号供給線のｉ（ｉは２以上の整数）本を１単位として、各上記第１スイッチを上記単位内で同時にかつ各単位毎で順次に導通させるとともに、上記レベルシフト回路を上記単位の数に対応して備え、上記第２スイッチを上記単位内で同時にかつ各上記単位毎で順次に導通させてもよい。

上記の発明によれば、フリップフロップからのタイミングパルスにより信号供給線を複数本ずつ順次に書き込みを行う、いわゆる多点同時駆動方式のドライバ回路を提供することができる。

また、本発明の表示装置は、以上のように、複数の画素と、上記画素に対応して設けられる複数の信号供給線としてのデータ信号線および複数の信号供給線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線および上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備えた表示装置において、上記データ信号線ドライバを上記のいずれかのドライバ回路とする構成である。

それゆえ、データ信号線ドライバや走査信号線ドライバにおいて、比較的駆動能力の低い予備充電電源でも予備充電を行うことができ、かつ、表示装置の信号供給線を十分に予備充電することができる。従って、表示品位の高い表示装置を提供することができる。

〔実施の形態１〕
本発明の一実施の形態について、図１ないし図５を用いて説明すれば、以下の通りである。

本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図１にこのようなデータ信号線ドライバ３１の構成を示す。

データ信号線ドライバ３１は、シフトレジスタ３１ａとサンプリング部３１ｂとを備えている。

シフトレジスタ３１ａは、複数段のセット・リセット型のフリップフロップＳＲＦＦ１・ＳＲＦＦ２・…と、複数のスイッチ回路（制御信号供給回路）ＡＳＷ１・ＡＳＷ２・…とを備えている。スイッチ回路ＡＳＷｋ（ｋ＝１，２，…）はフリップフロップＳＲＦＦｋのＱ出力を導通および非導通の制御信号としている。ｋが奇数であるスイッチ回路ＡＳＷｋは、導通すると、後述するタイミングパルスとは別の外部の供給源から供給されるクロック信号（第１の予備充電制御信号（予備充電を行わせるための信号））ＳＣＫを取り込んで出力する。また、ｋが偶数であるスイッチ回路ＡＳＷｋは、導通すると、同じくタイミングパルスとは別の外部の供給源から供給されるクロック信号（第１の予備充電制御信号）ＳＣＫＢを取り込んで出力する。クロック信号ＳＣＫＢはクロック信号ＳＣＫの反転信号である。

スイッチ回路ＡＳＷ１・ＡＳＷ２・…は、フリップフロップＳＲＦＦｋのＱ出力をスイッチＶ−ＡＳＷｎ（後述）へ送る信号線（第１信号線）Ｓ１と分離した信号線（第２信号線）Ｓ２を通して、クロック信号ＳＣＫ・ＳＣＫＢ（後述する出力信号ＳＲ１・ＳＲ２・…）をＮＯＲ回路ＮＯＲ２・ＮＯＲ３…（後述）に出力する。また、スイッチ回路ＡＳＷ１・ＡＳＷ２・…は、フリップフロップＳＲＦＦｋのＱ出力をスイッチＶ−ＡＳＷｎ（後述）へ送る信号線（第１信号線）と分離した信号線を通して、外部の供給源からクロック信号ＳＣＫ・ＳＣＫＢを取り込む。

スイッチ回路ＡＳＷ１の出力は出力信号ＤＳＲ１であり、スイッチ回路ＡＳＷ２・ＡＳＷ３・…の出力は順に、出力信号ＳＲ１・ＳＲ２・…である。各スイッチ回路ＡＳＷｋの出力信号は、フリップフロップＳＲＦＦ（ｋ＋１）のセット信号となり、また、後述するＮＯＲ回路ＮＯＲ（ｋ＋１）への入力信号となる。

スイッチ回路ＡＳＷ１・ＡＳＷ２・…として使用可能なスイッチ回路の一例を図２に基づいて説明する。図２は、スイッチ回路の一例の構成を示す回路図である。

スイッチ回路は、上記インバータ回路ＩＮＶ１１と、ｐｃｈトランジスタｐ１１およびｎｃｈトランジスタｎ１１によって構成されるＣＭＯＳスイッチと、ｎｃｈトランジスタｎ１２とによって構成されている。外部から入力される制御信号ＥＮに応じて、制御信号ＥＮがＨｉｇｈの場合には、ｎｃｈトランジスタｎ１２が閉じ、ＣＭＯＳスイッチのｐｃｈトランジスタｐ１１およびｎｃｈトランジスタｎ１１は開き、外部から入力された信号ＣＫＩＮが出力信号ＯＵＴとしてそのまま出力される。また、制御信号ＥＮがＬｏｗになると、ＣＭＯＳスイッチのｐｃｈトランジスタｐ１１およびｎｃｈトランジスタｎ１１は閉じ、ｎｃｈトランジスタｎ１２が開き、出力信号ＯＵＴはＬｏｗに固定される。制御信号ＥＮは、図１におけるフリップフロップＳＲＦＦｋのＱ出力に相当する。また、入力信号ＣＫＩＮは、図１におけるクロック信号ＳＣＫまたはＳＣＫＢに相当する。また、出力信号ＯＵＴは、図１における出力信号ＤＳＲ１・ＳＲ１・ＳＲ２・…に相当する。

フリップフロップＳＲＦＦｋのＱ出力は、ｋ＝１では出力信号ＤＱ１であり、ｋ＝２，３，…に対しては順に出力信号Ｑ１・Ｑ２・…である。スイッチ回路ＡＳＷ（ｋ＋１）の出力信号は、フリップフロップＳＲＦＦｋのリセット信号となる。初段のフリップフロップＳＲＦＦ１のセット信号としては、外部から入力されるスタートパルスＳＳＰが入力される。このスタートパルスＳＳＰは、ＮＯＲ回路ＮＯＲ１への入力信号にもなる。フリップフロップＳＲＦＦ１の出力信号ＤＱ１はスイッチ回路ＡＳＷ１へ入力され、フリップフロップＳＲＦＦ２・ＳＲＦＦ３・…の出力信号Ｑ１・Ｑ２・…は順に、後述するサンプリング部３１ｂが備えるバッファＢｕｆ１・Ｂｕｆ２・…を介してサンプリング部３１ｂが備えるスイッチＶ−ＡＳＷ１・Ｖ−ＡＳＷ２・…に入力される。出力信号Ｑ１・Ｑ２・…は、後述するビデオ信号ＶＩＤＥＯのサンプリングのタイミングパルスとなる。例えば、出力信号Ｑ１、Ｑ２、およびＱ３は、隣接する３つのデータ信号線ＳＬ１〜ＳＬ３へそれぞれビデオ信号ＶＩＤＥＯをサンプリングするタイミングを指示するタイミングパルスである。

次に、サンプリング部（書き込み回路、予備充電回路）３１ｂは、バッファＢｕｆ１・Ｂｕｆ２・…と、スイッチＶ−ＡＳＷ１・Ｖ−ＡＳＷ２・…と、ＮＯＲ回路ＮＯＲ１・ＮＯＲ２・…（予備充電制御手段）、予備充電回路とを備えている。予備充電回路は、スイッチＰ−ＡＳＷ１・Ｐ−ＡＳＷ２・…を備えている。バッファＢｕｆ１・Ｂｕｆ２・…と、スイッチＶ−ＡＳＷ１・Ｖ−ＡＳＷ２・…とにより、書き込み回路が構成されている。

バッファＢｕｆｎ（ｎ＝１，２，…）は、それぞれ４つのインバータが縦続接続されたバッファであり、その入力は前述したようにシフトレジスタ３１ａから出力される出力信号Ｑｎである。スイッチ（第１スイッチ）Ｖ−ＡＳＷｎは、バッファＢｕｆｎの出力信号を入力信号とし、その入力信号がゲート（第１制御端子）Ｇに直接入力されるＮチャネルＭＯＳトランジスタ（ＴＦＴ）およびその入力信号が反転された信号がゲートＧに入力されるＰチャネルＭＯＳトランジスタ（ＴＦＴ）からなるアナログスイッチと、上記入力信号を反転してＰチャネルＭＯＳトランジスタのゲートに入力するインバータとからなる。各ＭＯＳトランジスタのゲートＧは容量性の制御端子であり、スイッチＶ−ＡＳＷｎは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スイッチＶ−ＡＳＷｎのアナログスイッチのチャネル経路の一端には外部から供給されるアナログのビデオ信号（書き込み信号）ＶＩＤＥＯが共通に入力される。

ＮＯＲ回路ＮＯＲｎ（ｎ＝１，２，…）には共通して、一括プリチャージ指示信号ＰＣＴＬが外部から供給されている。一括プリチャージ指示信号ＰＣＴＬは、予備充電を制御するスイッチＰ−ＡＳＷｎに対し、一括予備充電方式で予備充電が行われるように、すなわち、データ信号線ＳＬｎに対して同時に予備充電が行われるように指示する第２の予備充電制御信号である。

また、ＮＯＲ回路ＮＯＲ１にはスタートパルスＳＳＰが、他のＮＯＲ回路ＮＯＲｋ（ｋ＝２，３，４，…）にはフリップフロップＳＲＦＦ（ｋ＋１）のセット信号ＤＳＲ１・ＳＲ１・ＳＲ２・…がそれぞれ供給されている。これらのスタートパルスＳＳＰおよびセット信号ＤＳＲ１・ＳＲ１・ＳＲ２・…は、予備充電を制御するスイッチＰ−ＡＳＷｎに対し、順次予備充電方式で予備充電が行われるように、すなわち、これらのスタートパルスＳＳＰおよびセット信号ＤＳＲ１・ＳＲ１・ＳＲ２・…は、一部のデータ信号線に対してビデオ信号ＶＩＤＥＯの供給（書き込み信号の書き込み）が行われている間に他のデータ信号線に予備充電が行われるように指示する第１の予備充電制御信号である。

ＮＯＲ回路ＮＯＲｎ（ｎ＝１，２，…）は、スイッチＰ−ＡＳＷｎを制御する制御信号をスイッチＰ−ＡＳＷｎへ向けて出力する。ＮＯＲ回路ＮＯＲｎは、第１の予備充電制御信号（スタートパルスＳＳＰおよびセット信号ＤＳＲ１・ＳＲ１・ＳＲ２・…）および第２の予備充電制御信号（一括プリチャージ指示信号ＰＣＴＬ）の否定論理和を出力する。したがって、ＮＯＲ回路ＮＯＲｎは、第１の予備充電制御信号および第２の予備充電制御信号の少なくとも一方が、Ｈｉｇｈレベルであるときに、Ｌｏｗレベルの信号をスイッチＰ−ＡＳＷｎへ出力し、スイッチＰ−ＡＳＷｎを導通させる。すなわち、ＮＯＲ回路ＮＯＲｎは、第１の予備充電制御信号および第２の予備充電制御信号の少なくとも一方が予備充電を指示しているときに、スイッチＰ−ＡＳＷｎを導通させてデータ信号線ＳＬｎを予備充電する。

以上のように、ＮＯＲ回路ＮＯＲｎに対して、シフトレジスタ３１ａにより生成した順次プリチャージ信号（第１の予備充電制御信号；スタートパルスＳＳＰおよびセット信号ＤＳＲ１・ＳＲ１・ＳＲ２・…）と、外部から別途供給された一括プリチャージ指示信号ＰＣＴＬ（第２の予備充電制御信号）とが入力されるようになっている。これにより、順次プリチャージ信号および一括プリチャージ指示信号ＰＣＴＬの何れかの信号がＮＯＲ回路ＮＯＲｎに入力されたときに、プリチャージ電位等の所望の電位をデータ信号線ＳＬｎに供給することが可能となる。

スイッチ（第２スイッチ）Ｐ−ＡＳＷｎは、前述の説明からも分かるようにＮＯＲ回路ＮＯＲｎの出力信号を入力信号とし、その入力信号が反転された信号がゲート（第２制御端子）Ｇ’に直接入力されるＮチャネルＭＯＳトランジスタおよびその入力信号がゲートＧ’に入力されるＰチャネルＭＯＳトランジスタからなるアナログスイッチと、上記入力信号を反転してＮチャネルＭＯＳトランジスタのゲートＧ’に入力するインバータとからなる。各ＭＯＳトランジスタのゲートＧ’は容量性の制御端子であり、スイッチＰ−ＡＳＷｎは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スイッチＰ−ＡＳＷｎのアナログスイッチのチャネル経路の一端には、外部から印加される予備充電電位ＰＶＩＤが共通に入力される。

また、各スイッチＶ−ＡＳＷｎのアナログスイッチのチャネル経路の他端と、各スイッチＰ−ＡＳＷｎのアナログスイッチのチャネル経路の他端とは、液晶表示パネルに設けられたデータ信号線（信号供給線）ＳＬｎ（ｎ＝１，２，…）に接続されている。液晶表示パネルにはさらに、データ信号線ＳＬｎと直交するように走査信号線ＧＬ１・ＧＬ２・…が設けられている。データ信号線ＳＬｎと走査信号線ＧＬｍ（ｍ＝１，２，…）との交点にはマトリクス状に画素Ｐｉｘｍ＿ｎ（ｍ＝１，２，…、ｎ＝１，２，…）が形成されている。なお、図１では、走査信号線ＧＬｍ（ｍ＝１，２，…）のうちＧＬ１のみを示し、画素Ｐｉｘｍ＿ｎ（ｍ＝１，２，…、ｎ＝１，２，…）のうち、画素Ｐｉｘ１＿１〜Ｐｉｘ１＿７のみを示している。各画素は、通常のアクティブマトリクス型の液晶表示装置と同じように、ＮチャネルＭＯＳトランジスタ（ＴＦＴ）、液晶容量、および補助容量を備えている。走査信号線ＧＬｍは所定周期で選択され、選択されている間、走査信号線ＧＬｍにつながれている画素のＭＯＳトランジスタを導通させる。

次に、上記の構成のデータ信号線ドライバの動作を、図３および図４に示すタイミングチャートを用いて説明する。図３は、本実施形態のデータ信号線ドライバ３１において、データ信号線ＳＬｎへのビデオ信号ＶＩＤＥＯの供給を行っている期間（ある走査信号線ＧＬｍが選択されている１期間；以下、「１Ｈ」と略記する）内における各信号のタイミングチャートである。図４は、本実施形態のデータ信号線ドライバ３１において、データ信号線ＳＬｎへのビデオ信号ＶＩＤＥＯの供給を停止した時（「１Ｈ（スキャン停止）」）とデータ信号線ＳＬｎへ映像信号を供給している時（「１Ｈ」）における各信号のタイミングチャートおよびデータ信号線ＳＬｎの電位を表している。図４では、隣接する３つのソースバスラインＳＬ１、ＳＬ２、およびＳＬ３に関わる駆動波形を示している。また、ＶＳＬ１、ＶＳＬ２、およびＶＳＬ３は、データ信号線ＳＬ１〜ＳＬ３のそれぞれの電位を表している。

ある走査信号線ＧＬｍが選択されている１期間（１Ｈ）について述べる。走査信号線ＧＬｍが選択されているので、データ信号線ＳＬへの予備充電では、データ信号線ＳＬとそれに接続されて選択されている画素との両方を充電する。スタートパルスＳＳＰが入力されると、フリップフロップＳＲＦＦ１から出力信号ＤＱ１が出力されるとともに、スタートパルスＳＳＰはＮＯＲ回路ＮＯＲ１に入力される。サンプリング実効期間（後述）内は、一括プリチャージ指示信号ＰＣＴＬがＬｏｗレベルであるので、スタートパルスＳＳＰを反転したものがスイッチＰ−ＡＳＷ１に入力される。これによりスイッチＰ−ＡＳＷ１のアナログスイッチはスタートパルスＳＳＰの入力時（スタートパルスＳＳＰがＨｉｇｈレベルの時）に導通し（以下、スイッチが導通するあるいは非導通になると表現する）、予備充電電位ＰＶＩＤがデータ信号線ＳＬ１に印加される。これにより、データ信号線ＳＬ１と、選択されている画素の容量とが予備充電される。このとき、スイッチＶ−ＡＳＷ１は非導通であるので、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。

また、出力信号ＤＱ１によってスイッチ回路ＡＳＷ１が導通し、クロック信号ＳＣＫを取り込んで出力信号ＤＳＲ１を出力する。出力信号ＤＳＲ１はフリップフロップＳＲＦＦ２のセット信号となり、フリップフロップＳＲＦＦ２は出力信号Ｑ１を出力する。出力信号Ｑ１によってスイッチＡＳＷ２が導通し、スイッチＡＳＷ２はクロック信号ＳＣＫＢを取り込んで出力信号ＳＲ１を出力する。また、出力信号Ｑ１はタイミングパルスとしてバッファＢｕｆ１を介してスイッチＶ−ＡＳＷ１を導通させる。これにより、データ信号線ＳＬ１にはビデオ信号ＶＩＤＥＯが供給され、データ信号線ＳＬ１および画素容量が所定の電圧に充電される。すなわち、ビデオ信号ＶＩＤＥＯのサンプリングが行われ、上記所定周期中の各データ信号線が順次サンプリングの期間となるサンプリング実効期間ｔ１〜ｔ７（書き込み実効期間）が開始される。

このときすでにスタートパルスＳＳＰはＬｏｗになっているため、スイッチＰ−ＡＳＷ１は非導通となっており、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。また、サンプリング実効期間内は、一括プリチャージ指示信号ＰＣＴＬがＬｏｗレベルであるので、出力信号ＤＳＲ１を反転したものがスイッチＰ−ＡＳＷ２に入力される。したがって、Ｈｉｇｈレベルの出力信号ＤＳＲ１によってスイッチＰ−ＡＳＷ２が導通するので、ビデオ信号ＶＩＤＥＯがデータ信号線ＳＬ１に出力されると同時に、データ信号線ＳＬ２および画素容量が予備充電される。一方、出力信号ＳＲ１はフリップフロップＳＲＦＦ１のリセット信号となるので、ＳＲＦＦ１の出力信号ＤＱ１はＬｏｗになる。これにより、スイッチＡＳＷ１は非導通になる。

このようにして、サンプリング実効期間ｔ１〜ｔ７には、データ信号線ＳＬｎの予備充電を行った後にデータ信号線ＳＬｎにビデオ信号ＶＩＤＥＯを供給し、このビデオ信号ＶＩＤＥＯの供給の間にデータ信号線ＳＬ（ｎ＋１）の予備充電を行うという動作を順次繰り返し、点順次でサンプリングが行われていく。この動作は、フリップフロップＳＲＦＦｋとスイッチＡＳＷｋとによって、タイミングパルスがシフトレジスタ中を後段のフリップフロップＳＲＦＦへ向けて順次転送されていく動作に準じている。図３に示すように、前後する各サンプリングの期間はクロック信号ＳＣＫ・ＳＣＫＢの半周期分ずつ重複している。この場合、各サンプリングの期間におけるタイミングパルスの立ち下がり時の画素容量およびデータ信号線の充電電位でサンプリング電位が決定される。

先に述べたサンプリング実効期間は、最終段のデータ信号線ドライバＳＬにおけるサンプリングが終了するまでの期間であり、この期間の間に行うサンプリングの期間中でないデータ信号線への予備充電は、タイミングパルスとは別の供給源から入力されるクロック信号ＳＣＫ・ＳＣＫＢがスイッチ回路ＡＳＷｋによって取り込まれて出力され、制御端子（ゲートＧ’）が充電されてスイッチＰ−ＡＳＷｎ（ｎ＝ｋ＋１）が導通することにより行われる。サンプリング実効期間に常にこのような予備充電を行うようにするため、スイッチ回路ＡＳＷｋの総数は、サンプリング実効期間に予備充電を行うデータ信号線ＳＬの数に等しくなっている。

このように、データ信号線ＳＬにビデオ信号ＶＩＤＥＯのサンプリングを行っている間に、別のデータ信号線ＳＬの予備充電を行うことができる。また、このときに、サンプリングのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、スイッチＶ−ＡＳＷの制御信号回路とＰ−ＡＳＷの制御信号回路とが共用されることはない。これにより、予備充電に伴ってデータ信号線ＳＬに流れる大きな電流が、スイッチＰ−ＡＳＷの容量性の制御端子（ゲートＧ’）を介して、そのときに書き込みを行っているデータ信号線ＳＬのビデオ信号ＶＩＤＥＯの電位を揺動させてしまうことを回避することができる。また、クロック信号ＳＣＫ・ＳＣＫＢを取り込んで出力する各スイッチ回路ＡＳＷｋはフリップフロップよりも簡単に構成することができるので、シフトレジスタ３１ａの回路規模は、従来のようにシフトレジスタを２倍にする場合よりもはるかに抑制される。

以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。

一方、サンプリング実効期間ｔ１〜ｔ７の後の、データ信号線ＳＬ１，ＳＬ２，…へのビデオ信号ＶＩＤＥＯの供給が停止されている期間ｔ８〜ｔ９には、一括プリチャージ指示信号ＰＣＴＬがＨｉｇｈレベルであるので、スイッチＰ−ＡＳＷｎには常にＨｉｇｈレベルが入力される。したがって、期間ｔ８〜ｔ９には常に、全てのデータ信号線ＳＬ１，ＳＬ２，…に対して一括予備充電が行われる。

以上のようにして、本実施形態のデータ信号線ドライバ３１ではサンプリング実効期間ｔ１〜ｔ７には、順次、サンプリングの期間中でないデータ信号線ＳＬｎの１つを予備充電する一方、サンプリング実効期間でない期間ｔ８〜ｔ９には、全てのデータ信号線ＳＬｎを一括して同時に予備充電する。これにより、データ信号線ＳＬｎに対する予備充電を十分に行うことができる。また、データ信号線ＳＬｎに対するサンプリングが停止されている間にデータ信号線ＳＬｎ信号供給線に供給すべき電荷量が少なくて済むため、比較的駆動能力の低い予備充電電源でもデータ信号線ＳＬｎを予備充電することができる。

なお、上記実施形態のデータ信号線ドライバ３１ではＮＯＲ回路ＮＯＲ１・ＮＯＲ２・ＮＯＲ３・…を用いたが、本発明においては、第１の予備充電制御信号および第２の予備充電制御信号の少なくとも一方が予備充電を指示しているときにデータ信号線ＳＬｎを予備充電するように予備充電回路を制御する手段が設けられていればよい。例えば、図５に示すように、ＮＯＲ回路ＮＯＲ１・ＮＯＲ２・ＮＯＲ３・…に代えて、第１の予備充電制御信号（スタートパルスＳＳＰおよびセット信号ＤＳＲ１・ＳＲ１・ＳＲ２・…）および第２の予備充電制御信号（一括プリチャージ指示信号ＰＣＴＬ）の一方を選択して出力するセレクタ回路ＳＥＬ１・ＳＥＬ２・ＳＥＬ３・…（予備充電制御手段）を設け、サンプリング実効期間内には第１の予備充電制御信号が選択され、サンプリング実効期間外には第２の予備充電制御信号が選択されるようにしてもよい。

なお、特許文献４に対して、本実施の形態では、データ信号線の予備充電を行うための制御信号としてクロック信号を取り込み、予備充電電位をデータ信号線へ印加するためのスイッチへ入力するという全く新しい思想を導入している。

〔実施の形態２〕
本発明の他の実施の形態について、図４と、図６ないし図８とを用いて説明すれば、以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。

本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図３にこのようなデータ信号線ドライバ３２の構成を示す。

データ信号線ドライバ３２は、シフトレジスタ３２ａとサンプリング部（書き込み回路、予備充電回路）３２ｂとを備えている。

シフトレジスタ３２ａは図１のシフトレジスタ３１ａと内部構成は同じであるが、予備充電用の信号の出力先が異なっている。フリップフロップＳＲＦＦ１のセット信号となるスタートパルスＳＳＰは、予備充電用の信号としては、ＮＯＲ回路ＮＯＲ２に入力される。また、出力信号ＤＳＲ１はＮＯＲ回路ＮＯＲ３に入力される。さらに、出力信号ＳＲ（ｋ−１）（ｋ＝２，３，…）はＮＯＲ回路ＮＯＲｎ（ｎ＝ｋ＋１）に入力される。

サンプリング部３２ｂは、図１のサンプリング部３１ｂからＮＯＲ回路ＮＯＲ１およびスイッチＰ−ＡＳＷ１を取り除いた構成である。また、図１のデータ信号線ＳＬ１はダミーのデータ信号線ＤＳＬに置き換えられ、図１のデータ信号線ＳＬ２・ＳＬ３・…が順に図６ではデータ信号線ＳＬ１・ＳＬ２・…に置き換えられている。また、データ信号線ＤＳＬに接続される画素はダミーの画素Ｐｉｘｍ−Ｄ（ｍ＝１，２，…）に置き換えられ、データ信号線ＳＬ１・ＳＬ２・…に接続される画素はその分、水平方向にシフトされている。すなわち、本実施の形態のデータ信号線ドライバ３２は、ダミーのデータ信号線および画素を備えた表示装置のドライバ回路として好適に用いられる。

図７は、上記構成のデータ信号線ドライバ３２の動作を示すタイミングチャートである。信号伝達の原理は図１の場合と同じであるので詳細な説明は省略する。特徴的なことは、例えば、スタートパルスＳＳＰによってスイッチＰ−ＡＳＷ２が導通することにより、データ信号線ＳＬ１が予備充電された後、クロック信号ＳＣＫ・ＳＣＫＢの半周期だけ時間が経過してからデータ信号線ＳＬ１へのサンプリングが行われるといったように、同じデータ信号線ＳＬへの予備充電の終了時とサンプリングの開始時とがクロック信号ＳＣＫ・ＳＣＫＢの半周期分だけずれていることである。

これにより、実施の形態１で述べた効果に加えて、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとの衝突を確実に回避することができ、それだけ高品位の表示を得ることができるという効果がある。なお、上述したダミーの画素は、通常、ブラックマトリクスと呼ばれる遮光体の下に設けられるため、その画素の表示は画面には現れない。従って、ダミーの画素およびデータ信号線への予備充電を行う必要はない。

本実施形態のデータ信号線ドライバ３２において、データ信号線ＳＬｎへの映像信号の供給を停止した時（「１Ｈ（スキャン停止）」）とデータ信号線ＳＬｎへ映像信号を供給している時（「１Ｈ」）における各信号のタイミングチャートおよびデータ信号線ＳＬｎの電位は、実施の形態１のデータ信号線ドライバ３１とは予備充電用の信号の出力先が異なっており、図４とは異なるが、同様に考えることができるため、省略する。

なお、上記実施形態のデータ信号線ドライバ３２において、図８に示すように、ＮＯＲ回路ＮＯＲ２・ＮＯＲ３・…に代えて、第１の予備充電制御信号（スタートパルスＳＳＰおよびセット信号ＤＳＲ１・ＳＲ１・ＳＲ２・…）および第２の予備充電制御信号（一括プリチャージ指示信号ＰＣＴＬ）の一方を選択して出力するセレクタ回路ＳＥＬ２・ＳＥＬ３・…を設け、サンプリング実効期間内には第１の予備充電制御信号が選択され、サンプリング実効期間外には第２の予備充電制御信号が選択されるようにしてもよい。

〔実施の形態３〕
本発明のさらに他の実施の形態について、図４と、図９ないし図１４とを用いて説明すれば、以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。

本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図９にこのようなデータ信号線ドライバ３３の構成を示す。

データ信号線ドライバ３３は、シフトレジスタ３３ａとサンプリング部（書き込み回路、予備充電回路）３３ｂとを備えている。

シフトレジスタ３３ａは、図１のフリップフロップＳＲＦＦｋ（ｋ＝１，２，…）と、レベルシフト回路ＬＳＤ０・ＬＳＤ１・ＬＳ１・ＬＳ２・…とを備えている。レベルシフト回路ＬＳＤ１・ＬＳ１・ＬＳ２・…は順に、図１のスイッチ回路ＡＳＷ１・ＡＳＷ２・ＡＳＷ３・…を置き換えたものとなっている。レベルシフト回路ＬＳＤ１・ＬＳ１・ＬＳ２・…のそれぞれは互いに同じ構成であり、フリップフロップのＨｉｇｈのＱ出力が入力されるとクロック信号ＳＣＫ・ＳＣＫＢを取り込み、これらを用いてレベルシフトを行う。レベルシフト回路ＬＳＤ１・ＬＳ２・ＬＳ４・…はクロック信号ＳＣＫの波形のレベルシフトを行い、レベルシフト回路ＬＳＤ０・ＬＳ１・ＬＳ３・…はクロック信号ＳＣＫＢの波形のレベルシフトを行う。そして、レベルシフト回路ＬＳＤ１・ＬＳ１・ＬＳ２・…のそれぞれは、レベルシフトの結果として、順に出力信号ＤＬＳ１・ＬＳ１・ＬＳ２・…（予備充電制御信号）を出力する。これらの出力信号はそれぞれ次段のフリップフロップのセット信号となる。

また、レベルシフト回路ＬＳＤ０は、初段のフリップフロップに入力されるスタートパルスＳＳＰのレベルシフトを行うために、スタートパルスＳＳＰ・ＳＳＰＢが入力されるレベルシフト回路である。スタートパルスＳＳＰＢはスタートパルスＳＳＰの反転信号である。レベルシフト回路ＬＳＤ０は、スタートパルスＳＳＰのレベルシフトを行って出力信号ＤＬＳ０として出力する。

すなわち、本実施の形態のデータ信号線ドライバ３３は、外部から入力されるクロック信号ＳＣＫ・ＳＣＫＢやスタートパルス信号ＳＳＰといった信号の電圧レベルが低い場合の表示装置のドライバ回路として好適に用いられるものである。

サンプリング部３３ｂは図１のサンプリング部３１ｂと内部構成は同じである。シフトレジスタ３３ａの出力信号ＤＬＳ０・ＤＬＳ１・ＬＳ１・ＬＳ２・…は順に、ＮＯＲ回路ＮＯＲ１・ＮＯＲ２・ＮＯＲ３・ＮＯＲ４・…の入力信号となる。

また、データ信号線ＳＬｎ（ｎ＝１，２，…）、走査信号線ＳＬｍ（ｍ＝１，２，…）、および画素Ｐｉｘｍ−ｎ（ｍ＝１，２，…、ｎ＝１，２，…）は図１と同じである。

ここで、レベルシフト回路ＬＳＤ０・ＬＳＤ１・ＬＳ１・ＬＳ２・…として使用可能なレベルシフト回路の一例について、図１０に基づいて以下に説明する。図１０は、レベルシフト回路の一例の構成を示す回路図である。

レベルシフト回路は、外部から入力される制御信号ＥＮがＨｉｇｈになると、外部からクロック信号ＳＣＫ・ＳＣＫＢを取り込み、クロック信号ＳＣＫをレベルシフトした信号を出力信号ＯＵＴとして出力するものである。制御信号ＥＮは、図９におけるフリップフロップのＱ出力に相当する。また、出力信号ＯＵＴは、図９における出力信号ＤＬＳ１・ＬＳ１・ＬＳ２・…に相当する。

ただし、レベルシフト回路がレベルシフト回路ＬＳＤ０である場合には、クロック信号ＳＣＫ・ＳＣＫＢに代えてスタートパルスＳＳＰ・ＳＳＰＢを取り込み、クロック信号ＳＳＰをレベルシフトした信号を出力信号ＯＵＴとして出力する。

図１０のレベルシフト回路は、外部からの制御信号ＥＮに応じて動作を制御され、制御信号ＥＮがＨｉｇｈの場合に動作を開始する。また、本レベルシフト回路は、制御信号ＥＮがＬｏｗの場合には常に、出力信号ＯＵＴとしてＬｏｗを出力するようになっている。

図１０の記号及び図１１のタイミングチャートを用いて、上記レベルシフト回路の動作を以下に説明する。図１１は、上記レベルシフト回路における入力信号、ノードの信号、および出力信号の波形を示すタイミングチャートである。

今、図１１のタイミングチャートが示すように制御信号ＥＮがＨｉｇｈであり、クロック信号ＣＫがＨｉｇｈになると、制御信号ＥＮに応じて、ｐｃｈトランジスタｐ３・ｐ４が閉じ、ｎｃｈトランジスタｎ１・ｎ２が開く。このとき、ｐｃｈトランジスタｐ１・ｐ２およびｎｃｈトランジスタｎ３・ｎ４により、ノードａには、クロック信号ＣＫがＨｉｇｈのときには、ｐｃｈトランジスタｐ２を介してＨｉｇｈの信号が入力され、ノードａはＨｉｇｈとなる。次に、クロック信号ＣＫがＬｏｗとなると、ノードａにはｎｃｈトランジスタｎ４を介してＬｏｗの信号が入力され、ノードａはＬｏｗとなる。ノードａのそれぞれの状態（ＨｉｇｈまたはＬｏｗ）は、インバータ回路ＩＮＶ１・ＩＮＶ２によってレベルシフト回路の出力端に伝達され、出力信号ＯＵＴとして出力される。この信号は、レベルシフトされたクロック信号ＣＫとなって出力端に現れる。

次に、制御信号ＥＮがＬｏｗとなると、ｐｃｈトランジスタｐ３・ｐ４が開く一方、ｎｃｈトランジスタｎ１・ｎ２が閉じる。このとき、ｐｃｈトランジスタｐ１・ｐ２のゲートには、電源ＶＣＣから電源電圧ＶＣＣが、ｐｃｈトランジスタｐ３・ｐ４を介して入力される。これにより、ｐｃｈトランジスタｐ１・ｐ２は閉じ、電源ＶＣＣから流れる電流のパスがなくなる。また、ｎｃｈトランジスタｎ３のゲートには、ｐｃｈトランジスタｐ１・ｐ２のゲートと同様に、電源電圧ＶＣＣが与えられるので、ｎｃｈトランジスタｎ３が開き、ノードａはＬｏｗとなる。これによって、上記レベルシフト回路の出力信号ＯＵＴはＬｏｗとなる。したがって、クロック信号ＣＫが電源電圧ＶＣＣより低い電位の振幅で入力されても、上記レベルシフト回路の出力信号ＯＵＴはＬｏｗとして得られる。また、制御信号ＥＮがＬｏｗの場合には、電源ＶＣＣよりの電流の流れるパスがなくなるため、必要外の電力消費を抑えることが可能となる。

また、動作の説明はしないが、図１２の構成を備えるレベルシフト回路であっても図１０のレベルシフト回路と同様の効果が得られる。なお、図１２は、レベルシフト回路の他の一例の構成を示す回路図である。

次に、上記の構成のデータ信号線ドライバ３３の動作を、図１３に示すタイミングチャートを用いて説明する。

ある走査信号線ＧＬｍが選択されている１期間について述べる。走査信号線ＧＬｍが選択されているので、データ信号線ＳＬへの予備充電では、データ信号線ＳＬとそれに接続されて選択されている画素との両方を充電する。スタートパルスＳＳＰ・ＳＳＰＢが入力されると、レベルシフト回路ＬＳＤ０がこれのレベルシフトを行って出力信号ＤＬＳ０を出力する。すると、フリップフロップＳＲＦＦ１から出力信号ＤＱ１が出力されるとともに、スタートパルスＳＳＰはＮＯＲ回路ＮＯＲ１に入力される。サンプリング実効期間（後述）内は、一括プリチャージ指示信号ＰＣＴＬがＬｏｗレベルであるので、スタートパルスＳＳＰを反転したものがスイッチＰ−ＡＳＷ１に入力される。これによりスイッチＰ−ＡＳＷ１はスタートパルスＳＳＰの入力時（スタートパルスＳＳＰがＨｉｇｈレベルの時）に導通し、予備充電電位ＰＶＩＤがデータ信号線ＳＬ１に印加される。これにより、データ信号線ＳＬ１と、選択されている画素の容量とが予備充電される。このとき、スイッチＶ−ＡＳＷ１は非導通であるので、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。

また、出力信号ＤＱ１が入力されることによってレベルシフト回路ＬＳＤ１はクロック信号ＳＣＫ・ＳＣＫＢを取り込んでクロック信号ＳＣＫのレベルシフトを行い出力信号ＤＬＳ１を出力する。出力信号ＤＬＳ１はフリップフロップＳＲＦＦ２のセット信号となり、フリップフロップＳＲＦＦ２は出力信号Ｑ１を出力する。出力信号Ｑ１が入力されることによってレベルシフト回路ＬＳ１はクロック信号ＳＣＫＢ・ＳＣＫを取り込んでクロック信号ＳＣＫＢのレベルシフトを行い出力信号ＬＳ１を出力する。また、出力信号Ｑ１はタイミングパルスとしてバッファＢｕｆ１を介してスイッチＶ−ＡＳＷ１を導通させる。これにより、データ信号線ＳＬ１にはビデオ信号ＶＩＤＥＯが供給され、データ信号線ＳＬ１および画素容量が所定の電圧に充電される。すなわち、ビデオ信号ＶＩＤＥＯのサンプリングが行われ、上記所定周期中の各データ信号線が順次サンプリングの期間となるサンプリング実効期間（書き込み実効期間）が開始される。

このときすでにスタートパルスＳＳＰおよび出力信号ＤＬＳ０はＬｏｗになっているため、スイッチＰ−ＡＳＷ１は非導通となっており、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。また、出力信号ＤＬＳ１によってスイッチＰ−ＡＳＷ２が導通するので、ビデオ信号ＶＩＤＥＯがデータ信号線ＳＬ１に出力されると同時に、データ信号線ＳＬ２および画素容量が予備充電される。一方、出力信号ＬＳ１はフリップフロップＳＲＦＦ１のリセット信号となるので、ＳＲＦＦ１の出力信号ＤＱ１はＬｏｗになる。これにより、レベルシフト回路ＬＳＤ１はレベルシフト動作を停止する。

なお、シフトレジスタを構成するフリップフロップとして互いに縦続接続されるＤフリップフロップを用いたとすれば、上記のようにレベルシフト回路の動作の実行および停止を制御するためには、各段のＤフリップフロップの入力信号と出力信号との両方を用いなければならない。これに対して本実施の形態におけるシフトレジスタ３３ａにはセット・リセットフリップフロップを用いているので、レベルシフト回路の動作の実行および停止を制御するためには、前段のフリップフロップの出力信号のみを用いればよいので、構成が簡略化される。

このようにして、データ信号線ＳＬｎの予備充電を行った後にデータ信号線ＳＬｎにビデオ信号ＶＩＤＥＯを供給し、このビデオ信号ＶＩＤＥＯの供給の間にデータ信号線ＳＬ（ｎ＋１）の予備充電を行うという動作を順次繰り返し、点順次でサンプリングが行われていく。この動作は、フリップフロップＳＲＦＦｋと各レベルシフト回路とによって、タイミングパルスがシフトレジスタ中を後段へ向けて順次転送されていく動作に準じている。図１３に示すように、前後する各サンプリングの期間はクロック信号ＳＣＫ・ＳＣＫＢの半周期分ずつ重複している。この場合、各サンプリングの期間におけるタイミングパルスの立ち下がり時の画素容量およびデータ信号線ＳＬの充電電位でサンプリング電位が決定される。

先に述べたサンプリング実効期間は、最終段のデータ信号線ドライバＳＬにおけるサンプリングが終了するまでの期間であり、この期間の間に行うサンプリングの期間中でないデータ信号線ＳＬへの予備充電は、タイミングパルスとは別の供給源から入力されるクロック信号ＳＣＫ・ＳＣＫＢがレベルシフト回路ＬＳＤ１・ＬＳ１・ＬＳ２・…によって取り込まれて出力され、制御端子（ゲートＧ’）が充電されてスイッチＰ−ＡＳＷｎが導通することにより行われる。サンプリング実効期間に常にこのような予備充電を行うようにするため、レベルシフト回路ＬＳＤ１・ＬＳ１・ＬＳ２・…の総数は、サンプリング実効期間に予備充電を行うデータ信号線ＳＬの数に等しくなっている。サンプリング実効期間外に行う予備充電（例えばデータ信号線ＳＬ１への予備充電）については、必ずしもこのようなレベルシフト回路を用いなくてよい。

このように、データ信号線ＳＬにビデオ信号ＶＩＤＥＯのサンプリングを行っている間に、別のデータ信号線ＳＬの予備充電を行うことができる。また、このときに、サンプリングのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、スイッチＶ−ＡＳＷの制御信号回路とＰ−ＡＳＷの制御信号回路とが共用されることはない。これにより、予備充電に伴ってデータ信号線ＳＬに流れる大きな電流が、スイッチＰ−ＡＳＷの容量性の制御端子（ゲートＧ’）を介して、そのときに書き込みを行っているデータ信号線ＳＬのビデオ信号ＶＩＤＥＯの電位を揺動させてしまうことを回避することができる。また、クロック信号ＳＣＫ・ＳＣＫＢを取り込んでレベルシフトを行って出力する各レベルシフト回路ＬＳＤ１・ＬＳ１・ＬＳ２・…、およびレベルシフト回路ＬＳＤ０はフリップフロップよりも簡単に構成することができるので、シフトレジスタ３３ａの回路規模は、従来のようにシフトレジスタを２倍にする場合よりもはるかに抑制される。

以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。

また、レベルシフト回路に入力されるクロック信号は低電圧信号でよいことから分かるように、レベルシフト回路は低電圧インタフェースとしての機能を備えており、クロック信号を発生する外部回路の低消費電力化を図ることができる。

本実施形態のデータ信号線ドライバ３３において、データ信号線ＳＬｎへの映像信号の供給を停止した時（「１Ｈ（スキャン停止）」）とデータ信号線ＳＬｎへ映像信号を供給している時（「１Ｈ」）における各信号のタイミングチャートおよびデータ信号線ＳＬｎの電位は、実施の形態１のデータ信号線ドライバ３１とは異なっており、図４とは異なるが、同様に考えることができるため、省略する。

なお、上記実施形態のデータ信号線ドライバ３３において、図１４に示すように、ＮＯＲ回路ＮＯＲ１・ＮＯＲ２・ＮＯＲ３・…に代えて、第１の予備充電制御信号（信号ＤＬＳ０・ＤＬＳ１・ＬＳ１・ＬＳ２・…）および第２の予備充電制御信号（一括プリチャージ指示信号ＰＣＴＬ）の一方を選択して出力するセレクタ回路ＳＥＬ１・ＳＥＬ２・ＳＥＬ３・…を設け、サンプリング実効期間内には第１の予備充電制御信号が選択され、サンプリング実効期間外には第２の予備充電制御信号が選択されるようにしてもよい。

なお、特許文献５および特許文献６に対して、本実施の形態では、データ信号線の予備充電を行うための制御信号を、クロック信号のレベルシフトを行って生成し、予備充電電位をデータ信号線へ印加するためのスイッチへ入力するようにするという全く新しい思想を導入している。

〔実施の形態４〕
本発明のさらに他の実施の形態について、図１５ないし図１７を用いて説明すれば、以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。

データ信号線ドライバ３４は、シフトレジスタ３４ａとサンプリング部３４ｂとを備えている。

シフトレジスタ３４ａは、図９のシフトレジスタ３３ａと内部構成は同じであるが、予備充電用の信号の出力先が異なっている。フリップフロップＳＲＦＦ１のセット信号となる出力信号ＤＬＳ０は、予備充電用の信号としては、スイッチＰ−ＡＳＷ２に入力される。また、出力信号ＤＬＳ１はスイッチＰ−ＡＳＷ３に入力される。さらに、出力信号ＬＳ１・ＬＳ２・…はスイッチＰ−ＡＳＷ４・Ｐ−ＡＳＷ５・…に入力される。

サンプリング部３４ｂは、図９のサンプリング部３３ｂからスイッチＰ−ＡＳＷ１を取り除いた構成である。また、図９のデータ信号線ＳＬ１はダミーのデータ信号線ＤＳＬに置き換えられ、図９のデータ信号線ＳＬ２・ＳＬ３・…が順に図１５ではデータ信号線ＳＬ１・ＳＬ２・…に置き換えられている。また、データ信号線ＤＳＬに接続される画素はダミーの画素Ｐｉｘｍ−Ｄ（ｍ＝１，２，…）に置き換えられ、データ信号線ＳＬ１・ＳＬ２・…に接続される画素はその分、水平方向にシフトされている。すなわち、本実施の形態のデータ信号線ドライバ３４は、ダミーのデータ信号線および画素を備えた表示装置のドライバ回路として好適に用いられる。

図１６は、上記構成のデータ信号線ドライバ３４の動作を示すタイミングチャートである。信号伝達の原理は図９の場合と同じであるので詳細な説明は省略する。特徴的なことは、例えば、スタートパルスＳＳＰ、従って出力信号ＤＬＳ０によってスイッチＰ−ＡＳＷ２が導通することにより、データ信号線ＳＬ１が予備充電された後、クロック信号ＳＣＫ・ＳＣＫＢの半周期だけ時間が経過してからデータ信号線ＳＬ１へのサンプリングが行われるといったように、同じデータ信号線ＳＬへの予備充電の終了時とサンプリングの開始時とがクロック信号ＳＣＫ・ＳＣＫＢの半周期だけずれていることである。

これにより、実施の形態３で述べた効果に加えて、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとの衝突を確実に回避することができ、それだけ高品位の表示を得ることができるという効果がある。なお、上述したダミーの画素は、通常、ブラックマトリクスと呼ばれる遮光体の下に設けられるため、その画素の表示は画面には現れない。従って、ダミーの画素およびデータ信号線への予備充電を行う必要はない。

本実施形態のデータ信号線ドライバ３４において、データ信号線ＳＬｎへの映像信号の供給を停止した時（「１Ｈ（スキャン停止）」）とデータ信号線ＳＬｎへ映像信号を供給している時（「１Ｈ」）における各信号のタイミングチャートおよびデータ信号線ＳＬｎの電位は、実施の形態１のデータ信号線ドライバ３１とは異なっており、図４とは異なるが、同様に考えることができるため、省略する。

なお、上記実施形態のデータ信号線ドライバ３４において、図１７に示すように、ＮＯＲ回路ＮＯＲ２・ＮＯＲ３・…に代えて、第１の予備充電制御信号（信号ＤＬＳ１・ＬＳ１・ＬＳ２・…）および第２の予備充電制御信号（一括プリチャージ指示信号ＰＣＴＬ）の一方を選択して出力するセレクタ回路ＳＥＬ２・ＳＥＬ３・…を設け、サンプリング実効期間内には第１の予備充電制御信号が選択され、サンプリング実効期間外には第２の予備充電制御信号が選択されるようにしてもよい。

〔実施の形態５〕
本発明のさらに他の実施の形態について、図１８を用いて説明すれば、以下の通りである。なお、前記実施の形態１ないし４で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。

図１８に本実施の形態の表示装置である液晶表示装置１の構成を示す。

液晶表示装置１は画素の点順次かつ交流駆動を行うアクティブマトリクス型の液晶表示装置であり、マトリクス状に配された画素Ｐｉｘを有する表示部２と、各画素Ｐｉｘを駆動するデータ信号線ドライバ３および走査信号線ドライバ４と、制御回路５と、データ信号線ＳＬ…および走査信号線ＧＬ…とを備えている。制御回路５が各画素Ｐｉｘの表示状態を示すビデオ信号ＶＩＤＥＯを生成すると、このビデオ信号ＶＩＤＥＯに基づいて画像を表示することができる。

ここで、表示部２は実施の形態１ないし４で述べた画素Ｐｉｘｍ−ｎ（ｍ＝１，２，…、ｎ＝１，２，…）およびダミーの画素と同じものである。データ信号線ドライバ３には、実施の形態１ないし４で述べたデータ信号線ドライバ３１〜３４のいずれかを用いている。データ信号線ドライバ３のシフトレジスタ３ａおよびサンプリング部（書き込み回路、予備充電回路）３ｂは、実施の形態１ないし４で述べたシフトレジスタ３１ａ〜３４ａおよびサンプリング部３１ｂ〜３４ｂに相当する。

また、走査信号線ドライバ４は、実施の形態１ないし４で述べた走査信号線ＧＬｎを線順次に駆動してそれぞれに接続された画素のＭＯＳＦＥＴ（ＴＦＴ）を選択する回路である。また、走査信号線ドライバ４は走査信号線ＧＬの選択を線順次で行うタイミング信号を転送するためのシフトレジスタ４ａを備えている。

上記表示部２、データ信号線ドライバ３、および走査信号線ドライバ４は、製造時の手間と、配線容量とを削減するために、同一基板上に設けられている。また、より多くの画素Ｐｉｘを集積し、表示面積を拡大するために、上記表示部２、データ信号線ドライバ３、および走査信号線ドライバ４は、ガラス基板上に形成された多結晶シリコン薄膜トランジスタから構成されている。さらに、通常のガラス基板（歪み点が６００度以下のガラス基板）を用いても、歪み点以上のプロセスに起因するソリやタワミが発生しないように、上記多結晶薄膜シリコントランジスタは、６００度以下のプロセス温度で製造される。

また、制御回路５は、クロック信号ＳＣＫ・ＳＣＫＢ、スタートパルスＳＳＰ、予備充電電位ＰＶＩＤ、およびビデオ信号ＶＩＤＥＯを生成してデータ信号線ドライバ３へ向けて出力する。さらに制御回路５は、クロック信号ＧＣＫ、スタートパルスＧＳＰ、および信号ＧＰＳを生成して走査信号線ドライバ４へ向けて出力する。

上記の構成により、液晶表示装置１では実施の形態１ないし５で述べた効果が得られ、高い表示品位で表示を行うことができる。

また、本発明の表示装置は液晶表示装置に限らず、有機ＥＬ表示装置などでもよく、配線容量を充電する必要のある表示装置であればどのようなものでもよい。

〔実施の形態６〕
本発明のさらに他の実施の形態について、図１９ないし図２４に基づいて説明すれば、以下の通りである。なお、前記実施の形態１ないし６で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。

前記実施の形態１ないし４の表示装置のドライバ回路は、複数のデータ信号線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路示している。例えば、実施の形態１の表示装置のドライバ回路をみると、サンプリング用のスイッチＶ−ＡＳＷの導通・非導通を制御するシフトレジスタの出力Ｑと、シフトレジスタを構成するフリップフロップＳＲＦＦの次段へのセット信号および予備充電用のスイッチＰ−ＡＳＷの導通・非導通を制御する信号ＳＲが、それぞれ１系統のスイッチに関連する事例について説明してきたが、図１９に示すようにサンプリングがＲＧＢ信号の３系統のものにも本発明は適用可能である。図１９に示す構成においても、図２０に示すようにＮＯＲ回路に代えてセレクタ回路を用いてもよい。また、実施の形態４の表示装置のドライバ回路についても、図２１に示すようにサンプリングがＲＧＢ信号の３系統のものに適用可能である。図２１に示す構成においても、図２２に示すようにＮＯＲ回路に代えてセレクタ回路を用いてもよい。

また、図２３に示すようにビデオ信号を複数系統に相展開して、ビデオ信号のサンプリング周期を遅くするようなものにも本発明は適用可能である。なお、図２３に示す構成においても、図２４に示すようにＮＯＲ回路に代えてセレクタ回路を用いてもよい。

なお、図２３および図２４では、図面を簡略化して作成しているため、予備充電用のスイッチおよび本サンプリング用のスイッチを図１９とは異なる記号で示しているが、実際には図２５に示すように図１９と同じものを用いていると考えてよい。同様に、図２３および図２４では、本サンプリング用アナログスイッチを駆動するためのバッファ群も図１９とは異なる記号で示しているが、図２６に示すように図１９と同じものを用いていると考えてよい。同様に、、図２３および図２４におけるシフトレジスタも図１９とは異なるものではなく、実際には図１９と同じような構成であると考えてよい。但し、バッファ群は、予備充電およびサンプリングの系統数に対して十分な駆動能力のものとする必要がある。

ここで、図１９〜図２４のように、信号供給線のｉ（ｉは２以上の整数）本を１単位としてサンプリングをｉ系統にする場合には、フリップフロップからのタイミングパルスにより、サンプリング用のスイッチを単位内で同時にかつ各単位毎で順次に導通させるとともに、スイッチ回路を単位の数に対応して備え、予備充電用のスイッチを単位内で同時にかつ各単位毎で順次に導通させている。基本的な動作は１系統の場合と同様であるが、サンプリング用のスイッチおよび予備充電用のスイッチを複数個同時に導通させていることが異なる点である。

さらに、本発明は、図１９〜図２４に限定されることはなく、実施の形態１ないし４の表示装置のドライバ回路において、図１９〜図２４のように予備充電およびサンプリングの系統数を複数にしたものを適用することができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明のドライバ回路は、液晶表示装置や有機ＥＬ表示装置などの表示装置のドライバ回路、特にデータ信号線のドライバ回路として好適に利用できる。

本発明の第１の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。 スイッチ回路の一例の構成を示す回路図である。 図１のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。 図１のデータ信号線ドライバにおいて、スキャンを停止した時とスキャンを行っている時の各信号のタイミングチャートとソースバスラインの電位を表す図である。 図１のデータ信号線ドライバの変形例の構成を示す回路ブロック図である。 本発明の第２の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。 図６のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。 図６のデータ信号線ドライバの変形例の構成を示す回路ブロック図である。 本発明の第３の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。 レベルシフト回路の一例の構成を示す回路図である。 上記レベルシフト回路における入力信号、ノードの信号、および出力信号の波形を示すタイミングチャートである。 レベルシフト回路の他の一例の構成を示す回路図である。 図９のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。 図９のデータ信号線ドライバの変形例の構成を示す回路ブロック図である。 本発明の第４の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。 図１５のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。 図１５のデータ信号線ドライバの変形例の構成を示す回路ブロック図である。 本発明の第５の実施の形態に係る表示装置の構成を示す回路ブロック図である。 本発明の第６の実施の形態に係るデータ信号線ドライバの構成例を示す回路ブロック図である。 図１９のデータ信号線ドライバの変形例の構成を示す回路ブロック図である。 本発明の第６の実施の形態に係るデータ信号線ドライバの他の構成例を示す回路ブロック図である。 図１９のデータ信号線ドライバの変形例の構成を示す回路ブロック図である。 本発明の第６の実施の形態に係るデータ信号線ドライバの他の構成例を示す回路ブロック図である。 図２３のデータ信号線ドライバの変形例の構成を示す回路ブロック図である。 図２３または図２４のデータ信号線ドライバの一部の構成を示す回路ブロック図である。 図２３または図２４のデータ信号線ドライバの一部の構成を示す回路ブロック図である。 従来の一括予備充電方式における通常スキャンの状態での駆動波形を示す波形図である。 従来の一括予備充電方式における通常スキャン時およびスキャン停止時の駆動波形を示す波形図である。 従来の順次予備充電方式における通常スキャンの状態での駆動波形を示す波形図である。

符号の説明

１ 液晶表示装置（表示装置）
３ データ信号線ドライバ（表示装置のドライバ回路）
３ａ シフトレジスタ
３ｂ サンプリング部（書き込み回路、予備充電回路）
４ 走査信号線ドライバ
４ａ シフトレジスタ
３１〜３５
データ信号線ドライバ（表示装置のドライバ回路）
３１ａ〜３５ａ
シフトレジスタ
３１ｂ〜３５ｂ
サンプリング部（書き込み回路、予備充電回路）
ＡＳＷ スイッチ回路（制御信号供給回路）
Ｖ−ＡＳＷ スイッチ（第１スイッチ）
Ｐ−ＡＳＷ スイッチ（第２スイッチ）
ＮＯＲ ＮＯＲ回路（予備充電制御手段）
ＳＥＬ セレクタ回路（予備充電制御手段）
ＳＲＦＦ フリップフロップ（セット・リセットフリップフロップ）
ＧＬ 走査信号線（信号供給線）
ＳＬ データ信号線（信号供給線）
Ｐｉｘ 画素
Ｇ ゲート（第１制御端子）
Ｇ’ ゲート（第２制御端子）
ＳＣＫ、ＳＣＫＢ
クロック信号（第１の予備充電制御信号）
ＬＳｎ レベルシフトしたクロック信号（第１の予備充電制御信号）
ＰＣＴＬ 一括プリチャージ指示信号（第２の予備充電制御信号）
ＶＩＤＥＯ
ビデオ信号（書き込み信号）
Ｑ１、Ｑ２、…
出力信号（タイミングパルス）

Claims (7)

1. 複数の信号供給線が設けられた表示装置のためのドライバ回路であって、
   各上記信号供給線に対する書き込み信号の書き込みを信号供給線１本ずつまたは複数本ずつ順次行う書き込み回路と、
   各上記信号供給線への予備充電を行う予備充電回路とを備えるドライバ回路において、
   上記予備充電回路は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対して予備充電を行うと共に、どの信号供給線に対しても上記書き込み回路による書き込み信号の書き込みが行われていないときに、各信号供給線に対して同時に予備充電を行うようになっていることを特徴とするドライバ回路。
2. 第１の予備充電制御信号および第２の予備充電制御信号の少なくとも一方が予備充電を指示しているときに上記予備充電回路に予備充電を行わせる予備充電制御手段をさらに備え、
   第１の予備充電制御信号は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対する予備充電を指示するものであり、
   上記第２の予備充電制御信号は、各信号供給線に対して同時に予備充電を行うよう指示するものであることを特徴とする請求項１記載のドライバ回路。
3. 上記書き込みのタイミングパルスを上記第１スイッチへ向けて出力するフリップフロップを、上記タイミングパルスを順次転送して上記書き込みが所定周期で行われるように複数段備えたシフトレジスタをさらに備え、
   上記書き込み回路は、容量性の第１制御端子の充電電圧に応じて導通と非導通とが切り換わる第１スイッチを上記複数の信号供給線のそれぞれに対して備え、各上記信号供給線に対する書き込み信号の書き込みを各上記第１スイッチの導通により行うものであり、
   上記予備充電回路は、容量性の第２制御端子の充電電圧に応じて導通と非導通とが切り換わる第２スイッチを上記信号供給線のそれぞれに対して備え、各上記信号供給線への予備充電を各上記第２スイッチの導通により行うものであり、
   上記シフトレジスタは、第１の予備充電制御信号を出力する制御信号供給回路を備え、
   上記フリップフロップは、上記タイミングパルスを上記第１スイッチの第１制御端子へ向けて出力するものであり、
   上記予備充電制御手段は、第２スイッチを制御する制御信号を上記第２スイッチの第２制御端子へ向けて出力するものであり、
   上記制御信号供給回路は、上記タイミングパルスを上記第１制御端子へ送る第１信号線と分離した第２信号線を通して、第１の予備充電制御信号を上記予備充電制御手段に出力するものであることを特徴とする請求項２記載のドライバ回路。
4. 上記制御信号供給回路は、
   上記所定周期中で各上記信号供給線が上記書き込みの期間となる書き込み実効期間に、転送される上記タイミングパルスが上記フリップフロップから入力されると、上記タイミングパルスとは別の供給源から入力されるクロック信号を取り込んで、該クロック信号に同期した第１の予備充電制御信号を、上記書き込みの期間中でない所定の上記信号供給線に対応する上記第２制御端子へ向けて出力して該第２スイッチを導通させるものであり、
   上記書き込み実効期間に上記予備充電を行う上記信号供給線に対応するように複数個備えられている請求項３記載のドライバ回路。
5. 上記フリップフロップは、セット・リセットフリップフロップであり、
   各上記制御信号供給回路は、上記クロック信号を上記第１の予備充電制御信号として出力するスイッチ回路であり、
   各上記スイッチ回路は、取り込んだ上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、
   各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする請求項４記載のドライバ回路。
6. 上記フリップフロップは、セット・リセットフリップフロップであり、
   上記制御信号供給回路は、取り込んだ上記クロック信号をレベルシフトし、取り込んでレベルシフトした上記クロック信号を上記第１の予備充電制御信号として出力するレベルシフト回路であり、
   各上記レベルシフト回路は、取り込んでレベルシフトを行った上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、
   各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする請求項４記載のドライバ回路。
7. 複数の画素と、上記画素に対応して設けられる複数の信号供給線としてのデータ信号線および複数の信号供給線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線および上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備えた表示装置において、
   上記データ信号線ドライバを請求項１ないし６のいずれかに記載の表示装置のドライバ回路とすることを特徴とする表示装置。

Images