JP2005227390A - 表示装置のドライバ回路および表示装置 - Google Patents
表示装置のドライバ回路および表示装置 Download PDFInfo
- Publication number
- JP2005227390A JP2005227390A JP2004034045A JP2004034045A JP2005227390A JP 2005227390 A JP2005227390 A JP 2005227390A JP 2004034045 A JP2004034045 A JP 2004034045A JP 2004034045 A JP2004034045 A JP 2004034045A JP 2005227390 A JP2005227390 A JP 2005227390A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- precharge
- switch
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/0206—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
- H04M1/0208—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
- H04M1/0235—Slidable or telescopic telephones, i.e. with a relative translation movement of the body parts; Telephones using a combination of translation and other relative motions of the body parts
- H04M1/0237—Sliding mechanism with one degree of freedom
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Abstract
【課題】 比較的駆動能力の低い予備充電電源でも予備充電を行うことができ、かつ、表示装置の信号供給線を十分に予備充電することができるドライバ回路を提供する。
【解決手段】 データ信号線SLnおよびそれに接続された選択画素に対する予備充電を制御するスイッチP−ASWn(n=1,2,…)の入力側にNOR回路NORnを設け、一部のデータ信号線SLnに対するビデオ信号VIDEOの供給が行われている間に他のデータ信号線SLnに対する予備充電を指示する信号SSP・DSR1・SRnをシフトレジスタ31aから、各データ信号線SLnに対して同時に予備充電を行うよう指示する一括プリチャージ指示信号PCTLを外部から、NOR回路NORnに入力する。これにより、データ信号線SLnに対してビデオ信号VIDEOの供給が行われている期間、およびビデオ信号VIDEOの供給が行われていない期間の両方に予備充電が行われる。
【選択図】 図1
【解決手段】 データ信号線SLnおよびそれに接続された選択画素に対する予備充電を制御するスイッチP−ASWn(n=1,2,…)の入力側にNOR回路NORnを設け、一部のデータ信号線SLnに対するビデオ信号VIDEOの供給が行われている間に他のデータ信号線SLnに対する予備充電を指示する信号SSP・DSR1・SRnをシフトレジスタ31aから、各データ信号線SLnに対して同時に予備充電を行うよう指示する一括プリチャージ指示信号PCTLを外部から、NOR回路NORnに入力する。これにより、データ信号線SLnに対してビデオ信号VIDEOの供給が行われている期間、およびビデオ信号VIDEOの供給が行われていない期間の両方に予備充電が行われる。
【選択図】 図1
Description
本発明は、表示装置の信号供給線に予備充電を行って信号を供給するドライバ回路および表示装置に関するものである。
点順次駆動のアクティブマトリクス型液晶表示装置では、液晶パネルの交流駆動を行う際、各画素が安定して所望電荷量だけ充電されるよう、データ信号線を介して画素にビデオ信号を供給する前に各データ信号線を予備充電することが行われる。この場合、全データ信号線に一度に予備充電を行う方式(以下、「一括予備充電方式」と称する)にすると、全データ信号線の配線容量の合計が大きいために、予備充電電源の駆動能力を高くしなければならない。この問題を解決することのできる技術として、少ないデータ信号線の単位ごとに予備充電を行う方式(以下、「順次予備充電方式」と称する)がある。
例えば、特許文献1(特開平7−295520号公報)には、1つのデータ信号線にビデオ信号を出力するときに、データ信号線ドライバのシフトレジスタから出力されるビデオ信号サンプリング用の信号を用いて、他の1つのデータ信号線のスイッチをON状態にし、予備充電電源から予備充電を行うようにする構成が開示されている。
また、特許文献2(特開2000−89194号公報)には、全データ信号線を何個かのデータ信号線からなるブロックに分けて、データ信号線ドライバからn番目のデータ信号線ブロックのデータ信号線にビデオ信号を出力するときに、このビデオ信号のサンプリング用信号を用いて、n+1番目のデータ信号線ブロックのデータ信号線に予備充電電源から予備充電を行うようにする構成が開示されている。
また、特許文献3(特開2000−206491号公報)には、データ信号線ドライバの各転送段の転送パルス入力を、該転送段のデータ信号線を予備充電するためのアナログスイッチを開閉するタイミングパルスとして用いるとともに、予備充電用のタイミングパルスよりも遅延させて該データ信号線に実データ(ビデオ信号)を出力するためのアナログスイッチを開閉するタイミングパルスとしても用いる構成が開示されている。該転送段の転送パルス出力は、次段の転送段の転送パルス入力となって、次段の転送段の予備充電のタイミングパルスおよび実データ出力のタイミングパルスとなる。
上述したようなデータ信号線ドライバでは、点順次でデータ信号線にビデオ信号を出力するために、TFTを含むMOSFETなどの容量性の制御端子(例えばゲート)を有するスイッチを各データ信号線に設け、その制御端子の充電電圧を制御して導通と非導通とを点順次で切り換える。このスイッチを点順次で切り換える制御信号(例えばゲート信号)は、一般に複数段のフリップフロップからなるシフトレジスタによって水平方向にシフトされて出力される。また、データ信号線に予備充電を行うために点順次で導通と非導通とが切り換わる同様のスイッチが別に設けられる。
また、上記公報の構成によれば、予備充電を行うための回路をデータ信号線ドライバの内部に設けることによって、液晶表示装置の十分な額縁面積を確保するなど、予備充電回路の面積低減を図ることができるようになっている。
なお、本件出願人が先に出願して公開された特許文献4(特開2001−135093号公報)には、シフトレジスタの各段を構成するセット・リセットフリップフロップの出力を受けてクロック信号をスイッチ回路によって取り込み、このクロック信号を次段のセット・リセットフリップフロップのセット信号とする構成が開示されている。また、本件出願人が先に出願して公開された特許文献5(特開2001−307495号公報)および特許文献6(特開2000−339985号公報)には、シフトレジスタの各段を構成するセット・リセットフリップフロップの出力を受けてクロック信号を取り込み、このクロック信号のレベルシフトを行って次段のセット・リセットフリップフロップのセット信号とする構成が開示されている。
また、本件出願人が先に出願して公開された特許文献7(米国特許出願公開第2003−023461号明細書)には、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線の予備充電を行う予備充電回路と、上記タイミングパルスを上記第1制御端子へ送る第1信号線と分離した第2信号線を通して、第2スイッチの導通を制御する予備充電制御信号を上記第2制御端子に出力する制御信号供給回路を備えるシフトレジスタとを設けた構成が開示されている。
特開平7−295520号公報(1995年11月10日公開)
特開2000−89194号公報(2000年3月31日公開)
特開2000−206491号公報(2000年7月28日公開)
特開2001−135093号公報(2001年5月18日公開)
特開2001−307495号公報(2001年11月2日公開)
特開2000−339985号公報(2000年12月8日公開)
米国特許出願公開第2003−023461号明細書(2003年12月25日公開)
しかしながら、特許文献1〜3・7のような順次予備充電方式では、各ソースバスラインへの映像信号の供給(以下、適宜「スキャン」と称する)が停止された時に、予備充電電位をソースバスラインに供給することが不可能になる。
図27は、従来の一括予備充電方式を用いて複数のソースバスラインを予備充電する構成の表示装置における、通常スキャンの状態(各ソースバスラインに映像信号が供給されている状態)での駆動波形を示している。ここでは、隣接する3つのソースバスラインSL1、SL2、およびSL3に関わる駆動波形を示している。SSPはソースのスタートパルス、SCKはソースクロック信号、PCTLはソースバスラインの一括予備充電を行うタイミングを指示するプリチャージ指示信号を示す。また、SMP1、SMP2、およびSMP3はそれぞれ、隣接する3つのソースバスラインSL1〜SL3へ映像信号をサンプリングするタイミングを指示するサンプリングタイミング信号を示す。また、VSL1、VSL2、およびVSL3は、ソースバスラインSL1〜SL3のそれぞれの電位を表している。
動作について説明すると、時間t1〜t2でプリチャージ指示信号PCTLが作用し(Highレベルとなり)、各ソースバスラインSL1〜SL3にプリチャージ電位が供給される。次に、スタートパルスSSPの入力(Highレベルへの移行)に応答して、クロック信号SCKに応じた速度のスキャンが開始され、サンプリングタイミング信号SMP1〜SMP3に応じて映像信号が各ソースバスラインSL1〜SL3に供給される。
一括予備充電方式では、例えば、図28に示すように、各スキャンを停止した時に、ソースバスラインの電位をある所望の電位に固定するために、t7〜t8の間に指示信号PCTLにより予備充電を行うように制御を行い、ソースバスラインに常に電位を供給することが可能となる。より詳細には、ソースバスラインSL1〜SL3への映像信号の供給を行う期間t3〜t6の前の期間t1〜t2と、映像信号の供給を行う期間t3〜t6の後の期間t7〜t8とに、プリチャージ指示信号PCTLがHighレベルとなる。したがって、これら期間t1〜t2および期間t7〜t8に、ソースバスラインSL1〜SL3に対して予備充電電位が供給される。すなわち、ソースバスラインSL1〜SL3への映像信号の供給が行われていない期間に、ソースバスラインSL1〜SL3が一括して予備充電される。その結果、ソースバスラインSL1〜SL3の電位が常に所望の電位以上に保たれることになる。このように、一括予備充電方式では、スキャン停止を行った時にも、予備充電電位をソースバスラインに供給することが可能である。
図29は、順次予備充電方式をとった場合の通常スキャンの状態を示している。順次予備充電方式では、図29のような通常スキャンの状態で、各ソースバスラインに順次予備充電電位が供給される。
しかしながら、順次予備充電方式では、例えば図28のようなスキャン停止を行った時には、予備充電電位をソースバスラインに供給することが不可能になる。そのため、順次予備充電方式では、1つのソースバスラインに予備充電電位が供給されている時間が短く、ソースバスラインを十分に予備充電することができない恐れがある。
なお、特許文献4〜6は、予備充電に関して何の開示も示唆もしていない。
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、比較的駆動能力の低い予備充電電源でも予備充電を行うことができ、かつ、表示装置の信号供給線を十分に予備充電することができるドライバ回路およびそれを用いた表示装置を提供することにある。
本発明の表示装置のドライバ回路は、上記従来の課題を解決するために、複数の信号供給線が設けられた表示装置のためのドライバ回路であって、各上記信号供給線に対する書き込み信号の書き込みを信号供給線1本ずつまたは複数本ずつ順次行う書き込み回路と、各上記信号供給線への予備充電を行う予備充電回路とを備えるドライバ回路において、上記予備充電回路は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対して予備充電を行うと共に、どの信号供給線に対しても上記書き込み回路による書き込み信号の書き込みが行われていないときに、各信号供給線に対して同時に予備充電を行うようになっていることを特徴としている。
上記の発明によれば、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対して予備充電を行うと共に、どの信号供給線に対しても上記書き込み回路による書き込み信号の書き込みが行われていないときに、各信号供給線に対して同時に予備充電を行う。これにより、信号供給線に対する書き込み信号の書き込みが停止されている間だけ予備充電を行う場合、および一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に他の信号供給線の予備充電を行う場合と比較して、長い時間、予備充電が行われる。その結果、各信号供給線に対する予備充電を十分に行うことができる。
また、上記の発明によれば、信号供給線に対する書き込み信号の書き込みが停止されている間だけ予備充電を行う場合と比較して、信号供給線に対する書き込み信号の書き込みが停止されている間に信号供給線に供給すべき電荷量が少なくて済む。そのため、比較的駆動能力の低い予備充電電源でも信号供給線を予備充電することができる。
本発明に係るドライバ回路は、第1の予備充電制御信号および第2の予備充電制御信号の少なくとも一方が予備充電を指示しているときに上記予備充電回路に予備充電を行わせる予備充電制御手段をさらに備え、第1の予備充電制御信号は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対する予備充電を指示するものであり、上記第2の予備充電制御信号は、各信号供給線に対して同時に予備充電を行うよう指示するものであってもよい。この構成により、本発明に係るドライバ回路を容易に実現できる。
上記特許文献1および特許文献2のデータ信号線ドライバでは、データ信号線にビデオ信号を出力するために切り換えるスイッチの導通と非導通とを制御する制御信号の供給回路を、他のデータ信号線の予備充電用に切り換えるスイッチの導通と非導通とを制御する制御信号の供給回路と共用している。交流駆動する上で行う予備充電は、各データ信号線および画素容量の電位を、前回のビデオ信号のサンプリング時に対して極性反転させるほど大きく変化させるように行うため、このときのスイッチのスイッチングは大きなインパルス状の充電電流を伴う。上記スイッチの制御端子が容量性であるので、この大きな充電電流の比較的高い周波数成分が制御端子の容量を介してスイッチの制御信号回路に伝達されて制御信号回路の電位を揺動させ、さらにビデオ信号書き込み用のスイッチの制御端子を介して、データ信号線に供給されるビデオ信号の揺動を引き起こす虞がある。このようなビデオ信号の揺動があると、表示の均一性が低下するなどして表示品位が劣化する。
これに対して、特許文献3のデータ信号線ドライバでは、上述したような制御信号回路の共有は行わずにすむのでビデオ信号の揺動は抑制されるが、転送パルスを予備充電用のタイミングパルスよりも遅延させるためのシフトレジスタを、転送パルスの転送用のシフトレジスタに追加して設けなければならず、シフトレジスタの回路規模が2倍になってしまう。
このように、従来は、データ信号線ドライバなどのような表示装置のドライバ回路には、内部に設けられた予備充電回路によってデータ信号線などの信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動が起こるのを回避することができないという問題があった。
そこで、本発明に係るドライバ回路は、これら問題をも解決するために、上記書き込みのタイミングパルスを上記第1スイッチへ向けて出力するフリップフロップを、上記タイミングパルスを順次転送して上記書き込みが所定周期で行われるように複数段備えたシフトレジスタをさらに備え、上記書き込み回路は、容量性の第1制御端子の充電電圧に応じて導通と非導通とが切り換わる第1スイッチを上記複数の信号供給線のそれぞれに対して備え、各上記信号供給線に対する書き込み信号の書き込みを各上記第1スイッチの導通により行うものであり、上記予備充電回路は、容量性の第2制御端子の充電電圧に応じて導通と非導通とが切り換わる第2スイッチを上記信号供給線のそれぞれに対して備え、各上記信号供給線への予備充電を各上記第2スイッチの導通により行うものであり、上記シフトレジスタは、第1の予備充電制御信号を出力する制御信号供給回路を備え、上記フリップフロップは、上記タイミングパルスを上記第1スイッチの第1制御端子へ向けて出力するものであり、上記予備充電制御手段は、第2スイッチを制御する制御信号を上記第2スイッチの第2制御端子へ向けて出力するものであり、上記制御信号供給回路は、上記タイミングパルスを上記第1制御端子へ送る第1信号線と分離した第2信号線を通して、第1の予備充電制御信号を上記予備充電制御手段に出力するものであることが好ましい。
上記の発明では、第2スイッチの導通を制御する制御信号が、上記タイミングパルスを上記第1制御端子へ送る第1信号線とは分離した第2信号線を通して第2スイッチに入力されるようにしている。それゆえ、上記書き込み回路による書き込みのためのタイミングパルスが第1スイッチに供給される系統と、予備充電回路の第2スイッチの導通を制御する予備充電制御信号が上記第2スイッチに供給される系統とが、分離される。したがって、第1スイッチの制御信号回路と第2スイッチの制御信号回路とが共用されることはない。すなわち、書き込み回路を制御する信号の供給系と、予備充電回路を制御する信号の供給系とが共用されることはない。これにより、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に他の信号供給線の予備充電を行う時に、予備充電に伴って信号供給線に流れる大きな電流が、第1スイッチの容量性の第1制御端子および第2スイッチの容量性の第2の制御端子を介して、そのときに書き込みを行っている信号供給線の書き込み信号の電位を揺動させてしまうことを回避することができる。また、第1の予備充電制御信号を出力する制御信号供給回路はフリップフロップよりも簡単に構成することができるので、シフトレジスタの回路規模は、従来のようにシフトレジスタを2倍にする場合よりもはるかに抑制される。
以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。
なお、上記予備充電回路は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線の予備充電を行うものであればよく、書き込みされる信号供給線の本数、予備充電される信号供給線の本数は、特に限定されるものではない。
また、2つの信号線が「分離した」状態とは、2つの信号線が互いに電気的に接続されていない状態であり、例えば、2つの信号線の一方がトランジスタのソースまたはドレインに接続され、他方がトランジスタに接続されている状態、2つの信号線が互いに絶縁されている状態等が挙げられる。
また、制御信号供給回路としては、(1)外部(例えばドライバ回路の外部)から供給されたクロック信号を予備充電制御信号として第2制御端子に転送するもの、(2)外部(例えばドライバ回路の外部)から供給されたクロック信号を加工(例えばレベルシフト)して予備充電制御信号として第2制御端子に転送するもの、(3)予備充電制御信号を発生して第2制御端子に出力するもの等が挙げられる。これらのうち、(1)(2)の構成が、制御信号供給回路の回路規模を小さくすることができる点で有利である。
本発明のドライバ回路において、上記制御信号供給回路は、上記所定周期中で各上記信号供給線が上記書き込みの期間となる書き込み実効期間に、転送される上記タイミングパルスが上記フリップフロップから入力されると、上記タイミングパルスとは別の供給源から入力されるクロック信号を取り込んで、該クロック信号に同期した第1の予備充電制御信号を、上記書き込みの期間中でない所定の上記信号供給線に対応する上記第2スイッチの制御端子へ向けて出力して該第2スイッチを導通させるものであり、上記書き込み実効期間に上記予備充電を行う上記信号供給線に対応するように複数個備えられている構成であってもよい。
上記構成によれば、書き込み実効期間には各信号供給線が書き込みの期間となるが、フリップフロップがタイミングパルスを出力すると、その前段のフリップフロップから出力されたタイミングパルスが入力されたスイッチ回路は、クロック信号を取り込んで、クロック信号に同期した制御信号を上記第2スイッチの制御端子へ向けて出力し、書き込みの期間中でない所定の信号供給線の予備充電を行わせる。これにより、信号供給線に書き込み信号の書き込みを行っている間に、別の信号供給線の予備充電を行うことができる。また、別の供給源から入力されるクロック信号を取り込んで出力するので、回路規模を小さくすることができる。
なお、クロック信号に同期した第1の予備充電制御信号としては、クロック信号そのもの、クロック信号をレベルシフトした信号、クロック信号を反転した信号等が挙げられる。
上記構成のドライバ回路において、上記フリップフロップは、セット・リセットフリップフロップであり、各上記制御信号供給回路は、上記クロック信号を上記第1の予備充電制御信号として出力するスイッチ回路であり、各上記スイッチ回路は、取り込んだ上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする構成であってもよい。
上記構成によれば、書き込み回路の第1スイッチは、セット・リセットフリップフロップから書き込み信号の書き込みのタイミングパルスが出力されることにより制御端子が充電されて導通する一方、予備充電回路の第2スイッチは、タイミングパルスとは別の供給源から入力されるクロック信号がスイッチ回路によって取り込まれて出力されることにより制御端子が充電されて導通する。書き込み実効期間には各信号供給線が書き込みの期間となるが、セット・リセットフリップフロップがタイミングパルスを出力すると、その前段のセット・リセットフリップフロップから出力されたタイミングパルスが入力されたスイッチ回路が取り込んで出力したクロック信号は、書き込みの期間中でない所定の信号供給線の予備充電を行わせる。このように、信号供給線に書き込み信号の書き込みを行っている間に、別の信号供給線の予備充電を行うことができる。
さらに、各スイッチ回路は、取り込んだクロック信号を、タイミングパルスを入力したセット・リセットフリップフロップの次段のセット・リセットフリップフロップに転送されるタイミングパルスであるセット信号としても出力し、各セット・リセットフリップフロップは、入力されるセット信号を、より前段の所定のセット・リセットフリップフロップのリセット信号とする。これにより、タイミングパルスを順次転送することができる。
また、このときに、書き込みのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、第1スイッチの制御信号回路と第2スイッチの制御信号回路とが共用されることはない。これにより、予備充電に伴って信号供給線に流れる大きな電流が、スイッチの容量性の制御端子を介して、そのときに書き込みを行っている信号供給線の書き込み信号の電位を揺動させてしまうことを回避することができる。また、クロック信号を取り込んで出力するスイッチ回路はフリップフロップよりも簡単に構成することができるので、シフトレジスタの回路規模は、従来のようにシフトレジスタを2倍にする場合よりもはるかに抑制される。
以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。
また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、各上記第1スイッチを順次に導通させるとともに、上記スイッチ回路を上記信号供給線の数に対応して備え、各上記第2スイッチを順次に導通させてもよい。
上記の発明によれば、フリップフロップからのタイミングパルスにより各信号供給線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路を提供することができる。
また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、上記信号供給線のi(iは2以上の整数)本を1単位として、各上記第1スイッチを上記単位内で同時にかつ各単位毎で順次に導通させるとともに、上記スイッチ回路を上記単位の数に対応して備え、上記第2スイッチを上記単位内で同時にかつ各上記単位毎で順次に導通させてもよい。
上記の発明によれば、フリップフロップからのタイミングパルスにより信号供給線を複数本ずつ順次に書き込みを行う、いわゆる多点同時駆動方式のドライバ回路を提供することができる。
また、本発明の表示装置のドライバ回路は、上記フリップフロップは、セット・リセットフリップフロップであり、上記制御信号供給回路は、取り込んだ上記クロック信号をレベルシフトし、取り込んでレベルシフトした上記クロック信号を上記第1の予備充電制御信号として出力するレベルシフト回路であり、各上記レベルシフト回路は、取り込んでレベルシフトを行った上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする構成であってもよい。
上記の発明によれば、書き込み回路の第1スイッチは、セット・リセットフリップフロップから書き込み信号の書き込みのタイミングパルスが出力されることにより制御端子が充電されて導通する一方、予備充電回路の第2スイッチは、タイミングパルスとは別の供給源から入力されるクロック信号がスイッチ回路によって取り込まれて出力されることにより制御端子が充電されて導通する。書き込み実効期間には各信号供給線が書き込みの期間となるが、セット・リセットフリップフロップがタイミングパルスを出力すると、その前段のセット・リセットフリップフロップから出力されたタイミングパルスが入力されたレベルシフト回路が取り込んでレベルシフトを行って出力したクロック信号は、書き込みの期間中でない所定の信号供給線の予備充電を行わせる。
さらに、各レベルシフト回路は、取り込んでレベルシフトを行ったクロック信号を、タイミングパルスを入力したセット・リセットフリップフロップの次段のセット・リセットフリップフロップに転送されるタイミングパルスであるセット信号としても出力し、各セット・リセットフリップフロップは、入力されるセット信号を、より前段の所定のセット・リセットフリップフロップのリセット信号とする。これにより、タイミングパルスを順次転送することができる。このように、信号供給線に書き込み信号の書き込みを行っている間に、別の信号供給線の予備充電を行うことができる。
また、レベルシフト回路に入力されるクロック信号は低電圧信号でよいことから分かるように、レベルシフト回路は低電圧インタフェースとしての機能を備えており、クロック信号を発生する外部回路の低消費電力化を図ることができる。
また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、各上記第1スイッチを順次に導通させるとともに、上記レベルシフト回路を上記信号供給線の数に対応して備え、各上記第2スイッチを順次に導通させてもよい。
上記の発明によれば、フリップフロップからのタイミングパルスにより各信号供給線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路を提供することができる。
また、本発明の表示装置のドライバ回路は、上記フリップフロップからの上記タイミングパルスにより、上記信号供給線のi(iは2以上の整数)本を1単位として、各上記第1スイッチを上記単位内で同時にかつ各単位毎で順次に導通させるとともに、上記レベルシフト回路を上記単位の数に対応して備え、上記第2スイッチを上記単位内で同時にかつ各上記単位毎で順次に導通させてもよい。
上記の発明によれば、フリップフロップからのタイミングパルスにより信号供給線を複数本ずつ順次に書き込みを行う、いわゆる多点同時駆動方式のドライバ回路を提供することができる。
また、本発明の表示装置は、以上のように、複数の画素と、上記画素に対応して設けられる複数の信号供給線としてのデータ信号線および複数の信号供給線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線および上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備えた表示装置において、上記データ信号線ドライバを上記のいずれかのドライバ回路とする構成である。
それゆえ、データ信号線ドライバや走査信号線ドライバにおいて、比較的駆動能力の低い予備充電電源でも予備充電を行うことができ、かつ、表示装置の信号供給線を十分に予備充電することができる。従って、表示品位の高い表示装置を提供することができる。
〔実施の形態1〕
本発明の一実施の形態について、図1ないし図5を用いて説明すれば、以下の通りである。
本発明の一実施の形態について、図1ないし図5を用いて説明すれば、以下の通りである。
本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図1にこのようなデータ信号線ドライバ31の構成を示す。
データ信号線ドライバ31は、シフトレジスタ31aとサンプリング部31bとを備えている。
シフトレジスタ31aは、複数段のセット・リセット型のフリップフロップSRFF1・SRFF2・…と、複数のスイッチ回路(制御信号供給回路)ASW1・ASW2・…とを備えている。スイッチ回路ASWk(k=1,2,…)はフリップフロップSRFFkのQ出力を導通および非導通の制御信号としている。kが奇数であるスイッチ回路ASWkは、導通すると、後述するタイミングパルスとは別の外部の供給源から供給されるクロック信号(第1の予備充電制御信号(予備充電を行わせるための信号))SCKを取り込んで出力する。また、kが偶数であるスイッチ回路ASWkは、導通すると、同じくタイミングパルスとは別の外部の供給源から供給されるクロック信号(第1の予備充電制御信号)SCKBを取り込んで出力する。クロック信号SCKBはクロック信号SCKの反転信号である。
スイッチ回路ASW1・ASW2・…は、フリップフロップSRFFkのQ出力をスイッチV−ASWn(後述)へ送る信号線(第1信号線)S1と分離した信号線(第2信号線)S2を通して、クロック信号SCK・SCKB(後述する出力信号SR1・SR2・…)をNOR回路NOR2・NOR3…(後述)に出力する。また、スイッチ回路ASW1・ASW2・…は、フリップフロップSRFFkのQ出力をスイッチV−ASWn(後述)へ送る信号線(第1信号線)と分離した信号線を通して、外部の供給源からクロック信号SCK・SCKBを取り込む。
スイッチ回路ASW1の出力は出力信号DSR1であり、スイッチ回路ASW2・ASW3・…の出力は順に、出力信号SR1・SR2・…である。各スイッチ回路ASWkの出力信号は、フリップフロップSRFF(k+1)のセット信号となり、また、後述するNOR回路NOR(k+1)への入力信号となる。
スイッチ回路ASW1・ASW2・…として使用可能なスイッチ回路の一例を図2に基づいて説明する。図2は、スイッチ回路の一例の構成を示す回路図である。
スイッチ回路は、上記インバータ回路INV11と、pchトランジスタp11およびnchトランジスタn11によって構成されるCMOSスイッチと、nchトランジスタn12とによって構成されている。外部から入力される制御信号ENに応じて、制御信号ENがHighの場合には、nchトランジスタn12が閉じ、CMOSスイッチのpchトランジスタp11およびnchトランジスタn11は開き、外部から入力された信号CKINが出力信号OUTとしてそのまま出力される。また、制御信号ENがLowになると、CMOSスイッチのpchトランジスタp11およびnchトランジスタn11は閉じ、nchトランジスタn12が開き、出力信号OUTはLowに固定される。制御信号ENは、図1におけるフリップフロップSRFFkのQ出力に相当する。また、入力信号CKINは、図1におけるクロック信号SCKまたはSCKBに相当する。また、出力信号OUTは、図1における出力信号DSR1・SR1・SR2・…に相当する。
フリップフロップSRFFkのQ出力は、k=1では出力信号DQ1であり、k=2,3,…に対しては順に出力信号Q1・Q2・…である。スイッチ回路ASW(k+1)の出力信号は、フリップフロップSRFFkのリセット信号となる。初段のフリップフロップSRFF1のセット信号としては、外部から入力されるスタートパルスSSPが入力される。このスタートパルスSSPは、NOR回路NOR1への入力信号にもなる。フリップフロップSRFF1の出力信号DQ1はスイッチ回路ASW1へ入力され、フリップフロップSRFF2・SRFF3・…の出力信号Q1・Q2・…は順に、後述するサンプリング部31bが備えるバッファBuf1・Buf2・…を介してサンプリング部31bが備えるスイッチV−ASW1・V−ASW2・…に入力される。出力信号Q1・Q2・…は、後述するビデオ信号VIDEOのサンプリングのタイミングパルスとなる。例えば、出力信号Q1、Q2、およびQ3は、隣接する3つのデータ信号線SL1〜SL3へそれぞれビデオ信号VIDEOをサンプリングするタイミングを指示するタイミングパルスである。
次に、サンプリング部(書き込み回路、予備充電回路)31bは、バッファBuf1・Buf2・…と、スイッチV−ASW1・V−ASW2・…と、NOR回路NOR1・NOR2・…(予備充電制御手段)、予備充電回路とを備えている。予備充電回路は、スイッチP−ASW1・P−ASW2・…を備えている。バッファBuf1・Buf2・…と、スイッチV−ASW1・V−ASW2・…とにより、書き込み回路が構成されている。
バッファBufn(n=1,2,…)は、それぞれ4つのインバータが縦続接続されたバッファであり、その入力は前述したようにシフトレジスタ31aから出力される出力信号Qnである。スイッチ(第1スイッチ)V−ASWnは、バッファBufnの出力信号を入力信号とし、その入力信号がゲート(第1制御端子)Gに直接入力されるNチャネルMOSトランジスタ(TFT)およびその入力信号が反転された信号がゲートGに入力されるPチャネルMOSトランジスタ(TFT)からなるアナログスイッチと、上記入力信号を反転してPチャネルMOSトランジスタのゲートに入力するインバータとからなる。各MOSトランジスタのゲートGは容量性の制御端子であり、スイッチV−ASWnは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スイッチV−ASWnのアナログスイッチのチャネル経路の一端には外部から供給されるアナログのビデオ信号(書き込み信号)VIDEOが共通に入力される。
NOR回路NORn(n=1,2,…)には共通して、一括プリチャージ指示信号PCTLが外部から供給されている。一括プリチャージ指示信号PCTLは、予備充電を制御するスイッチP−ASWnに対し、一括予備充電方式で予備充電が行われるように、すなわち、データ信号線SLnに対して同時に予備充電が行われるように指示する第2の予備充電制御信号である。
また、NOR回路NOR1にはスタートパルスSSPが、他のNOR回路NORk(k=2,3,4,…)にはフリップフロップSRFF(k+1)のセット信号DSR1・SR1・SR2・…がそれぞれ供給されている。これらのスタートパルスSSPおよびセット信号DSR1・SR1・SR2・…は、予備充電を制御するスイッチP−ASWnに対し、順次予備充電方式で予備充電が行われるように、すなわち、これらのスタートパルスSSPおよびセット信号DSR1・SR1・SR2・…は、一部のデータ信号線に対してビデオ信号VIDEOの供給(書き込み信号の書き込み)が行われている間に他のデータ信号線に予備充電が行われるように指示する第1の予備充電制御信号である。
NOR回路NORn(n=1,2,…)は、スイッチP−ASWnを制御する制御信号をスイッチP−ASWnへ向けて出力する。NOR回路NORnは、第1の予備充電制御信号(スタートパルスSSPおよびセット信号DSR1・SR1・SR2・…)および第2の予備充電制御信号(一括プリチャージ指示信号PCTL)の否定論理和を出力する。したがって、NOR回路NORnは、第1の予備充電制御信号および第2の予備充電制御信号の少なくとも一方が、Highレベルであるときに、Lowレベルの信号をスイッチP−ASWnへ出力し、スイッチP−ASWnを導通させる。すなわち、NOR回路NORnは、第1の予備充電制御信号および第2の予備充電制御信号の少なくとも一方が予備充電を指示しているときに、スイッチP−ASWnを導通させてデータ信号線SLnを予備充電する。
以上のように、NOR回路NORnに対して、シフトレジスタ31aにより生成した順次プリチャージ信号(第1の予備充電制御信号;スタートパルスSSPおよびセット信号DSR1・SR1・SR2・…)と、外部から別途供給された一括プリチャージ指示信号PCTL(第2の予備充電制御信号)とが入力されるようになっている。これにより、順次プリチャージ信号および一括プリチャージ指示信号PCTLの何れかの信号がNOR回路NORnに入力されたときに、プリチャージ電位等の所望の電位をデータ信号線SLnに供給することが可能となる。
スイッチ(第2スイッチ)P−ASWnは、前述の説明からも分かるようにNOR回路NORnの出力信号を入力信号とし、その入力信号が反転された信号がゲート(第2制御端子)G’に直接入力されるNチャネルMOSトランジスタおよびその入力信号がゲートG’に入力されるPチャネルMOSトランジスタからなるアナログスイッチと、上記入力信号を反転してNチャネルMOSトランジスタのゲートG’に入力するインバータとからなる。各MOSトランジスタのゲートG’は容量性の制御端子であり、スイッチP−ASWnは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スイッチP−ASWnのアナログスイッチのチャネル経路の一端には、外部から印加される予備充電電位PVIDが共通に入力される。
また、各スイッチV−ASWnのアナログスイッチのチャネル経路の他端と、各スイッチP−ASWnのアナログスイッチのチャネル経路の他端とは、液晶表示パネルに設けられたデータ信号線(信号供給線)SLn(n=1,2,…)に接続されている。液晶表示パネルにはさらに、データ信号線SLnと直交するように走査信号線GL1・GL2・…が設けられている。データ信号線SLnと走査信号線GLm(m=1,2,…)との交点にはマトリクス状に画素Pixm_n(m=1,2,…、n=1,2,…)が形成されている。なお、図1では、走査信号線GLm(m=1,2,…)のうちGL1のみを示し、画素Pixm_n(m=1,2,…、n=1,2,…)のうち、画素Pix1_1〜Pix1_7のみを示している。各画素は、通常のアクティブマトリクス型の液晶表示装置と同じように、NチャネルMOSトランジスタ(TFT)、液晶容量、および補助容量を備えている。走査信号線GLmは所定周期で選択され、選択されている間、走査信号線GLmにつながれている画素のMOSトランジスタを導通させる。
次に、上記の構成のデータ信号線ドライバの動作を、図3および図4に示すタイミングチャートを用いて説明する。図3は、本実施形態のデータ信号線ドライバ31において、データ信号線SLnへのビデオ信号VIDEOの供給を行っている期間(ある走査信号線GLmが選択されている1期間;以下、「1H」と略記する)内における各信号のタイミングチャートである。図4は、本実施形態のデータ信号線ドライバ31において、データ信号線SLnへのビデオ信号VIDEOの供給を停止した時(「1H(スキャン停止)」)とデータ信号線SLnへ映像信号を供給している時(「1H」)における各信号のタイミングチャートおよびデータ信号線SLnの電位を表している。図4では、隣接する3つのソースバスラインSL1、SL2、およびSL3に関わる駆動波形を示している。また、VSL1、VSL2、およびVSL3は、データ信号線SL1〜SL3のそれぞれの電位を表している。
ある走査信号線GLmが選択されている1期間(1H)について述べる。走査信号線GLmが選択されているので、データ信号線SLへの予備充電では、データ信号線SLとそれに接続されて選択されている画素との両方を充電する。スタートパルスSSPが入力されると、フリップフロップSRFF1から出力信号DQ1が出力されるとともに、スタートパルスSSPはNOR回路NOR1に入力される。サンプリング実効期間(後述)内は、一括プリチャージ指示信号PCTLがLowレベルであるので、スタートパルスSSPを反転したものがスイッチP−ASW1に入力される。これによりスイッチP−ASW1のアナログスイッチはスタートパルスSSPの入力時(スタートパルスSSPがHighレベルの時)に導通し(以下、スイッチが導通するあるいは非導通になると表現する)、予備充電電位PVIDがデータ信号線SL1に印加される。これにより、データ信号線SL1と、選択されている画素の容量とが予備充電される。このとき、スイッチV−ASW1は非導通であるので、予備充電電位PVIDとビデオ信号VIDEOとがデータ信号線SL1上で衝突することはない。
また、出力信号DQ1によってスイッチ回路ASW1が導通し、クロック信号SCKを取り込んで出力信号DSR1を出力する。出力信号DSR1はフリップフロップSRFF2のセット信号となり、フリップフロップSRFF2は出力信号Q1を出力する。出力信号Q1によってスイッチASW2が導通し、スイッチASW2はクロック信号SCKBを取り込んで出力信号SR1を出力する。また、出力信号Q1はタイミングパルスとしてバッファBuf1を介してスイッチV−ASW1を導通させる。これにより、データ信号線SL1にはビデオ信号VIDEOが供給され、データ信号線SL1および画素容量が所定の電圧に充電される。すなわち、ビデオ信号VIDEOのサンプリングが行われ、上記所定周期中の各データ信号線が順次サンプリングの期間となるサンプリング実効期間t1〜t7(書き込み実効期間)が開始される。
このときすでにスタートパルスSSPはLowになっているため、スイッチP−ASW1は非導通となっており、予備充電電位PVIDとビデオ信号VIDEOとがデータ信号線SL1上で衝突することはない。また、サンプリング実効期間内は、一括プリチャージ指示信号PCTLがLowレベルであるので、出力信号DSR1を反転したものがスイッチP−ASW2に入力される。したがって、Highレベルの出力信号DSR1によってスイッチP−ASW2が導通するので、ビデオ信号VIDEOがデータ信号線SL1に出力されると同時に、データ信号線SL2および画素容量が予備充電される。一方、出力信号SR1はフリップフロップSRFF1のリセット信号となるので、SRFF1の出力信号DQ1はLowになる。これにより、スイッチASW1は非導通になる。
このようにして、サンプリング実効期間t1〜t7には、データ信号線SLnの予備充電を行った後にデータ信号線SLnにビデオ信号VIDEOを供給し、このビデオ信号VIDEOの供給の間にデータ信号線SL(n+1)の予備充電を行うという動作を順次繰り返し、点順次でサンプリングが行われていく。この動作は、フリップフロップSRFFkとスイッチASWkとによって、タイミングパルスがシフトレジスタ中を後段のフリップフロップSRFFへ向けて順次転送されていく動作に準じている。図3に示すように、前後する各サンプリングの期間はクロック信号SCK・SCKBの半周期分ずつ重複している。この場合、各サンプリングの期間におけるタイミングパルスの立ち下がり時の画素容量およびデータ信号線の充電電位でサンプリング電位が決定される。
先に述べたサンプリング実効期間は、最終段のデータ信号線ドライバSLにおけるサンプリングが終了するまでの期間であり、この期間の間に行うサンプリングの期間中でないデータ信号線への予備充電は、タイミングパルスとは別の供給源から入力されるクロック信号SCK・SCKBがスイッチ回路ASWkによって取り込まれて出力され、制御端子(ゲートG’)が充電されてスイッチP−ASWn(n=k+1)が導通することにより行われる。サンプリング実効期間に常にこのような予備充電を行うようにするため、スイッチ回路ASWkの総数は、サンプリング実効期間に予備充電を行うデータ信号線SLの数に等しくなっている。
このように、データ信号線SLにビデオ信号VIDEOのサンプリングを行っている間に、別のデータ信号線SLの予備充電を行うことができる。また、このときに、サンプリングのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、スイッチV−ASWの制御信号回路とP−ASWの制御信号回路とが共用されることはない。これにより、予備充電に伴ってデータ信号線SLに流れる大きな電流が、スイッチP−ASWの容量性の制御端子(ゲートG’)を介して、そのときに書き込みを行っているデータ信号線SLのビデオ信号VIDEOの電位を揺動させてしまうことを回避することができる。また、クロック信号SCK・SCKBを取り込んで出力する各スイッチ回路ASWkはフリップフロップよりも簡単に構成することができるので、シフトレジスタ31aの回路規模は、従来のようにシフトレジスタを2倍にする場合よりもはるかに抑制される。
以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。
一方、サンプリング実効期間t1〜t7の後の、データ信号線SL1,SL2,…へのビデオ信号VIDEOの供給が停止されている期間t8〜t9には、一括プリチャージ指示信号PCTLがHighレベルであるので、スイッチP−ASWnには常にHighレベルが入力される。したがって、期間t8〜t9には常に、全てのデータ信号線SL1,SL2,…に対して一括予備充電が行われる。
以上のようにして、本実施形態のデータ信号線ドライバ31ではサンプリング実効期間t1〜t7には、順次、サンプリングの期間中でないデータ信号線SLnの1つを予備充電する一方、サンプリング実効期間でない期間t8〜t9には、全てのデータ信号線SLnを一括して同時に予備充電する。これにより、データ信号線SLnに対する予備充電を十分に行うことができる。また、データ信号線SLnに対するサンプリングが停止されている間にデータ信号線SLn信号供給線に供給すべき電荷量が少なくて済むため、比較的駆動能力の低い予備充電電源でもデータ信号線SLnを予備充電することができる。
なお、上記実施形態のデータ信号線ドライバ31ではNOR回路NOR1・NOR2・NOR3・…を用いたが、本発明においては、第1の予備充電制御信号および第2の予備充電制御信号の少なくとも一方が予備充電を指示しているときにデータ信号線SLnを予備充電するように予備充電回路を制御する手段が設けられていればよい。例えば、図5に示すように、NOR回路NOR1・NOR2・NOR3・…に代えて、第1の予備充電制御信号(スタートパルスSSPおよびセット信号DSR1・SR1・SR2・…)および第2の予備充電制御信号(一括プリチャージ指示信号PCTL)の一方を選択して出力するセレクタ回路SEL1・SEL2・SEL3・…(予備充電制御手段)を設け、サンプリング実効期間内には第1の予備充電制御信号が選択され、サンプリング実効期間外には第2の予備充電制御信号が選択されるようにしてもよい。
なお、特許文献4に対して、本実施の形態では、データ信号線の予備充電を行うための制御信号としてクロック信号を取り込み、予備充電電位をデータ信号線へ印加するためのスイッチへ入力するという全く新しい思想を導入している。
〔実施の形態2〕
本発明の他の実施の形態について、図4と、図6ないし図8とを用いて説明すれば、以下の通りである。なお、前記実施の形態1で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
本発明の他の実施の形態について、図4と、図6ないし図8とを用いて説明すれば、以下の通りである。なお、前記実施の形態1で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図3にこのようなデータ信号線ドライバ32の構成を示す。
データ信号線ドライバ32は、シフトレジスタ32aとサンプリング部(書き込み回路、予備充電回路)32bとを備えている。
シフトレジスタ32aは図1のシフトレジスタ31aと内部構成は同じであるが、予備充電用の信号の出力先が異なっている。フリップフロップSRFF1のセット信号となるスタートパルスSSPは、予備充電用の信号としては、NOR回路NOR2に入力される。また、出力信号DSR1はNOR回路NOR3に入力される。さらに、出力信号SR(k−1)(k=2,3,…)はNOR回路NORn(n=k+1)に入力される。
サンプリング部32bは、図1のサンプリング部31bからNOR回路NOR1およびスイッチP−ASW1を取り除いた構成である。また、図1のデータ信号線SL1はダミーのデータ信号線DSLに置き換えられ、図1のデータ信号線SL2・SL3・…が順に図6ではデータ信号線SL1・SL2・…に置き換えられている。また、データ信号線DSLに接続される画素はダミーの画素Pixm−D(m=1,2,…)に置き換えられ、データ信号線SL1・SL2・…に接続される画素はその分、水平方向にシフトされている。すなわち、本実施の形態のデータ信号線ドライバ32は、ダミーのデータ信号線および画素を備えた表示装置のドライバ回路として好適に用いられる。
図7は、上記構成のデータ信号線ドライバ32の動作を示すタイミングチャートである。信号伝達の原理は図1の場合と同じであるので詳細な説明は省略する。特徴的なことは、例えば、スタートパルスSSPによってスイッチP−ASW2が導通することにより、データ信号線SL1が予備充電された後、クロック信号SCK・SCKBの半周期だけ時間が経過してからデータ信号線SL1へのサンプリングが行われるといったように、同じデータ信号線SLへの予備充電の終了時とサンプリングの開始時とがクロック信号SCK・SCKBの半周期分だけずれていることである。
これにより、実施の形態1で述べた効果に加えて、予備充電電位PVIDとビデオ信号VIDEOとの衝突を確実に回避することができ、それだけ高品位の表示を得ることができるという効果がある。なお、上述したダミーの画素は、通常、ブラックマトリクスと呼ばれる遮光体の下に設けられるため、その画素の表示は画面には現れない。従って、ダミーの画素およびデータ信号線への予備充電を行う必要はない。
本実施形態のデータ信号線ドライバ32において、データ信号線SLnへの映像信号の供給を停止した時(「1H(スキャン停止)」)とデータ信号線SLnへ映像信号を供給している時(「1H」)における各信号のタイミングチャートおよびデータ信号線SLnの電位は、実施の形態1のデータ信号線ドライバ31とは予備充電用の信号の出力先が異なっており、図4とは異なるが、同様に考えることができるため、省略する。
なお、上記実施形態のデータ信号線ドライバ32において、図8に示すように、NOR回路NOR2・NOR3・…に代えて、第1の予備充電制御信号(スタートパルスSSPおよびセット信号DSR1・SR1・SR2・…)および第2の予備充電制御信号(一括プリチャージ指示信号PCTL)の一方を選択して出力するセレクタ回路SEL2・SEL3・…を設け、サンプリング実効期間内には第1の予備充電制御信号が選択され、サンプリング実効期間外には第2の予備充電制御信号が選択されるようにしてもよい。
〔実施の形態3〕
本発明のさらに他の実施の形態について、図4と、図9ないし図14とを用いて説明すれば、以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
本発明のさらに他の実施の形態について、図4と、図9ないし図14とを用いて説明すれば、以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図9にこのようなデータ信号線ドライバ33の構成を示す。
データ信号線ドライバ33は、シフトレジスタ33aとサンプリング部(書き込み回路、予備充電回路)33bとを備えている。
シフトレジスタ33aは、図1のフリップフロップSRFFk(k=1,2,…)と、レベルシフト回路LSD0・LSD1・LS1・LS2・…とを備えている。レベルシフト回路LSD1・LS1・LS2・…は順に、図1のスイッチ回路ASW1・ASW2・ASW3・…を置き換えたものとなっている。レベルシフト回路LSD1・LS1・LS2・…のそれぞれは互いに同じ構成であり、フリップフロップのHighのQ出力が入力されるとクロック信号SCK・SCKBを取り込み、これらを用いてレベルシフトを行う。レベルシフト回路LSD1・LS2・LS4・…はクロック信号SCKの波形のレベルシフトを行い、レベルシフト回路LSD0・LS1・LS3・…はクロック信号SCKBの波形のレベルシフトを行う。そして、レベルシフト回路LSD1・LS1・LS2・…のそれぞれは、レベルシフトの結果として、順に出力信号DLS1・LS1・LS2・…(予備充電制御信号)を出力する。これらの出力信号はそれぞれ次段のフリップフロップのセット信号となる。
また、レベルシフト回路LSD0は、初段のフリップフロップに入力されるスタートパルスSSPのレベルシフトを行うために、スタートパルスSSP・SSPBが入力されるレベルシフト回路である。スタートパルスSSPBはスタートパルスSSPの反転信号である。レベルシフト回路LSD0は、スタートパルスSSPのレベルシフトを行って出力信号DLS0として出力する。
すなわち、本実施の形態のデータ信号線ドライバ33は、外部から入力されるクロック信号SCK・SCKBやスタートパルス信号SSPといった信号の電圧レベルが低い場合の表示装置のドライバ回路として好適に用いられるものである。
サンプリング部33bは図1のサンプリング部31bと内部構成は同じである。シフトレジスタ33aの出力信号DLS0・DLS1・LS1・LS2・…は順に、NOR回路NOR1・NOR2・NOR3・NOR4・…の入力信号となる。
また、データ信号線SLn(n=1,2,…)、走査信号線SLm(m=1,2,…)、および画素Pixm−n(m=1,2,…、n=1,2,…)は図1と同じである。
ここで、レベルシフト回路LSD0・LSD1・LS1・LS2・…として使用可能なレベルシフト回路の一例について、図10に基づいて以下に説明する。図10は、レベルシフト回路の一例の構成を示す回路図である。
レベルシフト回路は、外部から入力される制御信号ENがHighになると、外部からクロック信号SCK・SCKBを取り込み、クロック信号SCKをレベルシフトした信号を出力信号OUTとして出力するものである。制御信号ENは、図9におけるフリップフロップのQ出力に相当する。また、出力信号OUTは、図9における出力信号DLS1・LS1・LS2・…に相当する。
ただし、レベルシフト回路がレベルシフト回路LSD0である場合には、クロック信号SCK・SCKBに代えてスタートパルスSSP・SSPBを取り込み、クロック信号SSPをレベルシフトした信号を出力信号OUTとして出力する。
図10のレベルシフト回路は、外部からの制御信号ENに応じて動作を制御され、制御信号ENがHighの場合に動作を開始する。また、本レベルシフト回路は、制御信号ENがLowの場合には常に、出力信号OUTとしてLowを出力するようになっている。
図10の記号及び図11のタイミングチャートを用いて、上記レベルシフト回路の動作を以下に説明する。図11は、上記レベルシフト回路における入力信号、ノードの信号、および出力信号の波形を示すタイミングチャートである。
今、図11のタイミングチャートが示すように制御信号ENがHighであり、クロック信号CKがHighになると、制御信号ENに応じて、pchトランジスタp3・p4が閉じ、nchトランジスタn1・n2が開く。このとき、pchトランジスタp1・p2およびnchトランジスタn3・n4により、ノードaには、クロック信号CKがHighのときには、pchトランジスタp2を介してHighの信号が入力され、ノードaはHighとなる。次に、クロック信号CKがLowとなると、ノードaにはnchトランジスタn4を介してLowの信号が入力され、ノードaはLowとなる。ノードaのそれぞれの状態(HighまたはLow)は、インバータ回路INV1・INV2によってレベルシフト回路の出力端に伝達され、出力信号OUTとして出力される。この信号は、レベルシフトされたクロック信号CKとなって出力端に現れる。
次に、制御信号ENがLowとなると、pchトランジスタp3・p4が開く一方、nchトランジスタn1・n2が閉じる。このとき、pchトランジスタp1・p2のゲートには、電源VCCから電源電圧VCCが、pchトランジスタp3・p4を介して入力される。これにより、pchトランジスタp1・p2は閉じ、電源VCCから流れる電流のパスがなくなる。また、nchトランジスタn3のゲートには、pchトランジスタp1・p2のゲートと同様に、電源電圧VCCが与えられるので、nchトランジスタn3が開き、ノードaはLowとなる。これによって、上記レベルシフト回路の出力信号OUTはLowとなる。したがって、クロック信号CKが電源電圧VCCより低い電位の振幅で入力されても、上記レベルシフト回路の出力信号OUTはLowとして得られる。また、制御信号ENがLowの場合には、電源VCCよりの電流の流れるパスがなくなるため、必要外の電力消費を抑えることが可能となる。
また、動作の説明はしないが、図12の構成を備えるレベルシフト回路であっても図10のレベルシフト回路と同様の効果が得られる。なお、図12は、レベルシフト回路の他の一例の構成を示す回路図である。
次に、上記の構成のデータ信号線ドライバ33の動作を、図13に示すタイミングチャートを用いて説明する。
ある走査信号線GLmが選択されている1期間について述べる。走査信号線GLmが選択されているので、データ信号線SLへの予備充電では、データ信号線SLとそれに接続されて選択されている画素との両方を充電する。スタートパルスSSP・SSPBが入力されると、レベルシフト回路LSD0がこれのレベルシフトを行って出力信号DLS0を出力する。すると、フリップフロップSRFF1から出力信号DQ1が出力されるとともに、スタートパルスSSPはNOR回路NOR1に入力される。サンプリング実効期間(後述)内は、一括プリチャージ指示信号PCTLがLowレベルであるので、スタートパルスSSPを反転したものがスイッチP−ASW1に入力される。これによりスイッチP−ASW1はスタートパルスSSPの入力時(スタートパルスSSPがHighレベルの時)に導通し、予備充電電位PVIDがデータ信号線SL1に印加される。これにより、データ信号線SL1と、選択されている画素の容量とが予備充電される。このとき、スイッチV−ASW1は非導通であるので、予備充電電位PVIDとビデオ信号VIDEOとがデータ信号線SL1上で衝突することはない。
また、出力信号DQ1が入力されることによってレベルシフト回路LSD1はクロック信号SCK・SCKBを取り込んでクロック信号SCKのレベルシフトを行い出力信号DLS1を出力する。出力信号DLS1はフリップフロップSRFF2のセット信号となり、フリップフロップSRFF2は出力信号Q1を出力する。出力信号Q1が入力されることによってレベルシフト回路LS1はクロック信号SCKB・SCKを取り込んでクロック信号SCKBのレベルシフトを行い出力信号LS1を出力する。また、出力信号Q1はタイミングパルスとしてバッファBuf1を介してスイッチV−ASW1を導通させる。これにより、データ信号線SL1にはビデオ信号VIDEOが供給され、データ信号線SL1および画素容量が所定の電圧に充電される。すなわち、ビデオ信号VIDEOのサンプリングが行われ、上記所定周期中の各データ信号線が順次サンプリングの期間となるサンプリング実効期間(書き込み実効期間)が開始される。
このときすでにスタートパルスSSPおよび出力信号DLS0はLowになっているため、スイッチP−ASW1は非導通となっており、予備充電電位PVIDとビデオ信号VIDEOとがデータ信号線SL1上で衝突することはない。また、出力信号DLS1によってスイッチP−ASW2が導通するので、ビデオ信号VIDEOがデータ信号線SL1に出力されると同時に、データ信号線SL2および画素容量が予備充電される。一方、出力信号LS1はフリップフロップSRFF1のリセット信号となるので、SRFF1の出力信号DQ1はLowになる。これにより、レベルシフト回路LSD1はレベルシフト動作を停止する。
なお、シフトレジスタを構成するフリップフロップとして互いに縦続接続されるDフリップフロップを用いたとすれば、上記のようにレベルシフト回路の動作の実行および停止を制御するためには、各段のDフリップフロップの入力信号と出力信号との両方を用いなければならない。これに対して本実施の形態におけるシフトレジスタ33aにはセット・リセットフリップフロップを用いているので、レベルシフト回路の動作の実行および停止を制御するためには、前段のフリップフロップの出力信号のみを用いればよいので、構成が簡略化される。
このようにして、データ信号線SLnの予備充電を行った後にデータ信号線SLnにビデオ信号VIDEOを供給し、このビデオ信号VIDEOの供給の間にデータ信号線SL(n+1)の予備充電を行うという動作を順次繰り返し、点順次でサンプリングが行われていく。この動作は、フリップフロップSRFFkと各レベルシフト回路とによって、タイミングパルスがシフトレジスタ中を後段へ向けて順次転送されていく動作に準じている。図13に示すように、前後する各サンプリングの期間はクロック信号SCK・SCKBの半周期分ずつ重複している。この場合、各サンプリングの期間におけるタイミングパルスの立ち下がり時の画素容量およびデータ信号線SLの充電電位でサンプリング電位が決定される。
先に述べたサンプリング実効期間は、最終段のデータ信号線ドライバSLにおけるサンプリングが終了するまでの期間であり、この期間の間に行うサンプリングの期間中でないデータ信号線SLへの予備充電は、タイミングパルスとは別の供給源から入力されるクロック信号SCK・SCKBがレベルシフト回路LSD1・LS1・LS2・…によって取り込まれて出力され、制御端子(ゲートG’)が充電されてスイッチP−ASWnが導通することにより行われる。サンプリング実効期間に常にこのような予備充電を行うようにするため、レベルシフト回路LSD1・LS1・LS2・…の総数は、サンプリング実効期間に予備充電を行うデータ信号線SLの数に等しくなっている。サンプリング実効期間外に行う予備充電(例えばデータ信号線SL1への予備充電)については、必ずしもこのようなレベルシフト回路を用いなくてよい。
このように、データ信号線SLにビデオ信号VIDEOのサンプリングを行っている間に、別のデータ信号線SLの予備充電を行うことができる。また、このときに、サンプリングのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、スイッチV−ASWの制御信号回路とP−ASWの制御信号回路とが共用されることはない。これにより、予備充電に伴ってデータ信号線SLに流れる大きな電流が、スイッチP−ASWの容量性の制御端子(ゲートG’)を介して、そのときに書き込みを行っているデータ信号線SLのビデオ信号VIDEOの電位を揺動させてしまうことを回避することができる。また、クロック信号SCK・SCKBを取り込んでレベルシフトを行って出力する各レベルシフト回路LSD1・LS1・LS2・…、およびレベルシフト回路LSD0はフリップフロップよりも簡単に構成することができるので、シフトレジスタ33aの回路規模は、従来のようにシフトレジスタを2倍にする場合よりもはるかに抑制される。
以上により、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの回路規模を抑制しながら、他の信号供給線に供給される信号の揺動を回避することのできる表示装置のドライバ回路を提供することができる。
また、レベルシフト回路に入力されるクロック信号は低電圧信号でよいことから分かるように、レベルシフト回路は低電圧インタフェースとしての機能を備えており、クロック信号を発生する外部回路の低消費電力化を図ることができる。
本実施形態のデータ信号線ドライバ33において、データ信号線SLnへの映像信号の供給を停止した時(「1H(スキャン停止)」)とデータ信号線SLnへ映像信号を供給している時(「1H」)における各信号のタイミングチャートおよびデータ信号線SLnの電位は、実施の形態1のデータ信号線ドライバ31とは異なっており、図4とは異なるが、同様に考えることができるため、省略する。
なお、上記実施形態のデータ信号線ドライバ33において、図14に示すように、NOR回路NOR1・NOR2・NOR3・…に代えて、第1の予備充電制御信号(信号DLS0・DLS1・LS1・LS2・…)および第2の予備充電制御信号(一括プリチャージ指示信号PCTL)の一方を選択して出力するセレクタ回路SEL1・SEL2・SEL3・…を設け、サンプリング実効期間内には第1の予備充電制御信号が選択され、サンプリング実効期間外には第2の予備充電制御信号が選択されるようにしてもよい。
なお、特許文献5および特許文献6に対して、本実施の形態では、データ信号線の予備充電を行うための制御信号を、クロック信号のレベルシフトを行って生成し、予備充電電位をデータ信号線へ印加するためのスイッチへ入力するようにするという全く新しい思想を導入している。
〔実施の形態4〕
本発明のさらに他の実施の形態について、図15ないし図17を用いて説明すれば、以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
本発明のさらに他の実施の形態について、図15ないし図17を用いて説明すれば、以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
データ信号線ドライバ34は、シフトレジスタ34aとサンプリング部34bとを備えている。
シフトレジスタ34aは、図9のシフトレジスタ33aと内部構成は同じであるが、予備充電用の信号の出力先が異なっている。フリップフロップSRFF1のセット信号となる出力信号DLS0は、予備充電用の信号としては、スイッチP−ASW2に入力される。また、出力信号DLS1はスイッチP−ASW3に入力される。さらに、出力信号LS1・LS2・…はスイッチP−ASW4・P−ASW5・…に入力される。
サンプリング部34bは、図9のサンプリング部33bからスイッチP−ASW1を取り除いた構成である。また、図9のデータ信号線SL1はダミーのデータ信号線DSLに置き換えられ、図9のデータ信号線SL2・SL3・…が順に図15ではデータ信号線SL1・SL2・…に置き換えられている。また、データ信号線DSLに接続される画素はダミーの画素Pixm−D(m=1,2,…)に置き換えられ、データ信号線SL1・SL2・…に接続される画素はその分、水平方向にシフトされている。すなわち、本実施の形態のデータ信号線ドライバ34は、ダミーのデータ信号線および画素を備えた表示装置のドライバ回路として好適に用いられる。
図16は、上記構成のデータ信号線ドライバ34の動作を示すタイミングチャートである。信号伝達の原理は図9の場合と同じであるので詳細な説明は省略する。特徴的なことは、例えば、スタートパルスSSP、従って出力信号DLS0によってスイッチP−ASW2が導通することにより、データ信号線SL1が予備充電された後、クロック信号SCK・SCKBの半周期だけ時間が経過してからデータ信号線SL1へのサンプリングが行われるといったように、同じデータ信号線SLへの予備充電の終了時とサンプリングの開始時とがクロック信号SCK・SCKBの半周期だけずれていることである。
これにより、実施の形態3で述べた効果に加えて、予備充電電位PVIDとビデオ信号VIDEOとの衝突を確実に回避することができ、それだけ高品位の表示を得ることができるという効果がある。なお、上述したダミーの画素は、通常、ブラックマトリクスと呼ばれる遮光体の下に設けられるため、その画素の表示は画面には現れない。従って、ダミーの画素およびデータ信号線への予備充電を行う必要はない。
本実施形態のデータ信号線ドライバ34において、データ信号線SLnへの映像信号の供給を停止した時(「1H(スキャン停止)」)とデータ信号線SLnへ映像信号を供給している時(「1H」)における各信号のタイミングチャートおよびデータ信号線SLnの電位は、実施の形態1のデータ信号線ドライバ31とは異なっており、図4とは異なるが、同様に考えることができるため、省略する。
なお、上記実施形態のデータ信号線ドライバ34において、図17に示すように、NOR回路NOR2・NOR3・…に代えて、第1の予備充電制御信号(信号DLS1・LS1・LS2・…)および第2の予備充電制御信号(一括プリチャージ指示信号PCTL)の一方を選択して出力するセレクタ回路SEL2・SEL3・…を設け、サンプリング実効期間内には第1の予備充電制御信号が選択され、サンプリング実効期間外には第2の予備充電制御信号が選択されるようにしてもよい。
〔実施の形態5〕
本発明のさらに他の実施の形態について、図18を用いて説明すれば、以下の通りである。なお、前記実施の形態1ないし4で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
本発明のさらに他の実施の形態について、図18を用いて説明すれば、以下の通りである。なお、前記実施の形態1ないし4で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
図18に本実施の形態の表示装置である液晶表示装置1の構成を示す。
液晶表示装置1は画素の点順次かつ交流駆動を行うアクティブマトリクス型の液晶表示装置であり、マトリクス状に配された画素Pixを有する表示部2と、各画素Pixを駆動するデータ信号線ドライバ3および走査信号線ドライバ4と、制御回路5と、データ信号線SL…および走査信号線GL…とを備えている。制御回路5が各画素Pixの表示状態を示すビデオ信号VIDEOを生成すると、このビデオ信号VIDEOに基づいて画像を表示することができる。
ここで、表示部2は実施の形態1ないし4で述べた画素Pixm−n(m=1,2,…、n=1,2,…)およびダミーの画素と同じものである。データ信号線ドライバ3には、実施の形態1ないし4で述べたデータ信号線ドライバ31〜34のいずれかを用いている。データ信号線ドライバ3のシフトレジスタ3aおよびサンプリング部(書き込み回路、予備充電回路)3bは、実施の形態1ないし4で述べたシフトレジスタ31a〜34aおよびサンプリング部31b〜34bに相当する。
また、走査信号線ドライバ4は、実施の形態1ないし4で述べた走査信号線GLnを線順次に駆動してそれぞれに接続された画素のMOSFET(TFT)を選択する回路である。また、走査信号線ドライバ4は走査信号線GLの選択を線順次で行うタイミング信号を転送するためのシフトレジスタ4aを備えている。
上記表示部2、データ信号線ドライバ3、および走査信号線ドライバ4は、製造時の手間と、配線容量とを削減するために、同一基板上に設けられている。また、より多くの画素Pixを集積し、表示面積を拡大するために、上記表示部2、データ信号線ドライバ3、および走査信号線ドライバ4は、ガラス基板上に形成された多結晶シリコン薄膜トランジスタから構成されている。さらに、通常のガラス基板(歪み点が600度以下のガラス基板)を用いても、歪み点以上のプロセスに起因するソリやタワミが発生しないように、上記多結晶薄膜シリコントランジスタは、600度以下のプロセス温度で製造される。
また、制御回路5は、クロック信号SCK・SCKB、スタートパルスSSP、予備充電電位PVID、およびビデオ信号VIDEOを生成してデータ信号線ドライバ3へ向けて出力する。さらに制御回路5は、クロック信号GCK、スタートパルスGSP、および信号GPSを生成して走査信号線ドライバ4へ向けて出力する。
上記の構成により、液晶表示装置1では実施の形態1ないし5で述べた効果が得られ、高い表示品位で表示を行うことができる。
また、本発明の表示装置は液晶表示装置に限らず、有機EL表示装置などでもよく、配線容量を充電する必要のある表示装置であればどのようなものでもよい。
〔実施の形態6〕
本発明のさらに他の実施の形態について、図19ないし図24に基づいて説明すれば、以下の通りである。なお、前記実施の形態1ないし6で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
本発明のさらに他の実施の形態について、図19ないし図24に基づいて説明すれば、以下の通りである。なお、前記実施の形態1ないし6で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
前記実施の形態1ないし4の表示装置のドライバ回路は、複数のデータ信号線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路示している。例えば、実施の形態1の表示装置のドライバ回路をみると、サンプリング用のスイッチV−ASWの導通・非導通を制御するシフトレジスタの出力Qと、シフトレジスタを構成するフリップフロップSRFFの次段へのセット信号および予備充電用のスイッチP−ASWの導通・非導通を制御する信号SRが、それぞれ1系統のスイッチに関連する事例について説明してきたが、図19に示すようにサンプリングがRGB信号の3系統のものにも本発明は適用可能である。図19に示す構成においても、図20に示すようにNOR回路に代えてセレクタ回路を用いてもよい。また、実施の形態4の表示装置のドライバ回路についても、図21に示すようにサンプリングがRGB信号の3系統のものに適用可能である。図21に示す構成においても、図22に示すようにNOR回路に代えてセレクタ回路を用いてもよい。
また、図23に示すようにビデオ信号を複数系統に相展開して、ビデオ信号のサンプリング周期を遅くするようなものにも本発明は適用可能である。なお、図23に示す構成においても、図24に示すようにNOR回路に代えてセレクタ回路を用いてもよい。
なお、図23および図24では、図面を簡略化して作成しているため、予備充電用のスイッチおよび本サンプリング用のスイッチを図19とは異なる記号で示しているが、実際には図25に示すように図19と同じものを用いていると考えてよい。同様に、図23および図24では、本サンプリング用アナログスイッチを駆動するためのバッファ群も図19とは異なる記号で示しているが、図26に示すように図19と同じものを用いていると考えてよい。同様に、、図23および図24におけるシフトレジスタも図19とは異なるものではなく、実際には図19と同じような構成であると考えてよい。但し、バッファ群は、予備充電およびサンプリングの系統数に対して十分な駆動能力のものとする必要がある。
ここで、図19〜図24のように、信号供給線のi(iは2以上の整数)本を1単位としてサンプリングをi系統にする場合には、フリップフロップからのタイミングパルスにより、サンプリング用のスイッチを単位内で同時にかつ各単位毎で順次に導通させるとともに、スイッチ回路を単位の数に対応して備え、予備充電用のスイッチを単位内で同時にかつ各単位毎で順次に導通させている。基本的な動作は1系統の場合と同様であるが、サンプリング用のスイッチおよび予備充電用のスイッチを複数個同時に導通させていることが異なる点である。
さらに、本発明は、図19〜図24に限定されることはなく、実施の形態1ないし4の表示装置のドライバ回路において、図19〜図24のように予備充電およびサンプリングの系統数を複数にしたものを適用することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明のドライバ回路は、液晶表示装置や有機EL表示装置などの表示装置のドライバ回路、特にデータ信号線のドライバ回路として好適に利用できる。
1 液晶表示装置(表示装置)
3 データ信号線ドライバ(表示装置のドライバ回路)
3a シフトレジスタ
3b サンプリング部(書き込み回路、予備充電回路)
4 走査信号線ドライバ
4a シフトレジスタ
31〜35
データ信号線ドライバ(表示装置のドライバ回路)
31a〜35a
シフトレジスタ
31b〜35b
サンプリング部(書き込み回路、予備充電回路)
ASW スイッチ回路(制御信号供給回路)
V−ASW スイッチ(第1スイッチ)
P−ASW スイッチ(第2スイッチ)
NOR NOR回路(予備充電制御手段)
SEL セレクタ回路(予備充電制御手段)
SRFF フリップフロップ(セット・リセットフリップフロップ)
GL 走査信号線(信号供給線)
SL データ信号線(信号供給線)
Pix 画素
G ゲート(第1制御端子)
G’ ゲート(第2制御端子)
SCK、SCKB
クロック信号(第1の予備充電制御信号)
LSn レベルシフトしたクロック信号(第1の予備充電制御信号)
PCTL 一括プリチャージ指示信号(第2の予備充電制御信号)
VIDEO
ビデオ信号(書き込み信号)
Q1、Q2、…
出力信号(タイミングパルス)
3 データ信号線ドライバ(表示装置のドライバ回路)
3a シフトレジスタ
3b サンプリング部(書き込み回路、予備充電回路)
4 走査信号線ドライバ
4a シフトレジスタ
31〜35
データ信号線ドライバ(表示装置のドライバ回路)
31a〜35a
シフトレジスタ
31b〜35b
サンプリング部(書き込み回路、予備充電回路)
ASW スイッチ回路(制御信号供給回路)
V−ASW スイッチ(第1スイッチ)
P−ASW スイッチ(第2スイッチ)
NOR NOR回路(予備充電制御手段)
SEL セレクタ回路(予備充電制御手段)
SRFF フリップフロップ(セット・リセットフリップフロップ)
GL 走査信号線(信号供給線)
SL データ信号線(信号供給線)
Pix 画素
G ゲート(第1制御端子)
G’ ゲート(第2制御端子)
SCK、SCKB
クロック信号(第1の予備充電制御信号)
LSn レベルシフトしたクロック信号(第1の予備充電制御信号)
PCTL 一括プリチャージ指示信号(第2の予備充電制御信号)
VIDEO
ビデオ信号(書き込み信号)
Q1、Q2、…
出力信号(タイミングパルス)
Claims (7)
- 複数の信号供給線が設けられた表示装置のためのドライバ回路であって、
各上記信号供給線に対する書き込み信号の書き込みを信号供給線1本ずつまたは複数本ずつ順次行う書き込み回路と、
各上記信号供給線への予備充電を行う予備充電回路とを備えるドライバ回路において、
上記予備充電回路は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対して予備充電を行うと共に、どの信号供給線に対しても上記書き込み回路による書き込み信号の書き込みが行われていないときに、各信号供給線に対して同時に予備充電を行うようになっていることを特徴とするドライバ回路。 - 第1の予備充電制御信号および第2の予備充電制御信号の少なくとも一方が予備充電を指示しているときに上記予備充電回路に予備充電を行わせる予備充電制御手段をさらに備え、
第1の予備充電制御信号は、一部の信号供給線に対して上記書き込み回路による書き込み信号の書き込みが行われている間に、他の信号供給線に対する予備充電を指示するものであり、
上記第2の予備充電制御信号は、各信号供給線に対して同時に予備充電を行うよう指示するものであることを特徴とする請求項1記載のドライバ回路。 - 上記書き込みのタイミングパルスを上記第1スイッチへ向けて出力するフリップフロップを、上記タイミングパルスを順次転送して上記書き込みが所定周期で行われるように複数段備えたシフトレジスタをさらに備え、
上記書き込み回路は、容量性の第1制御端子の充電電圧に応じて導通と非導通とが切り換わる第1スイッチを上記複数の信号供給線のそれぞれに対して備え、各上記信号供給線に対する書き込み信号の書き込みを各上記第1スイッチの導通により行うものであり、
上記予備充電回路は、容量性の第2制御端子の充電電圧に応じて導通と非導通とが切り換わる第2スイッチを上記信号供給線のそれぞれに対して備え、各上記信号供給線への予備充電を各上記第2スイッチの導通により行うものであり、
上記シフトレジスタは、第1の予備充電制御信号を出力する制御信号供給回路を備え、
上記フリップフロップは、上記タイミングパルスを上記第1スイッチの第1制御端子へ向けて出力するものであり、
上記予備充電制御手段は、第2スイッチを制御する制御信号を上記第2スイッチの第2制御端子へ向けて出力するものであり、
上記制御信号供給回路は、上記タイミングパルスを上記第1制御端子へ送る第1信号線と分離した第2信号線を通して、第1の予備充電制御信号を上記予備充電制御手段に出力するものであることを特徴とする請求項2記載のドライバ回路。 - 上記制御信号供給回路は、
上記所定周期中で各上記信号供給線が上記書き込みの期間となる書き込み実効期間に、転送される上記タイミングパルスが上記フリップフロップから入力されると、上記タイミングパルスとは別の供給源から入力されるクロック信号を取り込んで、該クロック信号に同期した第1の予備充電制御信号を、上記書き込みの期間中でない所定の上記信号供給線に対応する上記第2制御端子へ向けて出力して該第2スイッチを導通させるものであり、
上記書き込み実効期間に上記予備充電を行う上記信号供給線に対応するように複数個備えられている請求項3記載のドライバ回路。 - 上記フリップフロップは、セット・リセットフリップフロップであり、
各上記制御信号供給回路は、上記クロック信号を上記第1の予備充電制御信号として出力するスイッチ回路であり、
各上記スイッチ回路は、取り込んだ上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、
各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする請求項4記載のドライバ回路。 - 上記フリップフロップは、セット・リセットフリップフロップであり、
上記制御信号供給回路は、取り込んだ上記クロック信号をレベルシフトし、取り込んでレベルシフトした上記クロック信号を上記第1の予備充電制御信号として出力するレベルシフト回路であり、
各上記レベルシフト回路は、取り込んでレベルシフトを行った上記クロック信号を、上記タイミングパルスを出力した上記セット・リセットフリップフロップの次段の上記セット・リセットフリップフロップに転送されるセット信号としても出力し、
各上記セット・リセットフリップフロップは、入力される上記セット信号を、より前段の所定の上記セット・リセットフリップフロップのリセット信号とする請求項4記載のドライバ回路。 - 複数の画素と、上記画素に対応して設けられる複数の信号供給線としてのデータ信号線および複数の信号供給線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線および上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備えた表示装置において、
上記データ信号線ドライバを請求項1ないし6のいずれかに記載の表示装置のドライバ回路とすることを特徴とする表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004034045A JP2005227390A (ja) | 2004-02-10 | 2004-02-10 | 表示装置のドライバ回路および表示装置 |
KR1020050009040A KR100742668B1 (ko) | 2004-02-10 | 2005-02-01 | 표시장치의 드라이버 회로 및 표시장치 |
TW094103470A TWI267810B (en) | 2004-02-10 | 2005-02-03 | Driver circuit for display device and display device |
CNB2005100081739A CN100370510C (zh) | 2004-02-10 | 2005-02-06 | 显示装置的驱动器电路和显示装置 |
US11/052,789 US8098224B2 (en) | 2004-02-10 | 2005-02-09 | Driver circuit for display device and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004034045A JP2005227390A (ja) | 2004-02-10 | 2004-02-10 | 表示装置のドライバ回路および表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005227390A true JP2005227390A (ja) | 2005-08-25 |
Family
ID=34824282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004034045A Pending JP2005227390A (ja) | 2004-02-10 | 2004-02-10 | 表示装置のドライバ回路および表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8098224B2 (ja) |
JP (1) | JP2005227390A (ja) |
KR (1) | KR100742668B1 (ja) |
CN (1) | CN100370510C (ja) |
TW (1) | TWI267810B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102750986B (zh) * | 2005-07-15 | 2015-02-11 | 夏普株式会社 | 信号输出电路、移位寄存器、输出信号生成方法、显示装置驱动电路和显示装置 |
CN101059941B (zh) * | 2006-04-17 | 2010-08-18 | 乐金显示有限公司 | 显示装置及其驱动方法 |
CN101847444B (zh) * | 2007-12-12 | 2012-10-03 | 友达光电股份有限公司 | 移位寄存器 |
CN103000119B (zh) * | 2012-12-12 | 2015-04-08 | 京东方科技集团股份有限公司 | 显示驱动电路、显示驱动方法、阵列基板及显示装置 |
US9065431B2 (en) * | 2013-04-11 | 2015-06-23 | The Regent Of The University Of Michigan | Static signal value storage circuitry using a single clock signal |
CN104064144B (zh) * | 2014-06-13 | 2016-03-09 | 北京京东方视讯科技有限公司 | 一种显示面板的显示控制电路、显示装置及显示控制方法 |
CN108604855B (zh) * | 2016-07-13 | 2020-07-03 | 富士电机株式会社 | 功率模块 |
KR20180057101A (ko) * | 2016-11-21 | 2018-05-30 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 이용한 표시패널 |
CN106847202B (zh) * | 2016-12-06 | 2020-04-24 | 昆山龙腾光电股份有限公司 | 信号处理电路、显示装置及其控制方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641384A (en) * | 1986-02-14 | 1987-02-10 | Maddak, Inc. | Battery operated eyewash system |
JP3001014B2 (ja) * | 1991-03-13 | 2000-01-17 | 富士通株式会社 | バイアス電圧発生回路 |
JP3277382B2 (ja) * | 1992-01-31 | 2002-04-22 | ソニー株式会社 | 固定重複パタン除去機能付水平走査回路 |
JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
JP3246194B2 (ja) | 1994-06-10 | 2002-01-15 | ソニー株式会社 | アクティブマトリクス型液晶表示装置 |
JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
JP3520756B2 (ja) | 1998-02-03 | 2004-04-19 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
JPH11272226A (ja) | 1998-03-24 | 1999-10-08 | Sharp Corp | データ信号線駆動回路及び画像表示装置 |
JP2000020028A (ja) | 1998-06-30 | 2000-01-21 | Matsushita Electric Ind Co Ltd | アクティブマトリクス表示装置 |
TW530287B (en) * | 1998-09-03 | 2003-05-01 | Samsung Electronics Co Ltd | Display device, and apparatus and method for driving display device |
KR100317823B1 (ko) | 1998-09-24 | 2001-12-24 | 니시무로 타이죠 | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 |
JP2000206491A (ja) | 1999-01-11 | 2000-07-28 | Sony Corp | 液晶表示装置 |
JP3705985B2 (ja) | 1999-05-28 | 2005-10-12 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
JP2001051252A (ja) | 1999-08-06 | 2001-02-23 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法 |
TW538400B (en) * | 1999-11-01 | 2003-06-21 | Sharp Kk | Shift register and image display device |
JP3632840B2 (ja) * | 2000-02-28 | 2005-03-23 | シャープ株式会社 | プリチャージ回路およびそれを用いた画像表示装置 |
JP3797174B2 (ja) * | 2000-09-29 | 2006-07-12 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
JP3685029B2 (ja) * | 2000-10-04 | 2005-08-17 | セイコーエプソン株式会社 | 液晶表示装置、画像信号補正回路、液晶表示装置の駆動方法、および画像信号補正方法、ならびに電子機器 |
JP2002287710A (ja) * | 2001-03-28 | 2002-10-04 | Sony Corp | 液晶表示装置、カメラシステムおよび携帯端末装置 |
JP2003050568A (ja) | 2001-08-07 | 2003-02-21 | Sharp Corp | マトリクス型画像表示装置 |
JP4188603B2 (ja) * | 2002-01-16 | 2008-11-26 | 株式会社日立製作所 | 液晶表示装置およびその駆動方法 |
JP4391128B2 (ja) * | 2002-05-30 | 2009-12-24 | シャープ株式会社 | 表示装置のドライバ回路およびシフトレジスタならびに表示装置 |
US6989791B2 (en) | 2002-07-19 | 2006-01-24 | The Boeing Company | Antenna-integrated printed wiring board assembly for a phased array antenna system |
US6876233B1 (en) * | 2003-02-15 | 2005-04-05 | Medtronics, Inc. | DC cancellation apparatus and method |
-
2004
- 2004-02-10 JP JP2004034045A patent/JP2005227390A/ja active Pending
-
2005
- 2005-02-01 KR KR1020050009040A patent/KR100742668B1/ko not_active IP Right Cessation
- 2005-02-03 TW TW094103470A patent/TWI267810B/zh not_active IP Right Cessation
- 2005-02-06 CN CNB2005100081739A patent/CN100370510C/zh not_active Expired - Fee Related
- 2005-02-09 US US11/052,789 patent/US8098224B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200540757A (en) | 2005-12-16 |
KR20060042919A (ko) | 2006-05-15 |
KR100742668B1 (ko) | 2007-07-25 |
US8098224B2 (en) | 2012-01-17 |
CN100370510C (zh) | 2008-02-20 |
CN1655223A (zh) | 2005-08-17 |
TWI267810B (en) | 2006-12-01 |
US20050174865A1 (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4391128B2 (ja) | 表示装置のドライバ回路およびシフトレジスタならびに表示装置 | |
JP4503456B2 (ja) | 表示装置のドライバ回路及び表示装置 | |
KR101547565B1 (ko) | 표시 장치 및 이의 구동 방법 | |
JP4782191B2 (ja) | 表示装置およびその駆動方法 | |
JP4753948B2 (ja) | 液晶表示装置およびその駆動方法 | |
KR101096693B1 (ko) | 쉬프트 레지스터와 이를 이용한 액정표시장치 | |
EP2445108B1 (en) | Flip-flop, shift register, display drive circuit, display apparatus, and display panel | |
US7907696B2 (en) | Shift register | |
US8098224B2 (en) | Driver circuit for display device and display device | |
US20090027322A1 (en) | Display Apparatus and Driving Method Thereof | |
JP4611315B2 (ja) | 表示装置の駆動回路、および、それを備えた表示装置 | |
KR100365500B1 (ko) | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 | |
WO2010146752A1 (ja) | シフトレジスタ、表示駆動回路、表示パネル、表示装置 | |
JPH1165536A (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
JP2007192867A (ja) | 液晶表示装置およびその駆動方法 | |
JP2005128153A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |