JP3246194B2 - アクティブマトリクス型液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示装置に関する。より詳しくは、表示に寄与す
る実画素に加えて設けられたダミー画素の構造に関す
る。

【０００２】

【従来の技術】図８を参照して従来のアクティブマトリ
クス型液晶表示装置の構成を簡潔に説明する。この型の
表示装置は駆動基板と対向基板と両者の間に保持された
液晶とを備えたパネル構造を有する。パネル構造は平面
的に見て、外部から視認可能な中央の有効表示部１０１
と、外部から遮閉された周辺の非有効表示部１０２とに
分かれている。図では理解を容易にする為、有効表示部
１０１に薄く網掛けを付けている。駆動基板は有効表示
部１０１と非有効表示部１０２の両方に渡って行状のゲ
ートラインＸ及び列状の信号ラインＹを備えており、両
者の各交差部に画素領域を規定する。図では模式的に、
有効表示部１０１に９個の画素領域が含まれ、非有効表
示部１０２に１６個の画素領域が含まれている。有効表
示部１０１に属する個々の画素領域には画素電極とこれ
を駆動する能動素子とが形成され、表示に寄与する実画
素１０３を構成する。この例では能動素子が薄膜トラン
ジスタＴｒからなる。画素電極と対向基板側に形成され
た対向電極１０４との間に微小な液晶セルＬＣが設けら
れる。この液晶セルＬＣと並列に保持容量Ｃｓも形成さ
れている。

【０００３】非有効表示部１０２に属する個々の画素領
域にも同様に画素電極と能動素子が形成され、表示に寄
与しないダミー画素１０５を構成する。図示する様に、
ダミー画素１０５は実画素１０３と同一の構成を有して
おり、薄膜トランジスタＴｒ、液晶セルＬＣ、保持容量
Ｃｓを備えている。以上の説明から理解される様に、一
般にアクティブマトリクス型液晶表示装置においては総
画素数と有効画素数（実画素数）が異なる。つまり、有
効表示部の周辺に表示されない画素が存在し、上述した
様にダミー画素と呼ばれている。このダミー画素の役割
として先ずダメージ対策が挙げられる。アクティブマト
リクス型液晶表示装置では個々の画素領域に薄膜トラン
ジスタ等の能動素子が設けられ、これを開閉制御して液
晶セルを駆動するものである。即ち、実際には数十万個
〜数百万個に及ぶ画素の個数だけ薄膜トランジスタ等の
能動素子が存在している為、欠陥画素の皆無な液晶表示
装置を作成する事はプロセス上極めて困難である。欠陥
画素の原因としては、静電気やプロセス上のダメージあ
るいはノイズによる薄膜トランジスタ故障が挙げられ、
特にパネル構造の周辺部分で欠陥が多発している。そこ
で、有効表示部の周辺にダミー画素を設け外部からの静
電気ストレス等を吸収し、内部に欠陥画素を作らない対
策がとられている。

【０００４】ダミー画素は画質向上対策としても採用さ
れている。信号ラインは薄膜トランジスタの充放電に起
因してカップリングを受ける事があり電位揺れが生じ
る。この電位揺れが一水平期間中均一でない為、画質が
悪くなってしまう。例えば、複数の信号ラインを同時に
選択しながら順次シフトする方法では、画面の水平走査
方向終端部に帯状欠陥が発生する。この帯状欠陥は水平
走査の終端側でサンプリングパルスのオーバーラッピン
グが解除され、駆動条件が他の正常な部分と異なるとい
う事に起因する。そこで、薄膜トランジスタの充放電電
流に起因する信号ラインの電位揺れを均一化する為、水
平走査方向終端部でさらにダミー画素を数個駆動させて
画質向上を図っている。

【０００５】

【発明が解決しようとする課題】図９に示す様に、中央
の有効表示部１０１には実画素１０３が集積形成されて
おり、周辺の非有効表示部１０２にはダミー画素１０５
が集積形成されている。従来、実画素１０３とダミー画
素１０５は同一の構成を有しており、能動素子や画素電
極を含んでいる。なお、非有効表示部１０２に含まれる
ダミー画素１０５はブラックマスク等で外部から遮閉さ
れている。外部から加わる静電ダメージ等は全て周辺の
ダミー画素１０５により吸収され、内部の実画素１０３
の故障を防止している。しかしながら、非有効表示部１
０２に生じた欠陥画素１０６はその画素電位が不安定な
状態になり、液晶セルにＤＣ成分が印加される。これに
より液晶がダメージを受ける事が多い。液晶にＤＣ成分
等が持続的に印加されるとダメージ部分１０７が欠陥画
素１０６の領域を超えて周辺に拡大し、有効表示部１０
１に侵入する場合があり、画質を損なっているのが実状
である。

【０００６】図１０を参照して他の解決すべき課題を説
明する。前述した様に、ダミー画素は信号ラインの電位
揺れに起因する帯状欠陥を抑制する為にも用いられてお
り、図１０にその例を示している。即ち、中央有効表示
部２０１の両端に、左側非有効表示部２０２及び右側非
有効表示部２０３を設け、夫々ダミー画素を配置してい
る。この例では液晶表示装置が左右反転表示可能な構成
を有しており、水平走査が左右双方向に行なわれる為、
中央有効表示部２０１の両側に非有効表示部２０２，２
０３を設けている。図示する様に、正転表示では左側か
ら右側に向って水平走査が行なわれ、実際の動作範囲は
中央有効表示部２０１から右側非有効表示部２０３を含
む。左方水平走査の終端部にダミー画素が位置する為従
来問題となっていた帯状欠陥を除去できる。しかしなが
ら、左側非有効表示部２０２は動作範囲から除かれる
為、画素電位が不安定になる。これにより液晶の配向等
が乱れ、ダメージ部２０４が周辺に拡大し、中央有効表
示部２０１にまで侵入するという課題がある。

【０００７】図１１は、図１０と逆に左右反転表示を行
なった場合を表わしている。この時には水平走査が右側
から左側に向って行なわれ、動作範囲には中央有効表示
部２０１と左側非有効表示部２０２が含まれ、右側非有
効表示部２０３は動作範囲から除かれる。従って、右側
非有効表示部２０３に含まれるダミー画素も不安定な状
態になり、液晶の配向等が乱れダメージ部２０４が中央
有効表示部２０１に侵入して画質を損なう。

【０００８】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はダミー画素の故障あるいは一時的な
動作停止に伴なう液晶のダメージを防止する事を目的と
する。かかる目的を達成する為に以下の手段を講じた。
即ち、本発明にかかるアクティブマトリクス型液晶表示
装置は基本的な構成として、駆動基板と対向基板と両者
の間に保持された液晶とを備えたパネル構造を有し、外
部から視認可能な有効表示部と外部から遮閉された周辺
の非有効表示部とを有する。前記駆動基板は有効表示部
と非有効表示部の両方に渡って行状のゲートライン及び
列状の信号ラインを備え、両者の各交差部に画素領域を
規定する。本発明の特徴事項として、有効表示部に属す
る個々の画素領域には画素電極とこれを駆動する能動素
子とが形成され表示に寄与する実画素を構成する一方、
非有効表示部に属する個々の画素領域には画素電極を欠
いた状態で能動素子が形成され表示に寄与しないダミー
画素を構成する。

【０００９】具体化された発明では、前記能動素子はゲ
ート電極、ソース電極及びドレイン電極を備えた薄膜ト
ランジスタからなる。実画素に組み込まれた能動素子で
はゲート電極がゲートラインに接続され、ソース電極が
信号ラインに接続され、ドレイン電極が画素電極に接続
される。一方、ダミー画素に組み込まれた能動素子で
は、ゲート電極がゲートラインに接続され、ソース電極
が信号ラインに接続され、ドレイン電極がオープン状態
にある。好ましくは、前記非有効表示部は中央に位置す
る有効表示部を囲む様に上下左右四方向に設けられてい
る。かかる非有効表示部に設けられたダミー画素は少な
くとも外部の静電ストレスから内部の実画素を保護する
機能を有する。あるいは、前記非有効表示部は少なくと
も有効表示部の左右両側に設けられている。かかる非有
効表示部に設けられたダミー画素は少なくとも実画素の
動作の不均一化を防止する機能を有する。

【００１０】

【作用】本発明によれば、実画素には画素電極とこれを
駆動する能動素子とが形成される一方、ダミー画素には
画素電極を欠いた状態で能動素子のみが形成される。ダ
ミー画素には能動素子が含まれる為、外部から加わる静
電ストレスを吸収する事が可能であり、それ自身が故障
する代わり内部の実画素に組み込まれた能動素子の静電
破壊を未然に防止できる。又、実画素と同様に駆動可能
である為、水平走査方向の終端部に位置した場合実画素
の動作条件の均一化に寄与できる。即ち、実画素と同等
の負荷として機能する。但し、能動素子を備える一方画
素電極を欠いている。従って、静電ダメージ等を受けて
ダミー画素の能動素子が故障した場合、液晶にＤＣ成分
等が印加する惧れがなく画質が乱されない。又、駆動条
件等によってダミー画素が動作停止状態におかれた場合
でも画素電極を欠いている為液晶にＤＣ成分等が印加さ
れず画質を損なう惧れがない。

【００１１】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型液晶表示装置の第一実施例を示す模式的な平面
図である。本表示装置は駆動基板と対向基板と両者の間
に保持された液晶とを備えたパネル構造を有し、平面的
に見て外部から視認可能な有効表示部１と、外部からブ
ラックマスク等によって遮閉された周辺の非有効表示部
２とを有する。駆動基板は有効表示部１と非有効表示部
２の両方に渡って行状のゲートラインＸ及び列状の信号
ラインＹを備え、両者の各交差部に画素領域を規定して
いる。模式的な本例では有効表示部１に９個の画素領域
が含まれ、非有効表示部２に含まれる１６個の画素領域
と区別する為に網掛けを付けている。

【００１２】有効表示部１に属する個々の画素領域には
画素電極とこれを駆動する能動素子とが形成され、表示
に寄与する実画素３を構成する。本例では能動素子がゲ
ート電極、ソース電極及びドレイン電極を備えた薄膜ト
ランジスタＴｒからなる。又画素電極は対向基板上に形
成された対向電極４との間に液晶を保持して微小な液晶
セルＬＣを構成する。加えて本例では液晶セルＬＣと並
列に保持容量Ｃｓも形成されている。薄膜トランジスタ
Ｔｒのゲート電極はゲートラインＸに接続され、ソース
電極は信号ラインＹに接続され、ドレイン電極は画素電
極に接続される。ドレイン電極はさらに保持容量Ｃｓの
一方の電極に接続される。保持容量Ｃｓの他方の電極は
例えば対向電極４と同電位に保持される補助ラインに接
続される。図示の等価回路上では対向電極４と補助ライ
ンを模式的に同一の線で表わしている。但し本発明はこ
れに限られるものではなく保持容量Ｃｓの他方の電極は
専用の補助ラインかあるいは前段のゲートラインに接続
する様にしても良い。

【００１３】一方、非有効表示部２に属する個々の画素
領域には画素電極を欠いた状態で能動素子が形成され、
表示に寄与しないダミー画素５を構成する。具体的には
画素電極を除いて実画素と同一構成であり、薄膜トラン
ジスタＴｒと保持容量Ｃｓとを備えている。画素電極を
欠く為微小な液晶セルＬＣが存在しない点で実画素３と
異なる。但しダミー画素５に組み込まれた薄膜トランジ
スタＴｒは実画素３に組み込まれた薄膜トランジスタＴ
ｒと同様に駆動される。即ち、ダミー画素の薄膜トラン
ジスタＴｒはゲート電極がゲートラインＸに接続され、
ソース電極が信号ラインＹに接続され、ドレイン電極の
みがオープン状態にある。

【００１４】本実施例では非有効表示部２は中央に位置
する有効表示部１を囲む様に上下左右四方向に設けら
れ、ダミー画素５は少なくとも外部の静電ストレスから
内部の実画素３を保護する機能を有する。

【００１５】図２は１個の実画素３の模式的な断面構造
を表わしている。図示する様に、下側の駆動基板６と上
側の対向基板７との間に液晶８が保持されたパネル構造
を有する。対向基板７の内表面には対向電極４が全面的
に形成されている。一方駆動基板６の内表面には薄膜ト
ランジスタＴｒと保持容量Ｃｓとが形成されている。薄
膜トランジスタＴｒは多結晶シリコン等からなる半導体
薄膜９を素子領域としており、その上にゲート絶縁膜１
０を介してゲート電極Ｇが所定の形状にパタニング形成
されている。なおゲート電極ＧはゲートラインＸ（図示
せず）に接続している。又、半導体薄膜９の上にはゲー
ト絶縁膜１０を介して追加の電極１１も形成されてお
り、前述した保持容量Ｃｓを構成する。なお追加の電極
１１は補助ライン（図示せず）に接続されている。かか
る構成を有する薄膜トランジスタＴｒ及び保持容量Ｃｓ
は第一層間絶縁膜１２により被覆されている。その上に
は信号ラインＹがパタニング形成されており、コンタク
トホールを介して薄膜トランジスタＴｒのソース領域Ｓ
に接続している。信号ラインＹの表面は第二層間絶縁膜
１３により被覆され、その上に画素電極１４がパタニン
グ形成される。画素電極１４はＩＴＯ等の透明導電膜か
らなり、薄膜トランジスタＴｒのドレイン領域Ｄにコン
タクトホールを介して電気接続している。画素電極１４
と対向電極４との間に保持された液晶８により上述した
微細な液晶セルＬＣが形成される。

【００１６】図３は図１に示したアクティブマトリクス
型液晶表示装置の動作説明に供する波形図である。本表
示装置はフィールド反転駆動を採用している。即ち、外
部から供給される映像信号は１フィールド（１Ｆ）毎に
極性が反転しており、これをサンプリングした信号ライ
ンの電位も、１Ｆ毎に対向電極電位Ｖｃｏｍを中心とし
て極性が反転している。これと同期してゲートラインＹ
には１Ｆ毎にゲートパルスが印加され、能動素子である
薄膜トランジスタＴｒが開閉制御され、信号ラインにサ
ンプリングホールドされた映像信号を画素電極に書き込
む。従って、能動素子が正常に動作する限り実画素の液
晶セルに印加される電位（以下画素電位という）はＶｃ
ｏｍを中心にして１Ｆ毎に極性が切り換わる。しかしな
がら能動素子の故障等異常が発生すると、画素電位はＶ
ｃｏｍに対して偏ったレベルとなり、ＤＣ成分が液晶に
印加され続け、配向の乱れ等ダメージが生じる。

【００１７】この点に鑑み、本発明では図１に示す様に
実画素３を囲んでダミー画素５を配置しており、外部か
らの静電ストレス等により内部の実画素に含まれる能動
素子の故障や破壊を防いでいる。しかしながら、ダミー
画素については静電ストレスにより故障の生じる確率が
高くなり、従来の構成では画素電極を介してＤＣ成分が
印加される事になり、液晶ダメージが拡散した場合有効
表示部に侵入する惧れがある。この点に鑑み本発明では
ダミー画素の構成を実画素と異なる様にしており、図４
にその断面構造を模式的に示す。図２に示した実画素の
断面構造と対応する部分には対応する参照番号を付して
理解を容易にしている。異なる点は画素電極を欠いてい
る事だけである。これと関連して薄膜トランジスタＴｒ
のドレイン領域Ｄに連通するコンタクトホールも開口さ
れていない。その他の点では実画素と同様に能動素子と
なる薄膜トランジスタＴｒとその負荷となる保持容量Ｃ
ｓを備えており、等価回路的に同一の駆動能力を備えて
いる。従って、画素電極を欠いた状態でも実画素と同等
の駆動能力を備えておりダミー画素としての役割を十分
に果たす事ができる。アクティブマトリクス型液晶表示
装置が水平走査回路や垂直走査回路等周辺回路部を含ん
でいる場合には、このダミー画素の構成は周辺回路部と
同様の状態となり液晶に悪影響を及ぼす事がない。仮に
外部からのストレスやノイズにより薄膜トランジスタＴ
ｒが故障した場合でも、画素電極を欠いている為液晶８
にＤＣ成分が印加される惧れがない。

【００１８】図５は本発明にかかるアクティブマトリク
ス型液晶表示装置の第二実施例を示すブロック図であ
る。図示する様に、本表示装置は行状に配線した複数の
ゲートラインＸと列状に配線した複数の信号ラインＹと
を備えている。又、両者の交差部には画素領域が行列状
に規定される。これらの画素領域は中央の有効表示部２
１とその左右両側の非有効表示部とに区分されている。
有効表示部２１に属する個々の画素領域には実画素２２
が設けられている。実画素２２は薄膜トランジスタＴｒ
と微細な液晶セルＬＣと保持容量Ｃｓとからなり、図１
に示した実画素と同一の構成を有する。即ち、薄膜トラ
ンジスタＴｒのソース電極は対応する信号ラインＹに接
続され、ゲート電極は対応するゲートラインＸに接続さ
れ、ドレイン電極は液晶セルＬＣの一端に位置する画素
電極に接続されている。

【００１９】上述した有効表示領域２１の周辺に垂直走
査回路２３及び水平走査回路２４が設けられている。垂
直走査回路２３は各ゲートラインＸを順次垂直走査し前
述した薄膜トランジスタＴｒを導通させて一水平期間毎
に一行分の画素を選択する。一方水平走査回路２４は一
水平期間内で各信号ラインＹを順次走査し映像信号Ｖｓ
ｉｇをサンプリングして、選択された１行分の画素に点
順次で映像信号Ｖｓｉｇを書き込む。具体的には、個々
の信号ラインＹは水平スイッチＨＳＷを介してビデオラ
イン２５に接続され映像信号Ｖｓｉｇの供給を受ける。
水平走査回路２４はサンプリングパルスφ及びその反転
パルスを順次出力して個々の水平スイッチＨＳＷを開閉
制御し前述した液晶信号Ｖｓｉｇのサンプリングを行な
う。各信号ラインＹにサンプリングされた映像信号Ｖｓ
ｉｇはオン状態にある薄膜トランジスタＴｒを介して一
行分の画素に書き込まれる。その後薄膜トランジスタＴ
ｒがオフ状態となり書き込まれた映像信号Ｖｓｉｇが次
のフレームまで保持される。なお、本実施例では水平走
査回路２４は双方向型であり、画面の左側から右側に向
う順方向走査と、画面の右側から左側に向う逆方向走査
を切り換え可能であり、左右反転表示を行なう事ができ
る。なお図５は、順方向水平走査の状態を表わしてい
る。

【００２０】本発明の特徴事項として、信号ラインは有
効表示部２１に配された実信号ラインＹ１，Ｙ２，…，
ＹＬと、右側の非有効表示部に配されたダミー信号ライ
ンＹＤ１，ＹＤ２，ＹＤ３，ＹＤ４とに区分されてい
る。加えて、有効表示部２１の左側に位置する非有効表
示部にも４本のダミー信号ラインＹＤが配されている。
これらダミー信号ラインはゲートラインＸの左右終端側
と交差している。本実施例では、左右の非有効表示部に
属する個々の画素領域から液晶セルＬＣが除かれてお
り、ダミー画素２６が形成される。このダミー画素２６
の構成は図１に示したダミー画素と同様である。実画素
２２と駆動条件を同一化する為、薄膜トランジスタＴｒ
及び保持容量Ｃｓを残す一方、液晶に対するＤＣ成分の
印加を防止する為画素電極を除いている。なお、上述し
た水平走査回路２４は実信号ラインのみならずダミー信
号ラインも走査する。但し、図示の順方向水平走査で
は、中央の有効表示部２１と右側の非有効表示部のみを
駆動し、左側の非有効表示部は一時的に動作停止状態に
おかれる。即ち、水平走査回路２４は実信号ラインＹ
１，Ｙ２，…，ＹＬに対し複数本（本例では４本）に渡
ってオーバーラップしたサンプリングタイミングで水平
走査を行なう。さらに連続してダミー信号ラインＹＤ
１，ＹＤ２，ＹＤ３，ＹＤ４に対しても同一のオーバー
ラップしたサンプリングタイミングで水平走査を追加す
る。この場合、ダミー信号ラインは少なくともオーバー
ラップしたサンプリングタイミングで同時に水平走査さ
れる本数分だけ配線されている。即ち、本実施例ではダ
ミー信号ラインは少なくとも片側４本設けられている。
さらに具体的に説明を加えると、水平走査回路２４は実
信号ラインＹ１，Ｙ２，…，ＹＬに接続された水平スイ
ッチＨＳＷに対してサンプリングパルスφ₁ ，φ₂ ，
…，φ_L とその反転パルスを順次出力する。さらに連続
して、ダミー信号ラインＹＤ１，ＹＤ２，ＹＤ３，ＹＤ
４に接続された水平スイッチＨＳＷに対して、サンプリ
ングパルスφ_D1，φ_D2，φ_D3，φ_D4とその反転パルスを
順次印加する。本例では水平スイッチＨＳＷとしてＣＭ
ＯＳからなるトランスミッションゲートを用いている為
反転パルスも印加している。

【００２１】次に図６を参照して、図５に示したアクテ
ィブマトリクス型液晶表示装置の動作を詳細に説明す
る。図のタイミングチャートに示す様に、実信号ライン
に対し４本分に渡ってオーバーラップしたサンプリング
タイミングでサンプリングパルスが出力され有効表示部
２１に対する水平走査（実走査）が行なわれる。タイミ
ングチャートでは理解を容易にする為、最終の実サンプ
リングパルスφ_L まで５個分のみを示している。本実施
例では、サンプリングパルスφ_L が立ち上がった後続い
てダミー信号ラインに対してもオーバーラップしたタイ
ミングで逐次ダミーサンプリングパルスφ_D1，φ_D2，φ
_D3，φ_D4を出力し、右側非有効表示部の水平走査（ダミ
ー走査）を行なう。この様にオーバーラップしたタイミ
ングで逐次サンプリングパルスφを出力すると、ゲート
ラインＸと信号ラインＹとの交差部に生じる容量カップ
リングによって、ゲートラインＸの電位揺れが生じる。
各サンプリングパルスφの立ち上がりに応じて容量カッ
プリングを受け続ける為、ゲートラインＸの電位は最終
のダミーサンプリングパルスφ_D4が立ち上がるまで揺れ
続ける事になる。最後のダミーサンプリングパルスφ_D4
が立ち上がった後は容量カップリングを受けなくなる為
ゲートラインＸの電位は接地レベルに向って減衰してい
く。

【００２２】一方、各サンプリングパルスφが立ち下が
った時点で水平スイッチＨＳＷがオン状態からオフ状態
に移行する。ＨＳＷが閉じると、前述した容量カップリ
ングにより逆にゲートラインの電位揺れが各信号ライン
Ｙに飛び込む事になる。この結果、ゲートラインＸの電
位揺れが治まった後減衰を開始すると、これが容量カッ
プリングを通じて信号ラインＹの電位に影響を及ぼしや
はり減衰する。図６のタイミングチャートから理解され
る様に、実信号ラインの電位Ｖ_L-4 ，Ｖ_L-3 ，Ｖ_L-2 ，
Ｖ_L-1 ，Ｖ_L については対応するＨＳＷが既にオフ状態
である為、ゲートラインの電位揺れが治まった後一斉に
減衰を始め最終的にΔＶ０分だけ電圧降下が生じる。従
って、全ての実信号ラインに対して電圧降下分ΔＶ０が
等しい為表示濃度のムラは生じない。これに対し、例え
ば第一番目のダミー信号ラインＹＤ１についてはゲート
ラインの電位揺れが治まった後、１クロック分だけ遅延
して対応するダミーサンプリングパルスφ_D1が立ち下が
る。この立ち下がり時点に同期してダミー信号ラインＹ
Ｄ１の電位Ｖ_D1が減衰を開始するので、最終的な電圧降
下分ΔＶ１はΔＶ０より小さくなる。同様に、第二番目
のダミー信号ラインＹＤ２の電位Ｖ_D2はさらに１クロッ
ク分遅延して減衰を開始するので最終的な電圧降下分Δ
Ｖ２はさらに小さくなる。この様にダミー信号ラインの
電圧降下は夫々異なっており表示濃度が変動する事にな
る。しかしながら、ダミー信号ラインは非有効表示部に
位置する為実際の画像に影響を及ぼす事がない。以上説
明した様に、水平走査回路２４は有効表示部２１よりも
さらに４画素分余分に水平走査を行なっている。又、Ｈ
ＳＷを含め有効表示部２１と同じ配列でダミー信号ライ
ンを４本分設けている。このダミー信号ラインを４本設
ける事により、有効表示部２１を過ぎてもゲートライン
の電位揺れはさらに４画素分同様に続行する。この為、
有効表示部２１に含まれる信号ラインの揺れは終端部で
急激に変化する事がない。本実施例では４本の信号ライ
ンを同時に水平走査したが、一般にＮ本の信号ラインを
同時走査する場合ダミー信号ラインはＮ本以上であれば
良い。

【００２３】最後に図７を参照して、図５に示した休止
状態にある左側非有効表示部の動作を説明する。前述し
た様に左側の非有効表示部には水平走査回路２４からサ
ンプリングパルスが供給されない為、４本のダミー信号
ラインＹＤにはビデオライン２５を介してあるレベルの
電位がホールドされている。一方垂直走査回路２３から
順次ゲートパルスが出力されるので、ダミー画素２６を
構成する薄膜トランジスタＴｒはホールドされている信
号レベルをラッチする事になる。仮に、薄膜トランジス
タＴｒに画素電極が接続されているとすると、液晶にＤ
Ｃ成分が印加される事となり、配向の乱れ等が生じ有効
表示部２１に及んだ場合画質が乱れる。この点に鑑み、
本発明ではダミー画素２６から画素電極が除かれてお
り、液晶にＤＣ成分が印加されない様にしている。

【００２４】

【発明の効果】以上説明した様に、本発明によれば、有
効表示部に属する個々の画素領域には画素電極とこれを
駆動する能動素子とが形成され表示に寄与する実画素を
構成する一方、非有効表示部に属する個々の画素領域に
は画素電極を欠いた状態で能動素子が形成され表示に寄
与しないダミー画素を構成している。かかる構成によ
り、外部からの電気的なストレスやノイズによりダミー
画素の能動素子が損傷を受けた場合でも液晶にＤＣ成分
が印加されず画質の乱れを防止する事ができるという効
果がある。あるいは、駆動条件等によりダミー画素の動
作が一時的に停止された場合でも、液晶にＤＣ成分が印
加されない為有効表示部に及ぶ画質の乱れを防止する事
ができるという効果がある。以上により、アクティブマ
トリクス型液晶表示装置の製造歩留りを大幅に改善する
事が可能になる。

【図面の簡単な説明】

【図１】本発明にかかるアクティブマトリクス型液晶表
示装置の第一実施例を示す模式的な等価回路図である。

【図２】第一実施例に含まれる実画素の構造を示す模式
的な断面図である。

【図３】第一実施例の動作説明に供する波形図である。

【図４】第一実施例に含まれるダミー画素の構造を示す
模式的な断面図である。

【図５】本発明にかかるアクティブマトリクス型液晶表
示装置の第二実施例を示す模式的な回路ブロック図であ
る。

【図６】第二実施例の動作説明に供するタイミングチャ
ートである。

【図７】同じく第二実施例の動作説明に供するタイミン
グチャートである。

【図８】従来のアクティブマトリクス型液晶表示装置の
一例を示す模式的な等価回路図である。

【図９】図８に示した従来例の課題説明に供する模式的
な平面図である。

【図１０】従来のアクティブマトリクス型液晶表示装置
の他の例を示す模式的な平面図である。

【図１１】同じく他の例を示す模式的な平面図である。

【符号の説明】

１ 有効表示部 ２ 非有効表示部 ３ 実画素 ４ 対向電極（補助ライン） ５ ダミー画素 ６ 駆動基板 ７ 対向基板 ８ 液晶 １４ 画素電極 Ｘ ゲートライン Ｙ 信号ライン Ｔｒ 薄膜トランジスタ（能動素子） ＬＣ 液晶セル Ｃｓ 保持容量

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−230098（ＪＰ，Ａ) 特開 平５−61072（ＪＰ，Ａ) 特開 平５−241153（ＪＰ，Ａ) 特開 平５−142578（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 G09G 3/36

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 駆動基板と対向基板と両者の間に保持さ
   れた液晶とを備えたパネル構造を有し、外部から視認可
   能な有効表示部と外部から遮閉された周辺の非有効表示
   部とを有するアクティブマトリクス型液晶表示装置であ
   って、 前記駆動基板は有効表示部と非有効表示部の両方に渡っ
   て行状のゲートライン及び列状の信号ラインを備え両者
   の各交差部に画素領域を規定するとともに、 有効表示部に属する個々の画素領域には画素電極とこれ
   を駆動する能動素子とが形成され表示に寄与する実画素
   を構成する一方、 非有効表示部に属する個々の画素領域には画素電極を欠
   いた状態で能動素子が形成され表示に寄与しないダミー
   画素を構成する事を特徴とするアクティブマトリクス型
   液晶表示装置。
2. 【請求項２】 前記能動素子はゲート電極、ソース電極
   及びドレイン電極を備えた薄膜トランジスタからなり、
   実画素ではゲート電極がゲートラインに接続され、ソー
   ス電極が信号ラインに接続され、ドレイン電極が画素電
   極に接続される一方、ダミー画素ではゲート電極がゲー
   トラインに接続され、ソース電極が信号ラインに接続さ
   れ、ドレイン電極がオープン状態にある事を特徴とする
   請求項１記載のアクティブマトリクス型液晶表示装置。
3. 【請求項３】 前記非有効表示部は中央に位置する有効
   表示部を囲む様に上下左右四方向に設けられ、ダミー画
   素は少なくとも外部の静電ストレスから内部の実画素を
   保護する機能を有する事を特徴とする請求項１記載のア
   クティブマトリクス型液晶表示装置。
4. 【請求項４】 前記非有効表示部は少なくとも有効表示
   部の左右両側に設けられ、ダミー画素は少なくとも実画
   素の動作の不均一化を防止する機能を有する事を特徴と
   する請求項１記載のアクティブマトリクス型液晶表示装
   置。