JPS6367191B2 - - Google Patents
Info
- Publication number
- JPS6367191B2 JPS6367191B2 JP58185576A JP18557683A JPS6367191B2 JP S6367191 B2 JPS6367191 B2 JP S6367191B2 JP 58185576 A JP58185576 A JP 58185576A JP 18557683 A JP18557683 A JP 18557683A JP S6367191 B2 JPS6367191 B2 JP S6367191B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- line
- signal
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は、各画素毎に独立した液晶駆動電極を
有する行列型液晶表示パネルいわゆるアクテイブ
マトリクス駆動液晶表示パネルに関する。
有する行列型液晶表示パネルいわゆるアクテイブ
マトリクス駆動液晶表示パネルに関する。
近年、低電力で表示できる事を特徴とする液晶
を用いて、複数な文字や、画像の表示を行なうた
めの、行列型液晶表示装置の開発が盛んである。
液晶を行電極と列電極に設けて、両電極間の実効
電圧により液晶を駆動させるという単純行列電圧
平均化駆動方式では、走査線数に限界があり、一
般に解像度の低い画像しか得られず、高い解像度
を得ようとすれば、半導体基板上に、高度な半導
体技術を駆使し、各画素毎にスイツチング素子を
設けたアクテイブマトリクス駆動方式を用いねば
ならない。この場合、半導体基波となるものは、
スイツチング素子に通常のMOSトランジスタを
使用すれば、Siウエーハとなり、最近、開発の盛
んな薄膜トランジスタをスイツチング素子に用い
るならば、ガラス板や石英板などを基板にする事
になるが、表示パネルそのものが通常のICより、
はるかに大面積である事と、用いる半導体装置が
通常６インチ径くらいの大きさ迄の基板しか使用
できないため、１基板あたりのパネル数が多くと
れず、製造歩留りが高くても、１パネルあたりの
製造コストは高くなつてしまう。歩留りが低けれ
ばなおの事は明らかである。
を用いて、複数な文字や、画像の表示を行なうた
めの、行列型液晶表示装置の開発が盛んである。
液晶を行電極と列電極に設けて、両電極間の実効
電圧により液晶を駆動させるという単純行列電圧
平均化駆動方式では、走査線数に限界があり、一
般に解像度の低い画像しか得られず、高い解像度
を得ようとすれば、半導体基板上に、高度な半導
体技術を駆使し、各画素毎にスイツチング素子を
設けたアクテイブマトリクス駆動方式を用いねば
ならない。この場合、半導体基波となるものは、
スイツチング素子に通常のMOSトランジスタを
使用すれば、Siウエーハとなり、最近、開発の盛
んな薄膜トランジスタをスイツチング素子に用い
るならば、ガラス板や石英板などを基板にする事
になるが、表示パネルそのものが通常のICより、
はるかに大面積である事と、用いる半導体装置が
通常６インチ径くらいの大きさ迄の基板しか使用
できないため、１基板あたりのパネル数が多くと
れず、製造歩留りが高くても、１パネルあたりの
製造コストは高くなつてしまう。歩留りが低けれ
ばなおの事は明らかである。
従来製作されているアクテイブ・マトリツクス
駆動液晶表示パネルの回路図を第１図に示す。解
像度を高めるために、一般にｎ，ｍの数は200〜
250くらいになつている。便宜上、第１図の回路
は、ｎ型半導体基板に形成されていて、図中の
MOSトランジスタM11，M12……Mnoは、Ｐチヤ
ンネルMOSトランジスタとする。信号ライン
X1，X2…に映像信号が印加された時、液晶を駆
動するための電極を有する電荷蓄積用コンデンサ
ーC11，C12…にそれぞれ映像信号を保持させる
様、各MOSトランジスタM11，M12…のゲートと
なる走査ラインY1に基板電圧VDDに対し負の電圧
VSSを印加し、トランジスタM11，M12……をON
状態にさせ、電荷蓄積用コンデンサC11，C12……
に映像信号を書き込み、充分書き込まれたら走査
ラインY1に基板電圧VDDを印加し、MOSトラン
ジスタM11，M12……をOFF状態にし、映像信号
を保持させる。その後、再び信号ラインX1，X2
……にあらたな映像信号を印加し、走査ライン
Y2に電圧VSSを印加し、その走査ラインY2がゲー
トとなるトランジスタ群M21，M22……をON状
態にし、各トランジスタに対応する電荷蓄積用コ
ンデンサC21，C22……にあらたな映像信号を書き
込む。
駆動液晶表示パネルの回路図を第１図に示す。解
像度を高めるために、一般にｎ，ｍの数は200〜
250くらいになつている。便宜上、第１図の回路
は、ｎ型半導体基板に形成されていて、図中の
MOSトランジスタM11，M12……Mnoは、Ｐチヤ
ンネルMOSトランジスタとする。信号ライン
X1，X2…に映像信号が印加された時、液晶を駆
動するための電極を有する電荷蓄積用コンデンサ
ーC11，C12…にそれぞれ映像信号を保持させる
様、各MOSトランジスタM11，M12…のゲートと
なる走査ラインY1に基板電圧VDDに対し負の電圧
VSSを印加し、トランジスタM11，M12……をON
状態にさせ、電荷蓄積用コンデンサC11，C12……
に映像信号を書き込み、充分書き込まれたら走査
ラインY1に基板電圧VDDを印加し、MOSトラン
ジスタM11，M12……をOFF状態にし、映像信号
を保持させる。その後、再び信号ラインX1，X2
……にあらたな映像信号を印加し、走査ライン
Y2に電圧VSSを印加し、その走査ラインY2がゲー
トとなるトランジスタ群M21，M22……をON状
態にし、各トランジスタに対応する電荷蓄積用コ
ンデンサC21，C22……にあらたな映像信号を書き
込む。
これらを繰り返す事に依りパネルの各画素毎に
設けられたMOSトランジスタを順次アドレスし、
映像信号を該MOSトランジスタと一対に設けら
れた電荷蓄積用コンデンサに保持するとともに、
その保持された電位となつている液晶駆動用電極
で液晶を駆動する。この場合、走査ラインY1，
Y2……Ynは、パネルの一端から他端まで伸び、
それぞれが、列数に等しい数のトランジスタのゲ
ートと接続されていて、信号ラインX1，X2…Xo
はそれぞれ行数に等しい数のトランジスタのソー
スに、接続されている。一般に通常のMOSトラ
ンジスタは、約100Åから約1000Å位のゲート絶
縁膜を間に介しているだけであるから、静電気
や、製造プロセス上の不具合により、ゲート絶縁
膜が、絶縁破壊したり、エツチングしたりする
と、信号ウインX1，X2……と、走査ラインY1，
Y2……が短絡する事になる。前述した様に、ｍ
やｎが200〜250と大きな数である事から、両ライ
ン間の短絡する確率は低くない。平均して、１パ
ネルに数カ所測定されるが、この短絡があると、
信号ラインの映像信号が、走査ラインの走査信号
にひかれると伴に、走査ラインの走査信号は、信
号ラインの映像信号にひかれる事になり、その短
絡を有する信号ラインに、MOSトランジスタが
接続されている画素や、その短絡を有する走査ラ
インにMOSトランジスタのゲートが接続されて
いる画素は、正常な動作をしなくなる。このた
め、アクテイブ・マトリクス駆動方式で映し出さ
れた画像上には、縦や横方向にその周辺と異なる
色ではつきりと線欠陥が現われる。この欠陥は表
示装置として許し難い欠陥のため、わずか一本で
も製品の価値を失なう事になる。前述した様に基
板となるSiウエハや、ガラス板、石英板は、その
面積に制限があるため、従来のパネルでは、ほと
んど100％に近い歩留りが、要求され、この様な
欠陥は必ず、多くの、パネルに発生していたた
め、必然的に、１パネルあたりのコストが高くな
つていた。
設けられたMOSトランジスタを順次アドレスし、
映像信号を該MOSトランジスタと一対に設けら
れた電荷蓄積用コンデンサに保持するとともに、
その保持された電位となつている液晶駆動用電極
で液晶を駆動する。この場合、走査ラインY1，
Y2……Ynは、パネルの一端から他端まで伸び、
それぞれが、列数に等しい数のトランジスタのゲ
ートと接続されていて、信号ラインX1，X2…Xo
はそれぞれ行数に等しい数のトランジスタのソー
スに、接続されている。一般に通常のMOSトラ
ンジスタは、約100Åから約1000Å位のゲート絶
縁膜を間に介しているだけであるから、静電気
や、製造プロセス上の不具合により、ゲート絶縁
膜が、絶縁破壊したり、エツチングしたりする
と、信号ウインX1，X2……と、走査ラインY1，
Y2……が短絡する事になる。前述した様に、ｍ
やｎが200〜250と大きな数である事から、両ライ
ン間の短絡する確率は低くない。平均して、１パ
ネルに数カ所測定されるが、この短絡があると、
信号ラインの映像信号が、走査ラインの走査信号
にひかれると伴に、走査ラインの走査信号は、信
号ラインの映像信号にひかれる事になり、その短
絡を有する信号ラインに、MOSトランジスタが
接続されている画素や、その短絡を有する走査ラ
インにMOSトランジスタのゲートが接続されて
いる画素は、正常な動作をしなくなる。このた
め、アクテイブ・マトリクス駆動方式で映し出さ
れた画像上には、縦や横方向にその周辺と異なる
色ではつきりと線欠陥が現われる。この欠陥は表
示装置として許し難い欠陥のため、わずか一本で
も製品の価値を失なう事になる。前述した様に基
板となるSiウエハや、ガラス板、石英板は、その
面積に制限があるため、従来のパネルでは、ほと
んど100％に近い歩留りが、要求され、この様な
欠陥は必ず、多くの、パネルに発生していたた
め、必然的に、１パネルあたりのコストが高くな
つていた。
本発明は、上記ゲート電極と、ソース電極には
さまれたゲート絶縁膜に絶縁破壊が生じ両電極が
互いに短絡しても、従来は必ず現われた画面上の
線欠陥はなくし、絶縁破壊をおこした箇所を有す
る画素だけの点欠陥にとどめ、充分良好な画像を
得られる事を明らかにし、その等価回路を提供し
ようというものである。
さまれたゲート絶縁膜に絶縁破壊が生じ両電極が
互いに短絡しても、従来は必ず現われた画面上の
線欠陥はなくし、絶縁破壊をおこした箇所を有す
る画素だけの点欠陥にとどめ、充分良好な画像を
得られる事を明らかにし、その等価回路を提供し
ようというものである。
以下、本発明の実施例を第２図を用いて詳細に
説明する。
説明する。
ここに示されているMij（ｉ＝１〜ｍ，ｊ＝１
〜ｎ）は、画素のスイツチングトランジスタで便
宜上、通常のMOS型トランジスタとする。Ｓは
MOSトランジスタのソースを示し、Ｄはドレイ
ン、Ｇはゲートを示す。Ｃは、電荷蓄積用コンデ
ンサ、LCは、液晶素子を示す。Xj（ｊ＝１〜ｎ）
は信号ラインで、それぞれの信号ラインXjは、
その列に属するトランジスタMij（ｉ＝１〜ｍ）
のソースＳと、接続されている。そして走査ライ
ンYi（ｉ＝１〜ｍ）はそれぞれが、その行に属す
るトランジスタMij（ｊ＝１〜ｎ）のゲートＧに
所定の閾値電流以上の電流が流れる事に依り切断
されるヒユーズHijを介して接続されている。
今、便宜上２行目の２列目のトランジスタM22の
ソースＳとゲートＧの間で、ゲート絶縁膜の絶縁
破壊が生じ、トランジスタM22とヒユーズH22を
介して、信号ラインX2と走査ラインY2が短絡し
たとする。従来この種の短絡が生ずると、信号ラ
インと走査ラインのそれぞれの信号が他方の信号
に現われ、画面上に線欠陥となつて、映し出され
ていた。しかし、第２図では第１図と異なり、各
トランジスタのゲートがヒユーズを介して走査ラ
インと接続されているため、どの走査ラインと信
号ラインが短絡しているかを知りさえすれば、ヒ
ユーズを切断する事により該当する走査ラインと
信号ラインを互いに開放状態にする事ができる。
例えば上述の様にトランジスタM22のソースＳと
ゲートＧの間で短絡が生じた時、トランジスタ
M22のソースＳは、信号ラインX2に接続され、同
じくゲートＧはヒユーズH22を介して走査ライン
Y2に接続されているから、信号ラインX2と走査
ラインY2は、互いに短絡状態にある。ここでヒ
ユーズH22に所定の閾値電流以上の電流が流れる
様に信号ラインX2と走査ラインY2の間に電圧を
印加してやれば、両ラインはトランジスタM22を
介して短絡しているため流れる電流経路は当然ヒ
ユーズH22を通る。よつてヒユーズH22が切断さ
れるとともに信号ラインX2と走査ラインY2とは、
互いに開放状態となる。この事は任意のトランジ
スタMij（ｉ＝１〜ｍ，ｊ＝１〜ｎ）のソースＳ
と、ゲートＧの間の短絡によつて生ずる信号ライ
ンXjと、走査ラインYiの短絡を、ヒユーズHijを
切断する事により、開放状態に戻せる事を示して
いる。ヒユーズHijを切断するとそれに属するト
ランジスタMijのドレインＤに接続された液晶素
子を所定の駆動方法では駆動できなくなり、画面
上では、点欠陥となつて現われるが、一般にｍ，
ｎ＝200〜250以上のため、ほとんど目立つことが
なく、従来、画像表示装置としては、許し難かつ
た線欠陥を完全になくす事ができ、非常に高い製
造歩留りを達成する事ができた。
〜ｎ）は、画素のスイツチングトランジスタで便
宜上、通常のMOS型トランジスタとする。Ｓは
MOSトランジスタのソースを示し、Ｄはドレイ
ン、Ｇはゲートを示す。Ｃは、電荷蓄積用コンデ
ンサ、LCは、液晶素子を示す。Xj（ｊ＝１〜ｎ）
は信号ラインで、それぞれの信号ラインXjは、
その列に属するトランジスタMij（ｉ＝１〜ｍ）
のソースＳと、接続されている。そして走査ライ
ンYi（ｉ＝１〜ｍ）はそれぞれが、その行に属す
るトランジスタMij（ｊ＝１〜ｎ）のゲートＧに
所定の閾値電流以上の電流が流れる事に依り切断
されるヒユーズHijを介して接続されている。
今、便宜上２行目の２列目のトランジスタM22の
ソースＳとゲートＧの間で、ゲート絶縁膜の絶縁
破壊が生じ、トランジスタM22とヒユーズH22を
介して、信号ラインX2と走査ラインY2が短絡し
たとする。従来この種の短絡が生ずると、信号ラ
インと走査ラインのそれぞれの信号が他方の信号
に現われ、画面上に線欠陥となつて、映し出され
ていた。しかし、第２図では第１図と異なり、各
トランジスタのゲートがヒユーズを介して走査ラ
インと接続されているため、どの走査ラインと信
号ラインが短絡しているかを知りさえすれば、ヒ
ユーズを切断する事により該当する走査ラインと
信号ラインを互いに開放状態にする事ができる。
例えば上述の様にトランジスタM22のソースＳと
ゲートＧの間で短絡が生じた時、トランジスタ
M22のソースＳは、信号ラインX2に接続され、同
じくゲートＧはヒユーズH22を介して走査ライン
Y2に接続されているから、信号ラインX2と走査
ラインY2は、互いに短絡状態にある。ここでヒ
ユーズH22に所定の閾値電流以上の電流が流れる
様に信号ラインX2と走査ラインY2の間に電圧を
印加してやれば、両ラインはトランジスタM22を
介して短絡しているため流れる電流経路は当然ヒ
ユーズH22を通る。よつてヒユーズH22が切断さ
れるとともに信号ラインX2と走査ラインY2とは、
互いに開放状態となる。この事は任意のトランジ
スタMij（ｉ＝１〜ｍ，ｊ＝１〜ｎ）のソースＳ
と、ゲートＧの間の短絡によつて生ずる信号ライ
ンXjと、走査ラインYiの短絡を、ヒユーズHijを
切断する事により、開放状態に戻せる事を示して
いる。ヒユーズHijを切断するとそれに属するト
ランジスタMijのドレインＤに接続された液晶素
子を所定の駆動方法では駆動できなくなり、画面
上では、点欠陥となつて現われるが、一般にｍ，
ｎ＝200〜250以上のため、ほとんど目立つことが
なく、従来、画像表示装置としては、許し難かつ
た線欠陥を完全になくす事ができ、非常に高い製
造歩留りを達成する事ができた。
本発明は、スイツチングトランジスタに、Si基
板を用いた、通常のMOSトランジスタを利用し
たパネルについて説明したが、近年開発の盛ん
な、非晶質シリコンや、化合物半導体、多結晶シ
リコン等を用いた薄膜トランジスタを利用したパ
ネルには、さらに有効である。というのは上記、
薄膜トランジスタの製造工程は、それ自身の材料
や基板材料からくる制限で、通常の半導体素子の
製造工程より低温で、ゲート絶縁膜が形成される
ため、絶縁耐圧の高い大面積に渡つて良質なゲー
ト絶縁膜を得る事が、容易でないためである。
板を用いた、通常のMOSトランジスタを利用し
たパネルについて説明したが、近年開発の盛ん
な、非晶質シリコンや、化合物半導体、多結晶シ
リコン等を用いた薄膜トランジスタを利用したパ
ネルには、さらに有効である。というのは上記、
薄膜トランジスタの製造工程は、それ自身の材料
や基板材料からくる制限で、通常の半導体素子の
製造工程より低温で、ゲート絶縁膜が形成される
ため、絶縁耐圧の高い大面積に渡つて良質なゲー
ト絶縁膜を得る事が、容易でないためである。
第１図は、従来のアクテイブマトリクス・アド
レス方式を用いた液晶表示パネルの等価回路図を
示し、第２図に、本発明を用いたアクテイブ・マ
トリクス・アドレス方式の液晶表示パネルの等価
回路図を示す。 X1，X2…Xo…信号ライン、Y1，Y2…Yn…走
査ライン、M11，M12…Mno…MOSトランジス
タ、Ｓ…ソース、Ｄ…ドレイン、Ｇ…ゲート、
H11，H12…Hno…ヒユーズ。
レス方式を用いた液晶表示パネルの等価回路図を
示し、第２図に、本発明を用いたアクテイブ・マ
トリクス・アドレス方式の液晶表示パネルの等価
回路図を示す。 X1，X2…Xo…信号ライン、Y1，Y2…Yn…走
査ライン、M11，M12…Mno…MOSトランジス
タ、Ｓ…ソース、Ｄ…ドレイン、Ｇ…ゲート、
H11，H12…Hno…ヒユーズ。
Claims (1)
- １ スイツチングトランジスタと、キヤパシタ
と、液晶駆動電極とから構成される単位画素とな
る液晶駆動素子を、複数個、行列状に配置した半
導体基板を片側の基板として用いた行列型液晶表
示パネルにおいて、該液晶駆動素子の該スイツチ
ングトランジスタを走査する走査ラインが、該ス
イツチングトランジスタの該ゲートと、所定の閾
値電流を越す電流が流れると切断されるヒユーズ
を介して接続されている事を特徴とする行列型液
晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185576A JPS6076794A (ja) | 1983-10-04 | 1983-10-04 | 行列型液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185576A JPS6076794A (ja) | 1983-10-04 | 1983-10-04 | 行列型液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076794A JPS6076794A (ja) | 1985-05-01 |
| JPS6367191B2 true JPS6367191B2 (ja) | 1988-12-23 |
Family
ID=16173223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58185576A Granted JPS6076794A (ja) | 1983-10-04 | 1983-10-04 | 行列型液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076794A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02176724A (ja) * | 1988-12-28 | 1990-07-09 | Sony Corp | 液晶表示装置 |
| JP2010039363A (ja) * | 2008-08-07 | 2010-02-18 | Sony Corp | 表示装置 |
-
1983
- 1983-10-04 JP JP58185576A patent/JPS6076794A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6076794A (ja) | 1985-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680580A (en) | Active matrix-addressed liquid-crystal display device | |
| US5491347A (en) | Thin-film structure with dense array of binary control units for presenting images | |
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| US4582395A (en) | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor | |
| US5712652A (en) | Liquid crystal display device | |
| US5606340A (en) | Thin film transistor protection circuit | |
| TWI226967B (en) | Liquid crystal display and its manufacture method | |
| US5193018A (en) | Active matrix liquid crystal display system using complementary thin film transistors | |
| EP0661581A1 (en) | Active matrix type liquid crystal display apparatus | |
| JP3246194B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20000023415A (ko) | 기판의 검사방법 | |
| JPH05188395A (ja) | 液晶表示素子 | |
| JP3207693B2 (ja) | 画像表示装置 | |
| JPH05303114A (ja) | 液晶表示素子 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| US7002212B2 (en) | Static RAM having a TFT with n-type source and drain regions and a p-type region in contact with only the intrinsic channel of the same | |
| KR100506006B1 (ko) | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 | |
| Lebrun et al. | AMLCD with integrated drivers made with amorphous‐silicon TFTs | |
| JPS6367191B2 (ja) | ||
| JPH0990411A (ja) | アクティブマトリクス表示装置 | |
| JP4135547B2 (ja) | 反射型液晶表示装置 | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JP3122866B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 |