JP4770103B2

JP4770103B2 - 半導体装置

Info

Publication number: JP4770103B2
Application number: JP2002229051A
Authority: JP
Inventors: 直樹安藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-06
Filing date: 2002-08-06
Publication date: 2011-09-14
Anticipated expiration: 2022-08-06
Also published as: JP2004069993A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に有効領域の周辺のダミー領域に形成されているダミーの半導体素子に含まれているコンデンサを利用して、電源電圧などの変動を抑制する半導体装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置やＤＲＡＭメモリのように、スイッチング素子とこのスイッチング素子に接続されており、当該スイッチング素子を介して電荷の入出力が行われる電荷保持素子、例えば、容量素子（コンデンサ）によって構成される画素セルまたはメモリセルがマトリクス状に配置されている。画素セルにおいて、スイッチング素子を介してコンデンサに画素情報に応じた電荷が書き込まれたあと、スイッチング素子を遮断させると、書き込まれた電荷がコンデンサによって保持されるので、画素情報が所定の時間において保持される。同様に、ＤＲＡＭのようなダイナミック記憶装置のメモリセルにおいて、スイッチング素子を介してコンデンサに記憶すべきデータに応じた電荷が書き込まれたあと、スイッチング素子を遮断させると、書き込まれた電荷がコンデンサによって保持されるので、書き込まれたデータが所定の時間においてメモリセルによって保持される。
【０００３】
通常、表示装置またはメモリ装置において、半導体基板あるいは絶縁基板上に、表示画素領域またはメモリセル領域の平坦化あるいはレイアウトの不連続性による素子の電気的特性のバラツキを低減させるために、表示画素領域またはメモリセル領域周辺に表示画素セルまたはメモリセルと同じ構成を有するダミーの画素セルまたはメモリセルが配置されている。
【０００４】
【発明が解決しようとする課題】
ところで、上述した半導体装置において、ダミーの画素セルまたはメモリセルは、有効な画素セルまたはメモリセルが配置されている領域の周辺に配置され、通常、電源電圧供給線または駆動信号線から切り離されているため、本来の画素セルまたはメモリセルとしての機能を有せず、半導体基板上に無駄な領域が生じてしまう。
一方、多数の画素セルまたはメモリセルが行列状に配置されてなる半導体表示装置または記憶装置において、複数の画素セルに書き込みを行うとき、または複数のメモリセルに書き込み若しくは読み出しを行うとき、あるいは周辺回路が動作するとき、基板上に電流が流れる。特に同期型の回路、即ち、基準クロック信号に同期して全回路が動作する場合、回路に瞬時電流が大きくなる。この瞬時電流の影響によってグランド電位、電源電位が変動し、これによってノイズが発生するので、半導体装置の誤動作や書き込み精度、読み出し精度の低下を引き起こす原因となる。
【０００５】
特に、高速化、微細化が進んだ近年の半導体装置では、単位面積に集積された半導体素子の数が従来に較べて大きくなり、また、動作速度も大きくなる。このため、同期動作時に生じた瞬時電流が極めて大きくなり、その結果、瞬時電流に起因するノイズの増大を招いてしまう。
【０００６】
一般に、半導体チップの外部では、電源−グランド間にバイパスコンデンサを設けてグランド電位、及び電源電位の変動を抑制するなどの対策が講じられているが、チップ面積が大きくなると、これだけではノイズ抑制の効果を十分得られず、チップ内でグランド電位、電源電位の変動が起こってしまう。この観点からチップ内にコンデンサを設けて、ノイズを低減させる方法が有効である。従来では、チップレイアウト中の空き領域に容量を形成し、電源のバイパスコンデンサとすることで電源の変動を抑える方法が公開特許公報「特開２００１−２０３２７２」により開示されている。しかし、この方法はチップのレイアウト中の空き領域を利用することを前提としており、高集積化が求められている半導体集積回路においては実現が難しくなる。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、基板上に有効な半導体素子の周辺に形成されているダミーの半導体素子、例えば、画素セル及びメモリセルにある容量素子をバイパスコンデンサとして利用し、電源電圧とグランド間に、または異なる電源電圧間に当該バイパスコンデンサを接続することで、レイアウトに影響を与えることなく、電源電圧の変動及びそれに起因するノイズを抑制できる半導体装置を提供することにある。
【０００８】
上記目的を達成するため、本発明の半導体装置は、複数の半導体素子がマトリクス状に配列されている有効領域と、上記有効領域に隣接して複数配列された第１のダミー半導体素子と、上記第１のダミー半導体素子に隣接し、かつ、上記有効領域には隣接しないように複数配列された第２のダミー半導体素子と、を含むダミー領域と、を有し、上記有効領域の上記各半導体素子は、選択信号線に応じて導通または遮断する第１のスイッチング素子と、上記第１のスイッチング素子が導通するとき、入力信号線から入力される信号が第１の電極に入力され、第２の電極が最大の駆動電圧のほぼ中間レベルの電圧である中間電圧の供給線に接続され、上記第１のスイッチング素子が遮断するとき、当該第１および当該第２の電極間の電圧を入力された信号のレベルとして保持するコンデンサと、を有し、上記ダミー領域には、少なくとも上記中間電圧の供給線と、電源電圧の供給線とが配置され、上記ダミー領域の上記各第１のダミー半導体素子は、第２のスイッチング素子と、上記第２のスイッチング素子から切り離され、第３の電極と第４の電極とを有し、上記第３の電極が上記中間電圧の供給線に接続され、上記第４の電極が接地電位に接続されている第１のダミーコンデンサと、を有し、上記ダミー領域の上記各第２のダミー半導体素子は、第３のスイッチング素子と、上記第３のスイッチング素子から切り離され、第５の電極と第６の電極とを有し、上記第５の電極が電源電圧の供給線に接続され、上記第６の電極が上記接地電位に接続されている第２のダミーコンデンサと、を有する。
【０００９】
また、本発明では、好適には、上記有効領域の上記半導体素子は、上記コンデンサの保持電圧が印加される液晶を含む画素表示素子であって、上記ダミー領域の上記各第１および上記各第２のダミー半導体素子は、上記液晶を含み、上記第１のダミーコンデンサは上記第２のスイッチング素子および上記液晶から切り離され、上記第２のダミーコンデンサは上記第３のスイッチング素子及び上記液晶から切り離される。
【００１０】
また、本発明では、好適には、上記有効領域の上記半導体素子は、上記コンデンサに保持した電圧が電流変換されて印加される有機ＥＬを有する画素表示素子であって、上記ダミー領域の上記各第１および上記各第２のダミー半導体素子は、上記有機ＥＬを有し、上記第１のダミーコンデンサは上記第２のスイッチング素子および上記有機ＥＬから切り離され、上記第２のダミーコンデンサは上記第３のスイッチング素子及び上記有機ＥＬから切り離される。
【００１１】
また、本発明では、好適には、上記選択信号線は、ワード線であって、上記第１のスイッチング素子は、上記ワード線に印加される選択信号に応じて導通または遮断し、上記有効領域の上記各半導体素子は、上記第１の電極が上記第１のスイッチング素子に接続され、上記第２の電極が上記接地電位に接続されたメモリセルであって、上記第１のダミーコンデンサは上記第２のスイッチング素子および上記メモリセルから切り離され、上記第２のダミーコンデンサは上記第３のスイッチング素子及び上記メモリセルから切り離される。
【００１８】
本発明によれば、有効領域の周辺に配置されている複数のダミーの半導体素子からなるダミー領域において、それぞれの半導体素子にあるコンデンサを電源電圧のバイパスコンデンサとして用いる。即ち、当該コンデンサを他の素子から切り離され、その一方の電極が電源電圧の供給線に接続され、他方の電極が基準電位、例えば、グランド（接地電位）に接続される。これにより、電源電圧の変動が抑制される。
また、ダミー領域において、複数のダミーの半導体素子のうち、コンデンサがそれぞれ異なる電源電圧のバイパスコンデンサとして用いることにより、異なる電源電圧の変動が抑制される。
また、本発明によれば、もっとも変動を抑制したい電圧のバイパスコンデンサとして、ダミー領域において有効領域に隣接して配置されている半導体素子のコンデンサを用いることにより、その電源電圧の変動の抑制効果を向上できる。
【００１９】
本発明の半導体装置によれば、ダミー領域の半導体素子のコンデンサを電源電圧のバイパスコンデンサとして用いるので、半導体装置の製造工程の変更を要せず、さらにレイアウトの増加もほとんどなく、電源電圧の変動を抑制し、安定した動作を達成可能である。
【００２０】
【発明の実施の形態】
第１実施形態
図１は本発明に係る半導体装置の第１の実施形態を示す構成図である。
図１（ａ）は、本実施形態の半導体装置のレイアウトを示し、図１（ｂ）は、同図（ａ）に示すレイアウトの一部分を拡大した図である。
【００２１】
図１（ａ）に示すように、本実施形態の半導体装置において、有効領域とダミー領域がそれぞれ形成されている。有効領域は、例えば、画像を表示する画素セルまたはメモリセルがマトリクス状に配置され、形成されている。一方、ダミー領域は、有効領域を形成する半導体素子と同じ画素セルまたはメモリセルが、有効領域の周辺に配置されて、形成されている。
【００２２】
図１（ｂ）は、同図（ａ）に示すレイアウトの一部分を拡大して、回路の内部構成を示している。図示のように、有効領域及びダミー領域の両方において、半導体素子、例えば、画素セルまたはメモリセルがマトリクス状に配置されている。半導体素子には、選択信号に応じて導通または遮断状態に制御されるスイッチング素子と、電荷を保持する記憶素子としてのコンデンサが設けられている。
【００２３】
図示のように、有効領域において、各半導体素子にあるコンデンサの一方の電極がスイッチング素子に接続され、他方の電極が基準電位に接続されている。スイッチング素子は、入力信号線とコンデンサの一方の電極間に設けられており、選択信号線に印加されている選択信号に応じて、導通または遮断状態の何れかに制御される。
有効領域において、各行における半導体素子のスイッチング素子の制御端子が選択信号線ＳＬ１，ＳＬ２…に接続されている。これらの選択信号線に印加される選択信号に応じて、マトリクス状に配置されている複数の半導体素子が、行単位に選択される。また、各列の半導体素子のスイッチング素子の一方の端子が駆動信号線ＤＬ１，ＤＬ２…に接続されている。これらの駆動信号線に、駆動信号が印加されるので、複数の選択信号線のうち、何れかの選択信号線にアクティブ状態の選択信号が印加されたとき、当該選択信号線によって選択された一行の各半導体素子のコンデンサに、駆動信号に応じた電荷が入力される。その後、選択信号が非アクティブ状態に保持されている間、その行にあるすべての半導体素子のスイッチング素子が遮断されるので、入力された電荷が各半導体素子のコンデンサによって保持され、それに応じてディジタル信号が記憶される。
【００２４】
一方、ダミー領域において、各半導体素子のコンデンサがバイパスコンデンサとして利用されている。図示のように、本実施形態では、ダミー領域の各半導体素子のコンデンサの一方の電極が電源電圧Ｖ_DDに接続され、他方の電極が基準電位、例えば、グランド（接地電位ＧＮＤ）に接続されている。なお、ダミー領域の各半導体素子のスイッチング素子は、コンデンサから切り離された状態にあり、スイッチング素子として機能しない。
【００２５】
上述したように、本実施形態の半導体装置において、ダミー領域に配置されている複数の半導体素子において、各半導体素子に形成されているコンデンサの一方の電極が電源電圧Ｖ_DDに接続され、他方の電極がグランドに接続されている。即ち、これらのコンデンサが電源電圧Ｖ_DDのバイパスコンデンサとして利用されている。
【００２６】
図１に示すように、電源電圧Ｖ_DDの入力端子とグランドとの間に、電圧安定化のためのバイパスコンデンサＣ_BPが設けられている。通常、この電圧安定化コンデンサＣ_BPは、大きな容量をもち、半導体チップの外部に接続されている。しかし、半導体装置の高集積化、高密度化により、チップ上の半導体回路の規模が大きくなり、この電圧安定化コンデンサＣ_BPのみでは、半導体チップ内部に供給されている電源電圧Ｖ_DDを十分に安定させることができない。このため、本実施形態に示すように、半導体チップ上にダミー領域に設けられている半導体素子にあるコンデンサを有効に活用することによって、半導体装置のレイアウトを変更させることなく、半導体チップ上に電源電圧の変動を抑制する目的を達成する。
【００２７】
以下、本実施形態の半導体装置を構成する半導体素子の具体例について説明する。図２〜図５は、それぞれ液晶表示素子及びＤＲＡＭのメモリセルの構成を示している。以下、これらの図面を参照しつつ、本実施形態の半導体素子の構成及び当該半導体素子をバイパスコンデンサとして利用する場合の接続について説明する。
【００２８】
図２は、本実施形態の半導体装置における液晶表示素子の構成例を示す回路図である。なお、図２（ａ）では、有効領域の液晶表示素子１０ａを示し、同図（ｂ）は、ダミー領域の液晶表示素子１０ｂを示している。
【００２９】
図２（ａ）に示すように、液晶表示素子（液晶画像表示装置において、各液晶表示素子は、それぞれ１つの画素に対応するので、以下、便宜上液晶表示素子を画素セルと略称する）１０ａは、スイッチング素子１２、コンデンサ１４と液晶１６によって構成されている。なお、本例の画素セルは、いわゆるアクティブマトリクス型画像表示装置の基本構成単位である。各画素セルごとに画素電極と当該画素電極を駆動する駆動素子が設けられている。なお、図２（ａ）の画素セルの例では、スイッチング素子１２は、駆動素子として機能し、画素電極は、スイッチング素子１２と液晶１６の共通の端子に設けられている。
【００３０】
スイッチング素子１２は、例えば、ＭＯＳトランジスタまたは、ＴＦＴ（薄膜トランジスタ：Thin Film Transistor）によって構成されている。スイッチング素子１２の制御端子（ゲート電極）が選択信号線ＳＬｉに接続されている。このため、選択信号線ＳＬｉに印加される選択信号に応じて、スイッチング素子が導通または遮断する。スイッチング素子１２の一方の端子が駆動信号線ＤＬｊに接続され、他方の端子がコンデンサ１４に接続されている。
【００３１】
図示のように、コンデンサ１４は、電荷を保持するために設けられている。コンデンサ１４の一方の電極がスイッチング素子１２の一方の端子に接続され、他方の電極が基準電位に接続されている。このため、スイッチング素子１２が導通するとき、駆動信号線ＤＬｊに印加された駆動信号電圧がコンデンサ１４に印加される。これに応じて、コンデンサ１４に駆動信号に応じた電荷が蓄積される。そして、駆動信号入力後、スイッチング素子１２が遮断されると、コンデンサ１４によって電荷が保持される。
【００３２】
画素セル１０ａにおいて、コンデンサ１４の電極とほぼ同じ面積を持つ画素電極が形成されている。液晶１６は、画素電極と対向電極との間に設けられている。液晶１６は、それに印加される電界の強度に応じて光透過率、偏光特性などが変化する。この特性を利用することによって、画素セルに印加される駆動信号に応じた画素を表示することができる。
図示のように、対向電極に所定の共通電極電位ＶＣＯＭが印加されている。このため、コンデンサ１４によって画素電極に保持されている電圧と上記共通電極電位ＶＣＯＭとの電圧差に応じた電界が液晶１６に印加される。これに応じて、画素セルが所定の画素を表示する。
なお、対向電極に印加される共通電極電位ＶＣＯＭは、液晶の駆動電極に印加される最大の駆動電圧のほぼ中間レベルの電位である。このため、以下の説明において、この共通電極電位ＶＣＯＭを中間電圧ＶＣＯＭと表記する。
【００３３】
図２（ｂ）は、ダミー領域の画素セル１０ｂを示している。上述したように、ダミー領域の画素セル１０ｂのコンデンサが電圧を安定化を図るために、バイパスコンデンサとして用いられる。以下、図２（ｂ）を参照しつつ、これについてさらに詳しく説明する。なお、図２（ｂ）において、図２（ａ）と実質的に同じ構成部分に、同じ記号を付して表記している。
【００３４】
図２（ｂ）に示すように、ダミー領域の画素セル１０ｂにおいて、コンデンサ１４がスイッチング素子１２及び液晶１６から切り離されている。コンデンサ１４の一方の電極が電源電圧Ｖ_DDに接続され、他方の電極が基準電位に接続されている。即ち、製造工程において、ダミー領域の各画素セル１０ｂのコンデンサ１４の一方の電極と電源電圧Ｖ_DDの配線との間に、ビアが形成されている。コンデンサ１４の一方の電極がビアを介して電源電圧Ｖ_DDの配線に接続されている。
【００３５】
製造工程において、ダミー領域のフォトレジストマスクを変えることにより、ダミー領域の画素セルにおいて、コンデンサ１４の一方の電極と電源電圧Ｖ_DDの配線間のビアを形成することができる。このため、製造工程を変更することなく、ダミー領域における画素セルの既存のコンデンサを電源電圧Ｖ_DDのバイパスコンデンサとして利用することができる。これによって、半導体装置の製造コストの増加を抑制しながら、チップ内の電源電圧Ｖ_DDの安定性を図ることができ、半導体装置の性能の改善を実現できる。
【００３６】
図３は、反射型液晶表示素子（以下、反射型画素セル）の一構成例を示す断面図である。本例の反射型画素セルは、図２に示す画素セルと同様に、アクティブマトリクス型表示装置を構成する基本単位である。しかし、本例の画素セルは、液晶を通過した反射光の特性を制御することにより、画素を表示するので、反射型表示装置、例えば、プロジェクタに適用することができ、高輝度、高解像度かつ大画面の画像表示を実現できる。
【００３７】
図３は、有効領域の反射型画素セル２０ａの構成を示し、図４は、ダミー領域の反射型画素セル２０ｂを示している。
図３に示すように、反射型画素セル２０ａは、トランジスタ２２、コンデンサ２４及び液晶２６によって構成されている。
【００３８】
本例の反射型画素セル２０ａにおいて、トランジスタ２２のソース２０２は、図示しない駆動信号線ＤＬｊに接続され、ゲート２０４は、図示しない選択信号線ＳＬｉ接続されている。トランジスタ２２のドレインが配線２１８を介してコンデンサ２４の電極２１４に接続されている。
このため、選択信号線ＳＬｉに印加されている選択信号に応じて、トランジスタ２２が導通するとき、ソース２０２に印加されている駆動信号がトランジスタ２２及び配線２１８を介して、コンデンサ２４の電極２１４に印加される。その後、トランジスタ２２が遮断すると、コンデンサ２４において、駆動信号に応じた電荷が保持される。
【００３９】
コンデンサ２４は、基板２１２の表面に形成されている不純物領域２１０、電極２１４、及び不純物領域２１０と電極２１４によって挟まれている誘電体膜（絶縁膜）２０８によって構成されている。図示のように、電極２１４は、ビアを介して配線２１８、２２２及び光反射電極２２６に接続されている。光反射電極２２６は、金属膜、例えばアルミニウム（Ａｌ）の薄膜からなり、導電性を有する一方、ガラス基板２３４、透明電極２３２及び液晶２６を通過した入射光を反射する光反射層として機能する。
なお、コンデンサ２４の電極２１４と配線２１８との間、層間絶縁膜２１６が生成され、配線２１８と配線２２２との間、層間絶縁膜２２０が形成され、さらに、配線２２２と光反射電極２２６との間、層間絶縁膜２２４が生成されている。これらの層間絶縁膜は、例えば、酸化シリコン（Ｓｉ０₂ ）などの絶縁体からなる。
【００４０】
コンデンサ２４は、トランジスタ２２のソース２０２が接続されている駆動信号線より入力される駆動信号に応じた電荷を蓄積し、蓄積されている電荷に応じて、その一方の電極２１４が所定の電圧に保持される。このため、ビアを介して電極２１４に接続されている光反射電極２２６がコンデンサ２４とほぼ同電位に保持される。
【００４１】
液晶２６は、透明電極２３２と光反射電極２２６との間に封入されている垂直配向液晶材料からなる。図３に示すように、液晶２６と光反射電極２２６との間に配向膜２２８が形成され、また、液晶２６と透明電極２３２との間にも配向膜２３０が形成されている。
透明電極２３２は、例えば、ＩＴＯ（Indium-Tin-Oxide）によって形成された
導電性膜からなる。当該透明電極２３２には、中間電圧ＶＣＯＭが印加される。このため、液晶２６に透明電極２３２に印加される中間電圧ＶＣＯＭと光反射電極２２６に印加される電圧、即ち、コンデンサ２４の電極２１４の電圧との差に応じた電界が印加される。液晶２６は、印加される電界強度に応じて液晶分子の配列が制御され、これに応じて光特性、例えば、光透過率、偏光方向などが変化するので、駆動信号に応じて輝度が変調された画素を表示できる。
【００４２】
次に、図４を参照してダミー領域の反射型画素セル２０ｂについて説明する。
図４に示すように、ダミー領域における反射型画素セル２０ｂにおいて、トランジスタ２２のドレイン２０６とコンデンサ２４の電極２１４が切り離された。これは、配線２１８において、トランジスタ２２のドレイン２０６が接続されている部分とコンデンサ２４の電極２１４が接続されている部分の間に、スリット２４０が形成することで実現される。
【００４３】
また、コンデンサ２４の電極２１４が接続されている配線２１８の部分が光反射電極と切り離され、代わりに電源電圧Ｖ_DDを供給する電源配線２２２との間に、ビア２４２が形成されている。このため、コンデンサ２４の電極２１４は、配線層２１８及びビア２４２を介して、電源配線２２２に接続されている。
【００４４】
また、図４に示していないが、コンデンサ２４の他方の電極を形成する不純物領域２１０は、例えば、グランドに接続されている。
即ち、ダミー領域の反射型画素セル２０ｂにおいて、コンデンサ２４は、駆動信号を供給するトランジスタ２２から切り離され、さらに、液晶２６の光反射電極からも切り離される。その代わりに、コンデンサ２４の一方の電極２１４は、配線２１８及びビア２４２を介して、電源配線２２２に接続され、他方の電極２１０は、グランドに接続されている。
【００４５】
これによって、ダミー領域の反射型画素セル２０ｂのコンデンサ２４は、電源電圧Ｖ_DDとグランドとの間に接続されているバイパスコンデンサとして用いられる。このバイパスコンデンサは、ダミー領域の画素セル２０ｂのコンデンサを用いて形成され、ダミー領域にほぼ均等に配分されている。このため、ダミー領域の反射型画素セル２０ｂを用いたバイパスコンデンサと半導体チップの外部に、電源電圧Ｖ_DDの供給線に接続されているバイパスコンデンサと合わせて、電源電圧Ｖ_DDの変動を抑制する。
【００４６】
なお、ダミー領域の反射型画素セル２０ｂにおいて、コンデンサ２４とトランジスタ２２及び液晶２６との切り離しは、配線にスリット２４０を形成することで実現でき、また、コンデンサ２４の電極２１４と電源配線２２２との接続は、ビア２４２を形成することによって実現できる。このため、製造工程を変えることなく、ダミー領域部分のフォトレジストマスクを変えるのみで、この変更を実現できる。これによって、製造コストの増加を必要最小限に抑制でき、レイアウトを変えることなく、半導体チップの内部において電源電圧Ｖ_DDの安定化を実現できる。
【００４７】
なお、図示を省略するが、有機ＥＬ（エレクトロルミネセンス）においても同様に動作される。即ち、液晶がコンデンサに蓄えた電圧をそのまま印加するのに対し、駆動トランジスタによって電圧から電流に変換して電流駆動するのが有機ＥＬである。従って、上記本発明の構成および動作は有機ＥＬにおいてもそのまま適用可能である。
【００４８】
図５は、本実施形態の半導体装置において、ＤＲＡＭのメモリセルの構成例を示す回路図である。なお、図５（ａ）では、有効領域のメモリセル３０ａを示し、同図（ｂ）は、ダミー領域のメモリセル３０ｂを示している。
【００４９】
図５（ａ）に示すように、メモリセル３０ａは、スイッチング素子としてのＭＯＳトランジスタ３２と、コンデンサ３４とによって構成されている。
ＭＯＳトランジスタ３２は、ゲートがワード線ＷＬｉに接続され、ソースがビット線ＢＬｊに接続されている。
コンデンサ３４は、一方の電極がＭＯＳトランジスタ３２のドレインに接続され、他方の電極がグランドに接続されている。
【００５０】
動作時に、ワード線ＷＬｉに印加されている選択信号に応じて、メモリセルが選択される。例えば、ワード線ＷＬｉに、電源電圧Ｖ_DDまたはそれよりわずかに高い活性化電圧が印加されると、当該ワード線ＷＬｉに接続されているメモリセルがすべて選択される。
【００５１】
書き込みの場合、選択メモリセルのＭＯＳトランジスタ３２がゲートに印加される活性化電圧により導通するので、ビット線ＢＬｊに印加される書き込み電圧がメモリセルのコンデンサ３４に印加される。そして、書き込み後選択ワード線ＷＬｉが低電圧、例えば、グランド電圧に保持されるので、ＭＯＳトランジスタ３２が遮断し、コンデンサ３４に印加される書き込み電圧に応じた電圧が保持される。
【００５２】
一方、読み出しの場合、選択メモリセルのＭＯＳトランジスタ３２がゲートに印加される活性化電圧により導通するので、コンデンサ３４によって保持されている電圧がＭＯＳトランジスタ３２を介して、ビット線ＢＬｊに印加される。このため、ビット線ＢＬｊの電位が変化する。センスアンプによってビット線ＢＬｊの電位変化を検出することによって、選択メモリセルのコンデンサに保持されている電圧を検出でき、この保持電圧に対応したメモリセルの記憶データを読み出すことができる。
【００５３】
図５（ｂ）は、ダミー領域のメモリセル３０ｂを示している。図示のように、ダミー領域のメモリセル３０ｂにおいて、コンデンサ３４の一方の電極がＭＯＳトランジスタ３２から切り離され、電源電圧Ｖ_DDの供給線に接続されている。
ダミー領域のメモリセル３０ｂにおいて、コンデンサ３４の一方の電極が電源電圧Ｖ_DDの供給線に接続され、他方の電極がグランドに接続されている。これによって、コンデンサ３４が電源電圧Ｖ_DDのバイパスコンデンサとして利用される。このため、半導体チップの内部に電源電圧Ｖ_DDの変動を抑制され、電源電圧の安定化を実現できる。
【００５４】
なお、ダミー領域においてメモリセル３０ｂのこの変更は、製造工程においてダミー領域に対応するフォトレジスト膜を変えることで実現できる。これによって、製造工程数を増加することなく、また、半導体装置のレイアウトが変化せずに、半導体チップ上の電源電圧の安定化を実現できる。
【００５５】
以上説明したように、本実施形態の半導体装置によれば、有効領域の周辺に配置されているダミー領域の半導体素子、例えば、画素セル、メモリセルにおいて、コンデンサをスイッチング素子としてのトランジスタから切り離し、その一方の電極を電源電圧の供給線に接続し、他方の電極をグランドに接続することによって、半導体素子のコンデンサを電源電圧のバイパスコンデンサとして機能するので、チップ上の電源電圧の変動を抑制できる。ダミー領域における製造工程に使用するフォトレジスト膜を変更するのみで、ダミー領域の半導体素子のコンデンサを利用することができ、製造工程数及び製造コストの増加を抑制でき、かつ半導体装置のレイアウトを変更せずに、チップ上の電源電圧の安定性を実現できる。
【００５６】
第２実施形態
図６は本発明に係る半導体装置の第２の実施形態を示す構成図である。
本実施形態の半導体装置において、ダミー領域の半導体素子のコンデンサは、それぞれに異なる電源電圧に割り当てることによって、複数の電源電圧で動作する半導体チップ上、それぞれの電源電圧の変動を抑制できる。
なお、本実施形態の半導体素子は、上述した第１の実施形態に説明したように、画素セルまたはメモリセルからなる。
【００５７】
図６に示すように、例えば、ダミー領域にある複数の半導体素子のうち、半導体素子３０１，３０２と３０３のコンデンサ（第１のダミーコンデンサ）が、電源電圧Ｖ_DD （第２の電源電圧）の供給線とグランド間に接続されているので、これらのコンデンサが電源電圧Ｖ_DDのバイパスコンデンサとして機能する。また、半導体素子３０４と３０５のコンデンサ（第２のダミーコンデンサ）が、中間電圧（第１の電源電圧）ＶＣＯＭの供給線とグランドとの間に接続されているので、これらのコンデンサが中間電圧ＶＣＯＭのバイパスコンデンサとして機能する。
なお、電源電圧Ｖ_DDは、例えば、半導体装置内のロジック回路に供給される動作電圧であって、例えば、３Ｖである。また、中間電圧ＶＣＯＭは、画素セルに供給される共通電極電位であって、例えば、６Ｖである。
【００５８】
即ち、本実施形態の半導体において、ダミー領域の半導体素子のコンデンサがそれぞれ異なる電源電圧のバイパスコンデンサとして利用される。このため、本実施形態の半導体装置によれば、ダミー領域の半導体素子のコンデンサを利用して、異なる電源電圧の安定化を図ることができる。また、上述した本発明の第１の実施形態と同様に、ダミー領域の半導体素子のコンデンサの利用は、製造工程においてダミー領域に対応するフォトレジスト膜を変更することで実現でき、製造工程の追加を要せず、製造コストの増加及びレイアウト面積の拡大を回避でき、低コストで電源電圧の安定化を実現できる。
【００５９】
なお、図６に示す本実施形態の半導体装置の例では、ダミー領域の半導体素子のコンデンサは、電源電圧Ｖ_DDとグランド間、または中間電圧ＶＣＯＭとグランド間のバイパスコンデンサとして用いられているが、本発明はこれに限定されるものではなく、例えば、ダミー領域の半導体素子のコンデンサは、異なる電源電圧間のバイパスコンデンサとして用いることもできる。その一例として、例えば、ダミー領域の半導体素子において、コンデンサの一方の電極を電源電圧Ｖ_DDの供給線に接続し、他方の電極を中間電圧ＶＣＯＭの供給線に接続することにより、電源電圧Ｖ_DDと中間電圧ＶＣＯＭ間のバイパスコンデンサを形成できる。
【００６０】
第３実施形態
図７は本発明に係る半導体装置の第３の実施形態を示す構成図である。
本実施形態の半導体装置において、ダミー領域の半導体素子のコンデンサを用いて、電源電圧のバイパスコンデンサを形成する点では、上述した本実施形態の第１または第２の実施形態と同じである。ただし、本実施形態では、ダミー領域にマトリクス状に配置されている多数の半導体素子のコンデンサを、有効領域との距離に応じて、異なる電源電圧のバイパスコンデンサとして利用する。
もっと具体的に、例えば、有効領域に隣接するダミー領域における半導体素子のコンデンサを、有効領域に供給される電源電圧のうち、もっともその変動を抑制したい電源電圧のバイパスコンデンサとして用いる。有効領域から離れたダミー領域の半導体素子のコンデンサをその他の電源電圧のバイパスコンデンサとして用いる。
【００６１】
以下、図７を参照しつつ、本実施形態の半導体装置について説明する。
図示のように、ここで、本実施形態の半導体装置は、例えば、画像を表示する表示装置であって、この画像表示装置は、マトリクス状に配置されている複数の画素セルによって構成されている。また、有効領域の周辺に、表示領域の平坦化、またはレイアウトに起因の素子の電気的特性のバラツキを低減のため、ダミーの画素セルからダミー領域が形成されている。
【００６２】
有効領域において、マトリクス状に配置されている画素セルのうち、選択信号線ＳＬ１，ＳＬ２…によって選択された画素セルに、駆動信号線ＤＬ１，ＤＬ２…から入力される駆動信号が印加されるので、選択される画素セルによって駆動信号に応じた輝度または色の画素が表示される。
【００６３】
各画素セルにおいて、駆動信号線から駆動信号が印加されるほか、中間電圧ＶＣＯＭも入力される。また、チップ上のロジック回路の動作電源電圧として、電源電圧Ｖ_DDもチップに供給される。
【００６４】
これらの電源電圧のうち、各画素セルに供給される中間電圧ＶＣＯＭは、電流の変動などに応じて変動する。または、周辺回路の動作時の発生する瞬時電流の影響によって、電源電圧Ｖ_DDの電位及びグランドの電位もそれぞれ変動する。特に各画素セルに供給される中間電圧ＶＣＯＭの変動は、画素セルによって表示される画素の輝度、色合いなどを敏感に影響するので、中間電圧ＶＣＯＭの変動をできるだけ抑えたい。
【００６５】
このため、本実施形態の半導体装置において、図７に示すように、ダミー領域に配置されている画素セルのうち、有効領域に隣接した画素セルのコンデンサの一方の電極を中間電圧ＶＣＯＭの供給線に接続し、他方の電極をグランドに接続する。これによって、これらのダミー画素セルのコンデンサは、中間電圧ＶＣＯＭのバイパスコンデンサとして利用される。このため、有効領域における中間電圧ＶＣＯＭの変動が有効領域にもっとも近くに配置されているダミー画素セルのコンデンサによって抑制されるので、有効領域の中間電圧ＶＣＯＭの変動をもっとも効果的に抑制することができる。
ダミー領域に配置されているその他の画素セルのコンデンサは、電源電圧Ｖ_DDなどのバイパスコンデンサとして用いることができる。
【００６６】
以上説明したように、本実施形態によれば、有効領域においてもっともその変動を抑制した電圧、例えば、中間電圧ＶＣＯＭのバイパスコンデンサとして、有効領域に隣接して配置されているダミー画素セルのコンデンサが用いられる。これによって、有効領域において中間電圧ＶＣＯＭの変動をもっとも効果的に抑制することができ、チップのレイアウトに何ら影響を与えることなく、所望の電源電圧のバイパスコンデンサを形成することができ、電源電圧の変動を抑制する効果を達成できる。
【００６７】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、従来より表示領域の平坦化やレイアウト起因の半導体素子の電気的特性のバラツキを低減させるため、有効な画素セルまたはメモリセルからなる有効領域の周辺に配置されているダミーの画素セルまたはダミーのメモリセル内の容量素子を電源−グランド間、または電源−電源間に接続し、バイパスコンデンサを形成することでグランド電位、電源電位の変動を抑え、ノイズ低減が可能となり、安定した動作が実現できる。
また、本発明の半導体装置によれば、従来よりチップ内に形成していたダミーの画素セルやダミーのメモリセル内の容量素子をバイパスコンデンサとして利用するため、新たな素子の追加やチップ面積の増加を必要とせずにチップ内にバイパスコンデンサを形成することができる利点がある。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施形態を示す構成図である。
【図２】本実施形態の半導体装置における液晶表示素子の構成を示す回路図である。
【図３】本実施形態の半導体装置における反射型液晶表示素子の一構成例を示す断面図である。
【図４】ダミー領域における反射型液晶表示素子を示す断面図である。
【図５】本実施形態の半導体装置におけるメモリセルの一構成例を示す回路図である。
【図６】本発明に係る半導体装置の第２の実施形態を示す構成図である。
【図７】本発明に係る半導体装置の第３の実施形態を示す構成図である。
【符号の説明】
１０ａ，１０ｂ…画素セル、１２…スイッチング素子、１４…コンデンサ、１６…液晶、２０ａ，２０ｂ…反射型画素セル、２２…トランジスタ、２４…コンデンサ、２６…液晶、３０ａ，３０ｂ…ＤＲＡＭメモリセル、３２…トランジスタ、３４…コンデンサ。

Claims

複数の半導体素子がマトリクス状に配列されている有効領域と、
上記有効領域に隣接して複数配列された第１のダミー半導体素子と、上記第１のダミー半導体素子に隣接し、かつ、上記有効領域には隣接しないように複数配列された第２のダミー半導体素子と、を含むダミー領域と、
を有し、
上記有効領域の上記各半導体素子は、
選択信号線に応じて導通または遮断する第１のスイッチング素子と、
上記第１のスイッチング素子が導通するとき、入力信号線から入力される信号が第１の電極に入力され、第２の電極が最大の駆動電圧のほぼ中間レベルの電圧である中間電圧の供給線に接続され、上記第１のスイッチング素子が遮断するとき、当該第１および当該第２の電極間の電圧を入力された信号のレベルとして保持するコンデンサと、
を有し、
上記ダミー領域には、少なくとも上記中間電圧の供給線と、電源電圧の供給線とが配置され、
上記ダミー領域の上記各第１のダミー半導体素子は、
第２のスイッチング素子と、
上記第２のスイッチング素子から切り離され、第３の電極と第４の電極とを有し、上記第３の電極が上記中間電圧の供給線に接続され、上記第４の電極が接地電位に接続されている第１のダミーコンデンサと、
を有し、
上記ダミー領域の上記各第２のダミー半導体素子は、
第３のスイッチング素子と、
上記第３のスイッチング素子から切り離され、第５の電極と第６の電極とを有し、上記第５の電極が電源電圧の供給線に接続され、上記第６の電極が上記接地電位に接続されている第２のダミーコンデンサと、
を有する
半導体装置。
上記有効領域の上記半導体素子は、
上記コンデンサの保持電圧が印加される液晶を含む画素表示素子であって、
上記ダミー領域の上記各第１および上記各第２のダミー半導体素子は、
上記液晶を含み、
上記第１のダミーコンデンサは上記第２のスイッチング素子および上記液晶から切り離され、上記第２のダミーコンデンサは上記第３のスイッチング素子及び上記液晶から切り離される
請求項１に記載の半導体装置。
上記有効領域の上記半導体素子は、
上記コンデンサに保持した電圧が電流変換されて印加される有機ＥＬを有する画素表示素子であって、
上記ダミー領域の上記各第１および上記各第２のダミー半導体素子は、
上記有機ＥＬを有し、
上記第１のダミーコンデンサは上記第２のスイッチング素子および上記有機ＥＬから切り離され、上記第２のダミーコンデンサは上記第３のスイッチング素子及び上記有機ＥＬから切り離される
請求項１に記載の半導体装置。
上記選択信号線は、ワード線であって、
上記第１のスイッチング素子は、上記ワード線に印加される選択信号に応じて導通または遮断し、
上記有効領域の上記各半導体素子は、上記第１の電極が上記第１のスイッチング素子に接続され、上記第２の電極が上記接地電位に接続されたメモリセルであって、
上記第１のダミーコンデンサは上記第２のスイッチング素子および上記メモリセルから切り離され、上記第２のダミーコンデンサは上記第３のスイッチング素子及び上記メモリセルから切り離される
請求項１に記載の半導体装置。